專利名稱：單片集成電容器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體上關(guān)于集成電路技術(shù)的領(lǐng)域，及更特定言之本發(fā)明是關(guān)于單片集成電容器。
背景技術(shù)：
具可由如交替電壓于電容器而電子地改變的電容值電容器，有時稱為可變電容器、可變電容或可調(diào)式電容器。名稱可變電容器，表示可變電抗，但是常用于可變電容的特殊情況，該可變電容器用于無線應(yīng)用以使該電路適用于已提供頻率。例如，共振電路可設(shè)計(jì)為被動組件如電阻器R、感應(yīng)器L及電容器C的平行組合。藉由改變電容，其總是較改變電感為容易，可調(diào)諧為所欲頻率?？墒褂秒娙萜髦圃炀唠妷嚎刂瓶勺冃盘栴l率的電壓控制振蕩器(VCO)。
長期以來電子控制電容器已使用標(biāo)準(zhǔn)真空管、固態(tài)二極管、雙極晶體管及MOS晶體管。它們都具可直接使用或與可提供所欲控制功能的電路一起使用的內(nèi)建式電容器，已使用用于最適化該可變電容性能的特殊裝置及它們大部分已利用特殊幾何及摻雜輪廓而非引入新的觀念，其理由主要是所欲的簡單性以避免昂貴的制造方法。
該可調(diào)式電容器落在pn-結(jié)裝置例如，如二極管，或異質(zhì)-結(jié)裝置例如，如MOS電容器的類別。
存在許多與各種應(yīng)用有關(guān)的電容器的品質(zhì)量度。在無線射頻應(yīng)用中最重要的此種量度為Q-值、調(diào)整范圍、線性、再制性及尺寸，本發(fā)明主要焦點(diǎn)置于前兩項(xiàng)。
要由電壓U變化的電容C(U)是用于由具距離該結(jié)的可變邊界距離W(U)的耗盡層所引起的pn-結(jié)及異質(zhì)-結(jié)。對理想情況厚度正比于所施用電壓平方根的倒數(shù)。對MOS情況唯一的差別為可使用串接氧化物電容器及額外電極以改變該耗盡層。
已知習(xí)知MOS可變電容器具有限電容變化，參考如J.Maget，M.Tiebout及R.Kraus”于標(biāo)準(zhǔn)0.25微米CMOS技術(shù)新穎MOS可變電容器于完全集成UMTS VCO的影響”IEEE電子裝置期刊，卷37，發(fā)行7，七月2002，953-958頁。主要問題為該電容為可在最小電容Cmin及最大電容Cmax間變化的可變電容Cvar及常數(shù)寄生電容Cp的總和。此給予(Cmax+Cp-)/(Cmin+Cp-)的調(diào)整范圍，其中容易注意的是若該寄生電容Cp為大的則該范圍被降級。該寄生電容Cp受限于該柵極電極及/或不活動pn-結(jié)的重疊，標(biāo)準(zhǔn)MOS可變電容器的調(diào)整范圍的典型值為約2-3，然而具減少重疊電容的可變電容器的調(diào)整范圍幾乎為兩倍更高。
發(fā)明內(nèi)容
本發(fā)明目的為提供一種具可變電容的單片集成電容器，其可于較使用上述先前技藝電容器所能達(dá)到為大的范圍調(diào)整。
在此方面本發(fā)明特別目的為提供此種電容器，其具較低寄生電容。
本發(fā)明進(jìn)一步目的為提供此種電容器，其形成于一種SOI基材上。
本發(fā)明進(jìn)一步目的為提供此種電容器，其可容易地及直接地制造。
這些目的是根據(jù)由所附權(quán)利要求所申請的單片集成電容器所得到的本發(fā)明。
根據(jù)本發(fā)明一個方向，提供一種具可變電容的單片集成電容器，其形成于一種SOI基材上，且其包括些微摻雜至第一摻雜形式的第一區(qū)域，摻雜至與該第一摻雜形式相反的第二摻雜形式及放置于該第一區(qū)域的第一側(cè)的第二區(qū)域，摻雜至該第一摻雜形式及放置于該第一區(qū)域的第二側(cè)(其與該第一側(cè)相反)的第三區(qū)域，在該第一區(qū)域頂部的絕緣區(qū)域，及位于該絕緣區(qū)域頂部的第四摻雜區(qū)域。該第二及第四摻雜區(qū)域連接至第一電極，及該第三區(qū)域連接至第二電極。該第四摻雜區(qū)域與該第三區(qū)域橫向分開一距離以減少寄生電容及由此增加該可變電容的調(diào)整范圍。
較佳為，該集成電容器于CMOS SOI方法制造，其中該單片集成電容器敘述為習(xí)知MOS晶體管，于此該漏極區(qū)域摻雜形式已改變?yōu)橄喾磽诫s形式，及于此該柵極為較短或是該漏極區(qū)域已移動遠(yuǎn)離該柵極，使得在該柵極及該漏極區(qū)域間存在橫向分離距離。
該可變電容操作由具依據(jù)施用于在該電容器的電壓而定在第一區(qū)域移動的耗盡層邊界而得到。該電容器可為部分或完全耗盡區(qū)SOI裝置。
在部分耗盡區(qū)的情況下，該耗盡層邊界水平地(在接近于第二區(qū)域的第一區(qū)域下方部分)及垂直地(在第一區(qū)域上方中間部分)移動。
本發(fā)明其它特征及其優(yōu)點(diǎn)可由下文所提供本發(fā)明較佳具體實(shí)施例的詳細(xì)敘述及相關(guān)第1-5圖而為明顯的，這些圖式僅提供做為說明，且因而不為本發(fā)明限制。
圖1為根據(jù)本發(fā)明較佳具體實(shí)施例的單片集成電容器的高度放大截面區(qū)段視圖。
圖2及圖3為構(gòu)形用于不同耗盡條件的圖1單片集成電容器的高度放大截面區(qū)段視圖。
圖4為電容做為本發(fā)明部分或完全耗盡區(qū)電容器，及先前技藝電容器的施用電壓的函數(shù)的圖。
圖5為根據(jù)本發(fā)明進(jìn)一步較佳具體實(shí)施例的單片集成電容器的配置。
具體實(shí)施例方式
根據(jù)本發(fā)明較佳具體實(shí)施例具在MOS SOI技術(shù)實(shí)施的可變電容的單片集成電容器的第一較佳具體實(shí)施例參考圖1敘述之。
形成于SOI基材的該電容器包括些微摻雜至第一摻雜形式(如P)的第一層區(qū)域12、摻雜至與該第一摻雜形式相反的第二摻雜形式(如N+)，及放置于該第一層區(qū)域12的第一側(cè)的第二層區(qū)域13、及摻雜至該第一摻雜形式(如P+)及放置于該第一層區(qū)域12的第二側(cè)(其與第一側(cè)相反)的第三層區(qū)域14。該三個層區(qū)域12、13、14由離子注入而形成于該SOI基材的單晶硅頂部層使得它們向下延伸至該SOI基材的絕緣層11。
薄絕緣層區(qū)域15，其較佳為硅氧化物，提供于該第一層區(qū)域12的頂部，及第四摻雜(如N+摻雜)層區(qū)域16提供于該絕緣層區(qū)域15的頂部。
該第二13及第四16摻雜區(qū)域連接至第一電極17，且第三區(qū)域14連接至第二電極18。根據(jù)本發(fā)明，該第四摻雜區(qū)域16與該第三層區(qū)域14橫向分開一距離d以減少該寄生電容及由此增加該可變電容的范圍。
該電容器結(jié)構(gòu)可敘述為習(xí)知MOS晶體管(如NMOS晶體管)，于此該漏極區(qū)域摻雜形式(如N+)已改變?yōu)橄喾磽诫s形式(如P+)及于此該柵極為較短或是該漏極已移動遠(yuǎn)離該柵極，使得在該柵極及該漏極間存在橫向分離距離。如此，該第一層區(qū)域12為在MOS晶體管中于該源極及該漏極間的些微摻雜區(qū)域，其可稱為本體、井或基材。該第二層區(qū)域13為源極，該第三層區(qū)域14為漏極但是具相反摻雜，該薄絕緣層區(qū)域15為柵極氧化物，及該第四摻雜層區(qū)域16為柵極硅化物。
本發(fā)明可變電容電容器或是可變電容器可配合至部分耗盡區(qū)或完全耗盡區(qū)SOI裝置。
當(dāng)于該電容器的施用電壓改變時在傳統(tǒng)可變電容器該耗盡層邊界在一個空間維數(shù)于該第一層區(qū)域12移動，在本發(fā)明部分耗盡SOI電容器，該耗盡層邊界21同時斜向一邊地及向下地移動如在圖2所示。在接近該絕緣層區(qū)域15的該第一層區(qū)域12中央該耗盡層邊界21完全垂直地移動如由箭頭22a所示，及在接近該第二層區(qū)域13的該第一層區(qū)域12的左邊部份該耗盡層邊界21完全水平地移動如由箭頭22b所示，結(jié)果，該耗盡層邊界21在該第一層區(qū)域12的左上方角落水平及垂直地移動如由箭頭22c所示。
本發(fā)明完全耗盡區(qū)SOI電容器說明于圖3。此處，該耗盡層邊界由31表示，該耗盡層沿其橫向延伸的主要部份向下延伸至該SOI絕緣層11。該SOI絕緣層11可防止任何未耗盡區(qū)域。
在該第四摻雜區(qū)域16與該第三層區(qū)域14間的橫向分開距離d應(yīng)為足夠長以確保不管施用于該電容器的電壓，該耗盡層邊界無法移動至該第三單晶硅層區(qū)域14。
本發(fā)明電容器或是可變電容器包括兩個結(jié)MOS-結(jié)及pn-結(jié)。對該兩個結(jié)，該耗盡層隨電壓的變化為類似的，及當(dāng)此層為小的，該電容器的邊界為該兩個耗盡層邊界的總和。若它們不會交互作用，該電容器會行為類似該pn-結(jié)電容器及該MOS-結(jié)電容器的并聯(lián)組合，然而，當(dāng)該兩個耗盡層彼此觸及時，該C(U)關(guān)系改變。發(fā)現(xiàn)在Simon Sze，”半導(dǎo)體技術(shù)”，1981，Wiley，”球形結(jié)”章，73頁，及”可變電容器”章，114頁有對平面、圓形及球形結(jié)耗盡層邊界如何延伸的比較。在本情況下及結(jié)果該耗盡層邊界距該結(jié)的距離W(U)隨該電壓U變化的更快，及于是該電容C(U)亦隨該電壓U變化的更快。
對本發(fā)明部份耗盡區(qū)電容器41，本發(fā)明完全耗盡區(qū)電容器42，及對以垂直源極-井結(jié)43實(shí)施的習(xí)知pn-結(jié)可變電容器，該電容做為電壓的函數(shù)分別示于圖4。對習(xí)知pn-結(jié)可變電容器，在低及高電壓電容變化為小的，本發(fā)明電容器顯示大的電容變化。該部份耗盡區(qū)電容器在所有電壓具一種大致電容斜率，然而該完全耗盡區(qū)電容器對高電壓具接近固定值的電容，此是因?yàn)闆]有進(jìn)一步耗盡可得到的事實(shí)。
限制調(diào)整范圍的寄生電容Cp不具任何來自該柵極-源極重疊的貢獻(xiàn)因?yàn)樵摉艠O連接至該源極，該柵極-源極電容為非常小的因?yàn)槿〈湫蜕洗嬖谟诰w管的橫向重疊，耗盡層是于該柵極邊緣下方得到。最后該硅化物下方的氧化物層會如在所有SOI裝置般引起部份或完全耗盡以進(jìn)一步減少該寄生電容Cp。
現(xiàn)在參考圖5，其顯示單片集成電容器的配置，將敘述本發(fā)明進(jìn)一步具體實(shí)施例。此單片集成電容器，其具環(huán)狀形式配置，較佳為具根據(jù)圖2的截面區(qū)段。在圖5中，參考數(shù)字51及52定界該第二層區(qū)域13(摻雜至N+)；52及53定界該第一層區(qū)域12(摻雜至P)；53定界該第三層區(qū)域14(摻雜至P+)；且54及55定界該第四摻雜層區(qū)域16。該耗盡層邊界由參考數(shù)字56表示。且所說明電容器的環(huán)狀為方形的，矩形、圓形、或橢圓形為相同良好的。
如在圖5所示在此具體實(shí)施例中可能使該耗盡層邊界移動(其在圖2具體實(shí)施例中由兩個正交移動控制)由三個正交移動控制。該耗盡層邊界56在接近該第二層區(qū)域13的該第一層區(qū)域12的上方部份水平地及垂直地移動如由箭頭57a-b所示。然而，在這兩個位置該耗盡層邊界56的水平移動為互相正交的，如此，在接近該第一層區(qū)域12的角落的位置，該耗盡層邊界56在三個正交方向移動如由箭頭57c所示。此配置可能使得該調(diào)整范圍進(jìn)一步增加。
由本發(fā)明原則，具大調(diào)整范圍及高Q-值的電容器或是可變電容器可以標(biāo)準(zhǔn)MOS SOI方法的微小變更制造且不使用溝渠。使用習(xí)知CMOS方法，典型上僅一個額外屏蔽必須使用以不植布該第一層區(qū)域12于該柵極區(qū)域外部。
雖然本發(fā)明主要意欲用于無線射頻硅化物裝置，其亦可良好地用于其它種類的SOI裝置。
而且，本發(fā)明電容器可使用倒反摻雜形式制造使得該電容器類似于PMOS SOI晶體管而非NMOS SOI晶體管。
權(quán)利要求
1.一種具可變電容的單片集成電容器，包括摻雜至第一摻雜形式(P)的第一單晶硅層區(qū)域(12)，摻雜至第二摻雜形式(N)及放置于該第一單晶硅層區(qū)域的第一側(cè)的第二單晶硅層區(qū)域(13)，該第二摻雜形式與該第一摻雜形式相反，摻雜至該第一摻雜形式(P+)及放置于該第一單晶硅層區(qū)域的第二側(cè)的第三單晶硅層區(qū)域(14)，該第二側(cè)與該第一側(cè)相反，及該第三單晶硅層區(qū)域的摻雜高于該第一單晶硅層區(qū)域的摻雜，絕緣材料的層區(qū)域(15)，位在該第一單晶硅層區(qū)域頂部，經(jīng)摻雜區(qū)域(16)，位在絕緣材料的該層區(qū)域(15)頂部，該電容器的第一電極(17)，連接至該第二單晶硅層區(qū)域(13)及該經(jīng)摻雜區(qū)域(16)，及該電容器的第二電極(18)，連接至該第三單晶硅層區(qū)域(14)，其特征在于該單片集成電容器形成于絕緣材料的層(11)上，及該經(jīng)摻雜層區(qū)域(16)與該第三單晶硅層區(qū)域(14)橫向分開一距離(d)。
2.根據(jù)權(quán)利要求1所述的單片集成電容器，其中設(shè)有一耗盡層邊界(21；31)以依據(jù)施用于該電容器的電壓而在該第一單晶硅層區(qū)域(12)移動以由此得到該可變電容。
3.根據(jù)權(quán)利要求2所述的單片集成電容器，其中該距離(d)足夠長以確保不管施用于該電容器的電壓該耗盡層邊界(21；31)無法移動至該第三單晶硅層區(qū)域(14)。
4.根據(jù)權(quán)利要求2或3所述的單片集成電容器，其中該耗盡層邊界(21；31)乃設(shè)為在該第一單晶硅層區(qū)域(12)的下方部份水平地移動及在該第一單晶硅層區(qū)域(12)的上方部份垂直地移動。
5.根據(jù)權(quán)利要求2-4任一所述的單片集成電容器，其中該第一、第二及第三單晶硅層區(qū)域以環(huán)狀方式提供，及該耗盡層邊界(21；31)乃設(shè)為在該第一單晶硅層區(qū)域(12)三度空間地移動。
6.根據(jù)權(quán)利要求1-5任一所述的單片集成電容器，其中該電容器與CMOS晶體管在SOI基材集成。
7.根據(jù)權(quán)利要求1-6任一所述的單片集成電容器，其中該電容器為一種部份耗盡區(qū)SOI裝置。
8.根據(jù)權(quán)利要求1-6任一所述的單片集成電容器，其中該電容器為一種完全耗盡區(qū)SOI裝置。
全文摘要
一種具可變電容及形成于SOI基材的集成電容器，包括輕度摻雜至第一摻雜形式(P)的第一區(qū)域(12)，摻雜至與該第一摻雜形式相反的第二摻雜形式(N+)及放置于該第一區(qū)域的第一側(cè)的第二區(qū)域(13)，摻雜至該第一摻雜形式(P+)及放置于該第一區(qū)域的第二側(cè)(其相對于該第一側(cè))的第三區(qū)域(14)，位于該第一區(qū)域頂部的絕緣區(qū)域(15)，及在該絕緣區(qū)域(15)頂部第四經(jīng)摻雜區(qū)域(16)。該第二及第四經(jīng)摻雜區(qū)域連接至第一電極(17)，及該第三區(qū)域連接至第二電極(18)。該第四經(jīng)摻雜區(qū)域(16)與該第三區(qū)域(14)橫向分開一距離(d)以增加該可變電容的范圍。
文檔編號H01L29/93GK1744317SQ200510099688
公開日2006年3月8日 申請日期2005年9月2日 優(yōu)先權(quán)日2004年9月3日
發(fā)明者T·阿恩博格 申請人:因芬尼昂技術(shù)股份公司