專利名稱：具有多層布線層和防潮環(huán)的半導體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及半導體器件，更具體地，涉及一種具有多層布線層和防潮環(huán)(moisture-protective ring)的半導體器件。
背景技術(shù)：
近年來，對電子設備的高度節(jié)約空間型設計的需求正在不斷地增長，尤其是在便攜裝置領(lǐng)域。要達到此目標，就需要尺寸更小、功能更豐富的大規(guī)模集成電路(LSI)產(chǎn)品。為了在單一芯片中整合多種不同的功能，新近的LSI設計技術(shù)提出在單一器件中形成多個稱為功能宏(function macro)的模塊化電路單元，每個電路單元提供一種特定的功能。LSI芯片包含大量的這種功能宏。
每個功能宏具有用于VSS電壓的電源接線端。在一些傳統(tǒng)的LSI設計中，一組功能宏的VSS電源接線端接線至公共VSS電源線。因為新近的功能宏以較低的工作電壓高速工作，所以它們對為每個宏提供參考電位的VSS電源接線端上的噪聲很敏感。公共VSS電源線上的電噪聲可能使連接至該電源線的宏電路發(fā)生故障。模擬功能宏對此類VSS噪聲尤為敏感。解決此問題的傳統(tǒng)方法是使模擬功能宏的VSS電源線與數(shù)字功能宏的VSS電源線相互隔離。
除上述問題之外，一些現(xiàn)有的LSI芯片具有防潮環(huán)(例如，參見日本專利公開No.2-123753(1990))。水或蝕刻劑浸入LSI芯片將導致芯片損壞或退化。為防止此問題，在LSI芯片的劃線(scribe line)與I/O(輸入/輸出)焊墊之間的區(qū)域中制作環(huán)形防潮圖案。防潮環(huán)通常具有多層結(jié)構(gòu)，以適合于LSI芯片的多層布線構(gòu)造。
在現(xiàn)有技術(shù)中已知幾種具有防潮環(huán)的LSI芯片設計。圖1示出具有防潮環(huán)801的傳統(tǒng)LSI芯片800的簡化布局。防潮環(huán)801形成在LSI芯片800的外側(cè)區(qū)域中，以保護位于其內(nèi)的功能宏和布線圖案。在圖1中，粗線方框表示I/O焊墊802。其它方框是I/O宏803和804以及I/O宏組805、806、807和808，所述電路用于信號和VSS的輸入和/或輸出。雖然LSI芯片800實際上包含其它種類的功能宏，但圖1為簡明起見將其省略。
更具體而言，雙線方框表示VSS I/O宏，而其它方框表示信號I/O宏。雖然圖1中未示出，但與I/O宏組805至808一樣，I/O宏803和804也耦接至算術(shù)/邏輯運算器、存儲器模塊或其它功能宏。
例如，I/O宏803、804和I/O宏組807連接至某一功能宏(未示出)，I/O宏組805、806連接至另一功能宏(未示出)。LSI芯片800對于不同種類的功能宏具有單獨的VSS電源接線端，從而減小上述噪聲。同種功能宏通過VSS電源線809、810和811共用VSS電源接線端。每條VSS電源線809、810和811從VSS I/O宏到達信號I/O宏的VSS電源接線端(未示出)。
一些現(xiàn)有的LSI芯片具有保護自身免受靜電放電(ESD)影響的特性。當導電物體(包括人體)接近或?qū)嶋H上與LSI芯片的接線端接觸時，可能發(fā)生ESD，從而導致芯片中一些功能宏元件損壞。
圖2示出具有ESD防護能力的傳統(tǒng)LSI芯片的簡化布局。所示的LSI芯片900與上述圖1的LSI芯片800具有相似的布局。防潮環(huán)901沿LSI芯片900的外側(cè)區(qū)域環(huán)繞，而I/O焊墊902以及I/O宏組(信號I/O宏、VSS I/O宏)903、904、905和906置于內(nèi)側(cè)區(qū)域，用于信號和VSS的輸入和/或輸出。圖2示出一些繪有陰影線的方框，其作為I/O焊墊902和I/O宏組903至906的一部分。陰影線表示那些元件共用一個公共VSS電位。
圖1的LSI芯片800與圖2的ESD防護型LSI芯片900之間的區(qū)別在于后者的LSI芯片900具有雙向二極管903a、904a、905a和906a，以將每個I/O宏組903至906的VSS I/O宏(如雙線方框所示)連接至它們共用的VSS電源線907。LSI芯片900的這種特殊結(jié)構(gòu)為ESD電流提供旁路，從而保護功能宏元件免受靜電損壞。例如，假設相對于另一I/O宏組906的VSS電源接線端(未示出)，靜電電壓被施加至一個I/O宏組903。所產(chǎn)生的放電電流從I/O宏組903經(jīng)雙向二極管903a流入共用的VSS電源線907。此電流隨后經(jīng)另一雙向二極管906a到達I/O宏組906的VSS電源接線端(未示出)。相同的防護機構(gòu)也應用于其它I/O宏組904至906上的ESD。
然而，上述傳統(tǒng)的LSI芯片設計浪費了一定的芯片空間，以實現(xiàn)由多個功能宏共用的公共電源線。這將限制其它功能宏電路等的布局，從而難以獲得有效的空間利用率。

發(fā)明內(nèi)容
鑒于上述問題，本發(fā)明的目的是提供一種半導體器件，其具有由多個功能宏共用的公共電源線這樣的節(jié)約空間型設計。
為達到以上目的，本發(fā)明提供一種半導體器件，其具有多層布線層、防潮環(huán)以及多個功能宏。每個功能宏具有電連接至防潮環(huán)的電源接線端。這種連接為多個功能宏提供公共電位。
通過結(jié)合附圖的以下說明，本發(fā)明的上述以及其它目的、特點和優(yōu)點將更為明顯，其中附圖舉例示出了本發(fā)明的優(yōu)選實施例。


圖1示出具有防潮環(huán)的傳統(tǒng)LSI芯片的簡化布局。
圖2示出具有ESD防護能力的傳統(tǒng)LSI芯片的簡化布局。
圖3示出根據(jù)本發(fā)明第一實施例的LSI芯片的簡化布局。
圖4示出第一實施例的LSI芯片的等效電路。
圖5示出根據(jù)本發(fā)明第二實施例的LSI芯片的簡化布局。
圖6示出第二實施例的LSI芯片的等效電路。
圖7為具有防潮環(huán)的LSI芯片的橫截面圖，該防潮環(huán)在最上層布線層處與VSS電源接線端部相連接。
圖8為具有防潮環(huán)的LSI芯片的橫截面圖，該防潮環(huán)在除最上層以外的其它布線層處與VSS電源接線端部相連接。
圖9為具有防潮環(huán)的LSI芯片的橫截面圖，該防潮環(huán)在多層布線層處與VSS電源接線端部相連接。
圖10和圖11為具有雙防潮環(huán)的LSI芯片的橫截面圖和俯視圖，所述防潮環(huán)與VSS電源接線端部相連接。
圖12A和圖12B示出具有I/O焊墊的LSI芯片的兩種可能布局，所述I/O焊墊位于I/O宏的頂部上。
具體實施例方式
以下將參考附圖詳細說明本發(fā)明的優(yōu)選實施例，其中在全部附圖中用相同的附圖標號指代相同的元件。
本發(fā)明的第一實施例涉及一種LSI芯片的節(jié)約空間型設計，其對于不同種類的功能宏具有單獨的VSS電源線連接，以提高降噪性。換句話說，第一實施例旨在改進前述的傳統(tǒng)LSI芯片設計(見圖1)。
圖3示出根據(jù)本發(fā)明第一實施例的LSI芯片的簡化布局。此LSI芯片100在其外側(cè)區(qū)域中具有防潮環(huán)101，以保護位于防潮環(huán)101內(nèi)側(cè)的功能宏和布線圖案不受水氣浸入。防潮環(huán)101是由用于LSI芯片100布線的相同材料(例如鋁或銅)制成的。在圖3中，粗線方框表示I/O焊墊102，而其它小方框是I/O宏103和104以及I/O宏組105、106、107和108。I/O宏是用于信號的輸入和/或輸出、或者用于連接VSS電壓的功能宏電路。雖然LSI芯片100實際上具有其它類型的功能宏，但圖3為簡化起見將其省略。
更具體而言，圖3所示的I/O宏包括VSS I/O宏(由雙線方框表示)和信號I/O宏(由其它方框表示)。LSI芯片100通過信號I/O宏及其相應的I/O焊墊102將各種信號發(fā)送至外部電路并從外部電路接收各種信號。功能宏的VSS電源接線端也通過VSS I/O宏及其相應的I/O焊墊102接線至外部電路。雖然在圖3中未示出，但與I/O宏組105至108相同，I/O宏103和104也耦接至算術(shù)/邏輯運算器、存儲器模塊或其它功能宏。
在第一實施例的LSI芯片100上還形成有VSS電源線109、110、111和112。LSI芯片100的I/O宏分為三個群。第一群包括兩個單獨的I/O宏103和104以及一個I/O宏組107。第二群包括兩個I/O宏組105和106。第三群是由一個I/O宏組108形成的。對于這些I/O宏群中的每一個都需要提供單獨的VSS電源連接。
圖4示出根據(jù)本發(fā)明第一實施例的LSI芯片100的等效電路。最左邊的兩個功能宏120和121是同類的，即第二群。功能宏120和121分別對應于圖3所示的I/O宏組105和106。接下來的兩個功能宏122和123以及最右邊的功能宏125屬于另一類，即第一群。功能宏122對應于圖3所示的I/O宏104，功能宏123對應于I/O宏組107，而功能宏125對應于I/O宏103。右起第二個功能宏124屬于又一類，即第三群。它對應于圖3所示的I/O宏組108。
如前所述，第一實施例的LSI芯片100為每個不同類的功能宏提供了單獨的VSS連接，以改善降噪性。前兩個功能宏120和121屬于同類，因而通過將它們的VSS電源接線端VSS1和VSS2連接在一起的VSS電源線126共用一個公共的VSS電位。類似地，另一類的功能宏122、123和125通過連接它們各自的VSS電源接線端VSS3、VSS4和VSS6的VSS電源線127和128而共用一個公共的VSS電位。功能宏124的VSS電源接線端VSS5與其它任何功能宏相隔離。圖4的等效電路中的VSS電源線126對應于圖3的布局圖中所示的VSS電源線109。圖4中的VSS電源線127對應于圖3中的VSS電源線110。至此所述的電路布局與前述的傳統(tǒng)布局類似(見圖1)。
功能宏123和125之間的VSS電源線128如果途經(jīng)防潮環(huán)101內(nèi)部，將會很長并且可能干擾其它電路。根據(jù)本發(fā)明的第一實施例，LSI芯片100具有VSS電源線111和112，以連接I/O宏組107和I/O宏103的VSS電源接線端(圖3中未示出)。這些VSS電源線111和112的其它端電連接至防潮環(huán)101，從而防潮環(huán)101將用作圖4中的VSS電源線128的一部分。雖然防潮環(huán)101可能遇到水氣，但對防潮環(huán)101所可能產(chǎn)生的損壞將不會大到足以損害其作為提供VSS連接的導電路徑的功能。有利的是，第一實施例的布局設計減小了VSS電源線128途經(jīng)的布線空間，在傳統(tǒng)布局設計中這會占據(jù)防潮環(huán)101的部分內(nèi)部區(qū)域。
在圖3的例子中，I/O宏104相對接近其相關(guān)的I/O宏組107。因此，以傳統(tǒng)方式(即不使用防潮環(huán)101)拉(draw)VSS電源線110，以允許I/O宏104與I/O宏103和I/O宏組107共用其VSS電位。但是，也可以從防潮環(huán)101拉短線至I/O宏104，以替代圖3所示的VSS電源線110。
第二實施例涉及一種防ESD的LSI芯片的節(jié)約空間型設計。也就是說，第二實施例改進了圖2所示的傳統(tǒng)LSI芯片設計。
圖5示出根據(jù)本發(fā)明第二實施例的LSI芯片的簡化布局。所示的LSI芯片200在其外側(cè)區(qū)域中具有由鋁、銅或其它金屬制成的防潮環(huán)201。圖5中所示的其它元件為I/O焊墊202以及I/O宏組203、204、205和206，其功能與第一實施例的LSI芯片100中的類似。具體而言，雙線方框表示VSS I/O宏，其它方框表示信號I/O宏。通過耦接至這些信號I/O宏的I/O焊墊202將各種信號從外部電路提供至LSI芯片200。圖5示出一些繪有陰影線的方框，其作為I/O焊墊202和I/O宏組203至206的一部分。這里，陰影線表示共用一個公共VSS電位的那些焊墊和宏。
LSI芯片200還具有雙向二極管203a、204a、205a和206a，以將防潮環(huán)201與每個I/O宏組203至206的VSS電源接線端(未示出)連接起來。雙向二極管是由至少兩個并聯(lián)接線的相向的二極管組成的電路。雖然圖5中未示出，但I/O宏組203至206連接至算術(shù)/邏輯運算器、存儲器模塊或其它功能宏。
圖6示出第二實施例的LSI芯片200的等效電路。圖6所示的功能宏210、211、212和213分別對應于I/O宏組203、204、205和206。VSS4至VSS7指代這些功能宏210至213的VSS電源接線端，其經(jīng)雙向二極管210a、211a、212a和213a連接至公共的VSS電源線214。圖6所示的雙向二極管210a至213a對應于圖5所示的雙向二極管203a至206a。為保護功能宏210、211、212和213免受ESD影響，電源鉗位電路210b、211b、212b和213b分別位于VDD4與VSS4、VDD5與VSS5、VDD6與VSS6及VDD7與VSS7之間。VDD4至VDD7分別指代功能宏210至213的VDD電源接線端。電源鉗位電路210b至213b可以是相應的功能宏210至213的組成部分。
在圖6電路的實際運用中，公共的VSS電源線214如果像在圖2所示的傳統(tǒng)LSI芯片900中那樣途經(jīng)防潮環(huán)201內(nèi)部，則可能干擾其它電路。根據(jù)本發(fā)明的第二實施例，圖5的LSI芯片200被設計為通過雙向二極管203a至206a，將每個I/O宏組203至206的VSS電源接線端(未示出)與防潮環(huán)201相連接。這里，VSS電源線214用作公共的VSS電源線。這種節(jié)約空間的布局設計極大地減小了公共VSS電源線所需的布線空間。雖然圖5所示的雙向二極管203a至206a是分立元件，但它們實際上可以被實施為VSS I/O宏的一部分，而不消耗更多的基底空間。
有幾種方式可將VSS電源接線端與防潮環(huán)互連。圖7為具有防潮環(huán)的LSI芯片的橫截面圖，該防潮環(huán)在最上層布線層處與VSS電源接線端部相連接。具體而言，圖7示出LSI芯片的多層結(jié)構(gòu)，其中在半導體襯底302上制作防潮環(huán)300和某一功能宏的VSS電源接線端部301。防潮環(huán)300具有三層導電層303、304和305的結(jié)構(gòu)，所述導電層之間具有層間絕緣膜309。三層導電層303、304和305通過觸點310互連。鋁、銅或其它適當?shù)牟牧嫌糜谛纬煞莱杯h(huán)層303、304和305，VSS電源接線端部301的布線層306、307和308，以及觸點310。在圖7的本實施例中，VSS電源接線端部301的最上層布線層308延伸至防潮環(huán)300的最上層305。
圖8為具有防潮環(huán)的LSI芯片的橫截面圖，該防潮環(huán)在除最上層以外的其它布線層處與VSS電源接線端部相連接。因為與圖7所示的層結(jié)構(gòu)類似，所以用相同的附圖標號表示相同的元件。
在圖8的例子中，在最上層布線層處具有信號線311，其擋住了該層中從防潮環(huán)300到VSS電源接線端部301的最短路徑。替代在最上層處繞行，VSS電源接線端部301的中間布線層307延伸至防潮環(huán)300的相應層304。
圖9示出具有防潮環(huán)的LSI芯片的橫截面圖，該防潮環(huán)在多層布線層處與VSS電源接線端部相連接。因為與圖7及圖8所示的層結(jié)構(gòu)類似，所以用相同的附圖標號表示相同的元件。
從圖9的例子可見，VSS電源接線端部301的兩層布線層306和307用于與防潮環(huán)層303和304相連接。多層的使用增強了VSS電源接線端部301與半導體襯底302之間的導電性。這意味著VSS圖案允許較大的噪聲電流從VSS電源接線端部301流到半導體襯底302，而不會使VSS電源接線端部301的電位增加太多。
圖10示出具有雙防潮環(huán)的LSI芯片的橫截面圖，所述雙防潮環(huán)與VSS電源接線端部相連接，而圖11示出該LSI芯片內(nèi)層的俯視圖。該LSI芯片具有內(nèi)防潮環(huán)300a和外防潮環(huán)300b。內(nèi)防潮環(huán)300a由通過觸點310互連的三層303a、304a和305a形成。同樣，外防潮環(huán)300b由通過觸點310互連的三層303b、304b和305b形成。
所示的雙環(huán)結(jié)構(gòu)可更有效地保護了環(huán)內(nèi)的功能宏和布線圖案。雖然內(nèi)防潮環(huán)300a和外防潮環(huán)300b可能遇到水氣，但對這些環(huán)300a和300b所可能產(chǎn)生的損壞將不會大到足以損害其作為提供VSS連接的導電路徑的作用。特別是一旦外防潮環(huán)300b失效，則內(nèi)防潮環(huán)300a將用作安全保護裝置。
VSS電源接線端部301的布線層306延伸至內(nèi)防潮環(huán)300a的層303a。層303a還通過布線層312與外防潮環(huán)300b的層303b相連接。這種結(jié)構(gòu)增強了VSS電源接線端部301與半導體襯底302之間的導電性。也就是說，較大的電流可從VSS電源接線端部301流到半導體襯底302，而不會使VSS電源接線端部301的電位增加太多。通過使用兩層或更多層來連接內(nèi)防潮環(huán)300a和外防潮環(huán)300b，這種優(yōu)點會被進一步增強。
本發(fā)明不應受限于圖3或圖5所示的I/O宏或I/O焊墊的特定布局。本發(fā)明也可應用于其它電路布局，例如圖12A和圖12B所示的布局。具體而言，圖12A和圖12B示出具有I/O焊墊的LSI芯片的兩種可能的布線設計，所述I/O焊墊位于I/O宏的頂部上。
更具體而言，圖12A示出具有防潮環(huán)401的LSI芯片400。位于防潮環(huán)401內(nèi)的是信號I/O宏403、404、405和406以及VSS I/O宏407。在這些宏的每一個上制作I/O焊墊。
假設信號I/O宏404至406和VSS I/O宏407共用一個VSS電位。為實現(xiàn)這一點，本發(fā)明提出如下方式確定VSS電源線的路線。首先，從信號I/O宏405和406將VSS電源線408拉至VSS I/O宏407(每個宏具有其自己的VSS電源接線端來連接此種VSS電源線)。這種VSS連接不使用防潮環(huán)401，因為這些宏405至407彼此相對接近。然后，從VSS I/O宏407將另一VSS電源線409拉至防潮環(huán)401，并從防潮環(huán)401將再一VSS電源線410拉至信號I/O宏404。也就是說，防潮環(huán)401用于將VSS連接延伸至信號I/O宏404，其相對遠離VSS I/O宏407。這種設計節(jié)約了LSI芯片上寶貴的布線空間。
圖12A和圖12B之間的區(qū)別是VSS電源線408和410的位置。具體而言，在圖12A中，這些VSS電源線408和410在信號I/O宏404、405和406的外側(cè)(即，在接近防潮環(huán)401的一側(cè))途經(jīng)信號I/O宏404、405和406；但在圖12B中，VSS電源線408和410在信號I/O宏404、405和406的內(nèi)側(cè)(即，在較接近LSI芯片400中心的一側(cè))途徑信號I/O宏404、405和406。從以上例子中可見，在實際的LSI芯片設計中，能夠以各種方式實施本發(fā)明。
總之，本發(fā)明涉及一種半導體器件，其具有多層布線層，防潮環(huán)，以及多個功能宏。根據(jù)本發(fā)明，每個功能宏的電源接線端電連接到防潮環(huán)。這種連接使防潮環(huán)能夠用作電源線的一部分，從而為多個功能宏提供公共電位。本發(fā)明所提出的構(gòu)造減小了防潮環(huán)內(nèi)公共電位電源線途經(jīng)所需的布線空間，從而為半導體器件的節(jié)約空間型設計作出貢獻。
前述應視為僅為對本發(fā)明原理的說明。此外，由于本領(lǐng)域技術(shù)人員能夠容易地進行各種修改和變化，所以本發(fā)明不限于所示及所述的精確構(gòu)造和應用，并因此所有適合的修改和等效都將視為落入本發(fā)明隨附的權(quán)利要求書及其等效范圍內(nèi)。
權(quán)利要求
1.一種半導體器件，包括多層布線層；防潮環(huán)；以及多個功能宏，每個功能宏都具有電連接到該防潮環(huán)的電源接線端，以為所述功能宏提供公共電位。
2.如權(quán)利要求1所述的半導體器件，其中所述電源接線端是VSS電源接線端。
3.如權(quán)利要求1所述的半導體器件，其中所述電源接線端在所述布線層的一層處連接至該防潮環(huán)。
4.如權(quán)利要求3所述的半導體器件，其中在所述布線層的另一層處還包括介于所述電源接線端與該防潮環(huán)之間的布線圖案。
5.如權(quán)利要求1所述的半導體器件，其中所述電源接線端在所述布線層的兩層或更多層處連接至該防潮環(huán)。
6.如權(quán)利要求5所述的半導體器件，其中在所述布線層的一層處還包括介于所述電源接線端與該防潮環(huán)之間的布線圖案。
7.如權(quán)利要求1所述的半導體器件，其中該防潮環(huán)具有由彼此電連接的外環(huán)和內(nèi)環(huán)雙環(huán)構(gòu)成的雙環(huán)結(jié)構(gòu)。
8.如權(quán)利要求7所述的半導體器件，其中在多層處進行所述外環(huán)與內(nèi)環(huán)之間的電連接。
9.如權(quán)利要求1所述的半導體器件，其中還包括電源線，其將屬于一組的相鄰功能宏的電源線接線端局部互連。
10.如權(quán)利要求9所述的半導體器件，其中該電源線在接近該防潮環(huán)的一側(cè)經(jīng)過所述相鄰功能宏。
11.如權(quán)利要求9所述的半導體器件，其中該電源線在接近該半導體器件中心的一側(cè)經(jīng)過所述相鄰功能宏。
12.如權(quán)利要求1所述的半導體器件，其中還包括雙向二極管，以將所述電源接線端連接到該防潮環(huán)。
13.如權(quán)利要求12所述的半導體器件，其中該防潮環(huán)具有由彼此電連接的外環(huán)和內(nèi)環(huán)構(gòu)成的雙環(huán)結(jié)構(gòu)。
14.如權(quán)利要求13所述的半導體器件，其中在多層處進行所述外環(huán)與內(nèi)環(huán)之間的電連接。
15.如權(quán)利要求12所述的半導體器件，其中還包括電源線，其將屬于一組的相鄰功能宏的電源線接線端局部互連。
16.如權(quán)利要求15所述的半導體器件，其中該電源線在接近該防潮環(huán)的一側(cè)經(jīng)過所述相鄰功能宏。
17.如權(quán)利要求15所述的半導體器件，其中該電源線在接近該半導體器件中心的一側(cè)經(jīng)過所述相鄰功能宏。
全文摘要
本發(fā)明提供一種半導體器件，其具有由多個功能宏共用的公共電源線這樣的節(jié)約空間型設計。LSI芯片具有多層布線層、防潮環(huán)以及多個功能宏(例如I/O宏以及I/O宏組)。每個功能宏具有電連接到防潮環(huán)的VSS電源接線端。這種連接使防潮環(huán)能夠用作多個功能宏的公共VSS電源線的一部分。本發(fā)明提出的構(gòu)造減小了防潮環(huán)內(nèi)的VSS電源線途經(jīng)所需的空間，從而有助于節(jié)約空間型LSI設計。
文檔編號H01L23/522GK1921115SQ20061007108
公開日2007年2月28日 申請日期2006年3月31日 優(yōu)先權(quán)日2005年8月22日
發(fā)明者木谷和弘, 橋本賢治 申請人:富士通株式會社