專利名稱：接合墊結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種集成電路結(jié)構(gòu)，特別是有關(guān)于一半導體元件中，一種以連扣方式設(shè)置(interlocked arrangement)的介層孔族群的介層孔布局(via layout)。
背景技術(shù)：
半導體晶片中的接合線(wire bond)，不但實質(zhì)上且電性上連接至其下的電路系統(tǒng)，半導體晶片中的接合線是用以連接特定的半導體晶片和封裝元件，例如印刷電路板(printed circuit board)或陶瓷組件(ceramic module)。接合墊(bond pad)是為半導體晶片中集成電路和晶片封裝之間的界面。對于晶片元件，其需要大量的接合墊以傳遞電力(power)/接地(ground)信號和輸入(input)/輸出(output)信號。因此，接合墊的可靠度(reliability)是重要的，接合墊的可靠度應(yīng)足夠高到保證元件的生命周期。一般的接合墊是以金屬層間介電層(inter metal dielectric，IMD)分隔的金屬層和穿過金屬層間介電層的介層孔組成，以電性連接金屬層。保護層是覆蓋于接合墊處之外的表面上，以封裝晶片，防止污染和保護晶片不被刮傷。
在多個的例子中，位于最上層金屬層下方的金屬層間介電層的金屬介層孔是以一格子狀陣列圖案化。然而，圍繞于較小區(qū)域的金屬介層孔的金屬層間介電層暴露出的大面積表面，會導致缺陷形成，由于在接合線接合到接合墊時，需要一大的接合力(bonding force)，而此一大的接合力是遍布于位于金屬層間介電層上方的接合墊。產(chǎn)生金屬層間介電層碎裂的重大缺陷型態(tài)(failure mode)，始于一次小碎裂且會沿著金屬層間介電層傳遞，下方的應(yīng)力是于后續(xù)的制程中廣泛地產(chǎn)生。有一種抑制金屬層間介電層碎裂的方法，頂金屬層是設(shè)計為一網(wǎng)狀圖案(meshpattern)。上述形成或設(shè)置網(wǎng)狀圖案的方法并不能完全填滿洞孔，而造成線狀介層孔在彼此的交叉處區(qū)域的覆蓋不良，其主要起因于接合墊下電路(circuits under pad，CUP)布局導致狹窄的(marginal)微影制程范圍而影響可靠度，接合力和品質(zhì)控制(quality control，QC)的結(jié)果，且隨著晶片尺寸的變化而可達到10％～15％良率的影響。為了防止元件中未完全被金屬介層孔填滿而產(chǎn)生的問題，設(shè)計規(guī)則(design rule)不允許電路位于接合墊下。
當接合線利用熱壓法(thermal compression)接合至接合墊時，介于金屬介層孔和金屬層間介電層之間的粘著度也不佳，以致接合墊常常剝落且金屬層間介電層常常碎裂。圖1為一俯視圖，其顯示一種改善粘著度以及解決剝落問題的方法。于另一金屬層間介電層10中形成的金屬介電孔12、14和16是各自以萬字(tetraskelion， )方式設(shè)置，所以可以釋放從基板的任一方向產(chǎn)生的壓縮機械應(yīng)力。以頂金屬介電孔12為例子，于垂直介層孔對(vertical-via pair)中的每一個金屬介層孔12a為互相交錯且互相平行，且于水平介層孔對(horizontal-via pair)中每一個金屬介層孔12b為互相交錯且互相平行。然而，金屬層間介電層10為一易碎的氧化物層，且會于垂直介層孔對(vertical-via pair)和水平介層孔對(horizontal-via pair)之間存在一直線狀的開放間隙(如虛線13a和13b所示)。需考量上述碎裂的金屬層間氧化物介電層可能會沿間隙13a和13b直線傳遞的可能性。圖2為一俯視圖，其顯示另一種改善粘著度以及解決剝落問題的方法。位于最上層金屬層間介電層20中的介層孔圖案是以一包括介層孔族群22和24的陣列方式設(shè)置。位于第一介層孔族群22中的平行線狀介層孔22a、22b和22c，與位于第二介層孔族群24中的平行線狀介層孔24a、24b和24c是沿不同方向延伸且其間不產(chǎn)生交叉區(qū)域(intersection area)，以避免介層孔覆蓋不良。然而，如虛線23和25所示的直線狀的開放間隙，是存在于沿著介層孔族群22和24之間的區(qū)域邊界。需考量碎裂的金屬層間介電層20可能會沿間隙23和25直線傳遞的可能性。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明包含一種介層孔的布局，其是以連扣方式設(shè)置介層孔族群，以改善先前技術(shù)所述沿著兩鄰近的介層孔族群的區(qū)域邊界生直線狀開放路徑的問題。同樣地，本發(fā)明的實施例是提供一種虛設(shè)圖案的布局，其是以連扣方式環(huán)繞于一主動區(qū)或一位于一半導體基板定義的虛設(shè)圖案區(qū)域中設(shè)置介層孔族群，以改善關(guān)鍵尺寸(critical dimension，C D)的制程控制均一性，或化學機械式研磨(chemical mechanical polishing，CMP)制程中厚度的均一性。
為達成發(fā)明的上述目的，本發(fā)明提供一種結(jié)構(gòu)，包括一金屬介層孔圖案，位于一介電層中，上述金屬介層孔圖案包括一第一介層孔族群以及一第二介層孔族群，且上述第一介層孔族群以及上述第二介層孔族群是彼此相鄰；上述第一介層孔族群包括至少兩條沿一第一方向延伸的第一線狀介層孔，以及上述第二介層孔族群包括至少兩條沿一第二方向延伸的第二線狀介層孔；上述第一介層孔族群以及上述第二介層孔族群是以一連扣方式設(shè)置，以及沿著上述第一介層孔族群以及上述第二介層孔族群之間的上述第一方向或上述第二方向的一區(qū)域邊界非為一直線。
為達成發(fā)明的另一目的，本發(fā)明提供一種接合墊結(jié)構(gòu)，包括一第一金屬層，位于一集成電路基板上方；一介電層，位于上述第一金屬層上方；一第二金屬層，位于上述介電層上方；一金屬介層孔圖案，位于上述介電層中，且電性連接至上述第一金屬層以及上述第二金屬層，其中上述金屬介層孔圖案包括多個第一介層孔族群和第二介層孔族群，上述第一介層孔族群和上述第二介層孔族群是以一矩陣陣列設(shè)置；每一個上述第一介層孔族群包括至少兩條沿一第一方向延伸的第一線狀介層孔，每一個上述第二介層孔族群包括至少兩條沿一第二方向延伸的第二線狀介層孔，以及一區(qū)域邊界，是沿著介于上述第一介層孔族群以及上述第二介層孔族群的上述第一方向設(shè)置，且非為一直線。
為達成發(fā)明的另一目的，本發(fā)明提供一種半導體元件，包括一虛設(shè)圖案區(qū)域，定義于一半導體基板上；以及一虛設(shè)圖案，設(shè)置于上述半導體基板的上述虛設(shè)圖案區(qū)域中；上述虛設(shè)圖案包括至少一第一線族群和至少一第二線族群，上述第一線族群和上述第二線族群是彼此相鄰，上述第一線族群包括至少兩條沿一第一方向延伸的第一線，上述第二線族群包括至少兩條沿一第二方向延伸的第二線，上述第二方向不同于上述第一方向；上述第一線族群以及上述第二線族群是以一連扣方式設(shè)置，以及沿著上述第一線族群以及上述第二線族群之間的上述第一方向的一區(qū)域邊界非為一直線。
本發(fā)明提供一種接合墊結(jié)構(gòu)，所述結(jié)構(gòu)包括一介電層，形成于一集成電路基板上方；以及一介層孔圖案，位于該介電層中，其包括至少一第一介層孔族群以及至少一第二介層孔族群，且該第一介層孔族群以及該第二介層孔族群是彼此相鄰；其中，該第一介層孔族群包括至少兩條沿一第一方向延伸的第一線狀介層孔，以及該第二介層孔族群包括至少兩條沿一第二方向延伸的第二線狀介層孔，該第二方向不同于該第一方向；以及其中，該第一介層孔族群以及該第二介層孔族群是以一連扣方式設(shè)置，以及，沿著該第一介層孔族群以及該第二介層孔族群之間的該第一方向的一區(qū)域邊界不為一直線。
本發(fā)明所述的接合墊結(jié)構(gòu)，其中沿著介于該第一介層孔族群以及該第二介層孔族群之間的該第二方向的該區(qū)域邊界不為一直線。
本發(fā)明所述的接合墊結(jié)構(gòu)，其中該第一線狀介層孔未穿越該第二線狀介層孔。
本發(fā)明所述的接合墊結(jié)構(gòu)，其中該介層孔圖案包括多個第一介層孔族群以及第二介層孔族群，其是以一矩陣陣列設(shè)置。
本發(fā)明所述的接合墊結(jié)構(gòu)，其中該介層孔圖案是形成于一接合墊結(jié)構(gòu)中。
本發(fā)明所述的接合墊結(jié)構(gòu)，其中該集成電路基板包括一位于該接合墊結(jié)構(gòu)下方的集成電路。
本發(fā)明所述的接合墊結(jié)構(gòu)，其中該第一線狀介層孔以及該第二線狀介層孔為位于該介電層中，且以一導電材料充填的一開口。
本發(fā)明所述的接合墊結(jié)構(gòu)，其中該第一線狀介層孔以及該第二線狀介層孔包括銅或銅基材料。
本發(fā)明所述的接合墊結(jié)構(gòu)，其中該介層孔圖案具有一大于5％的介層孔密度。
本發(fā)明所述的接合墊結(jié)構(gòu)，其中該第一方向大體上垂直于該第二方向。
本發(fā)明所述接合墊結(jié)構(gòu)，利用調(diào)整不同介層孔族群中的線狀介層孔的不對稱設(shè)計，可兼顧接合墊尺寸和介層孔密度而可以達到較佳的性能。


圖1為一種改善粘著度以及解決剝落問題的先前技術(shù)俯視圖。
圖2為另一種改善粘著度以及解決剝落問題的先前技術(shù)俯視圖。
圖3A為一介層孔布局的實施例的俯視圖。
圖3B為沿圖3A中3-3切線的剖面圖，其顯示一具有頂介層孔的接合墊結(jié)構(gòu)。
圖3C為以一種方向設(shè)計的線狀介層孔的實施例的俯視圖。
圖4A為一介層孔布局的實施例的俯視圖。
圖4B為沿圖4A4-4切線的剖面圖，其顯示一具有頂介層孔圖案的接合墊結(jié)構(gòu)。
圖4C為一種方向設(shè)計的線狀介層孔的實施例的俯視圖。
圖5為一介層孔布局的實施例的俯視圖。
圖6A為圍繞主動區(qū)的虛設(shè)圖案的實施例的俯視圖。
圖6B為一沿圖6A6-6切線的剖面圖，其顯示一虛設(shè)圖案。
圖7A為位于虛設(shè)圖案區(qū)的虛設(shè)圖案的實施例的俯視圖。
圖7B為一介于隔離區(qū)之間的虛設(shè)圖案的剖面圖。
具體實施例方式
本發(fā)明的實施例提供一種介層孔的布局(layout)，其包含是以連扣方式設(shè)置(interlocked arrangement)的介層孔族群(viagroup)以改善先前技術(shù)所述沿著兩鄰近的介層孔族群的區(qū)域邊界產(chǎn)生直線狀開放路徑的問題。本發(fā)明的介層孔布局包括至少二以線狀介層孔組成的介層孔族群以保持一密集的介層孔密度，上述介層孔族群是增加上述介層孔與其上的金屬層的接觸面積，以改善粘著度和防止上述金屬層于后續(xù)制程時(接合線制程)剝落(peeling)。上述二相鄰的介層孔族群具有沿不同方向延伸的線狀介層孔，且二相鄰的介層孔族群之間不產(chǎn)生交叉區(qū)域，以避免介層孔覆蓋不良。特別的是，上述二相鄰的介層孔族群是以一連扣結(jié)構(gòu)(interlocked structure)設(shè)置以避免于沿著兩鄰近的介層孔族群的區(qū)域邊緣存在一直線狀開放的路徑，且會增加金屬層間介電層的韌性和抑制碎裂于金屬層間介電層中傳遞的可能性，以改善可靠度，接合度以及品質(zhì)控制結(jié)果。在一實施例中，上述介層孔的布局是用于接合墊結(jié)構(gòu)的頂介層孔圖案(top via pattern)。至少一部分的集成電路位于上述接合墊結(jié)構(gòu)下方，稱為接合墊下電路(circuits under pad，CUP)，可允許晶片面積做更有效的應(yīng)用或減少晶片尺寸。本發(fā)明也提供于其他導電層中的介層孔布局，舉例來說，位于任一位于最高的金屬層間介電層(inter metaldielectric，IMD)之下的金屬介電層圖案是用以強化內(nèi)連線結(jié)構(gòu)。另外，上述介電層布局是用于環(huán)繞于一主動區(qū)或一定義于一半導體基板上的虛設(shè)圖案區(qū)(dummy region)中的虛設(shè)圖案(dummypattern)，以改善關(guān)鍵尺寸(critical dimension，CD)的制程控制均勻性，或化學機械式研磨(chemical mechanical polishing，CMP)制程中厚度的均勻性。
于本發(fā)明中，“介層孔”一詞是有關(guān)于一導電材料的圖案，例如為位于一介電層中并以一導電材料填充的一開口?！绊斀閷涌住被颉绊斀饘俳閷涌住币辉~是有關(guān)于位于接合墊結(jié)構(gòu)的最上層金屬層下方的最上層介電層中的一介層孔圖案。在后段(back-end-of-line，BEOL)內(nèi)連線制程技術(shù)中，“Mtop金屬層”一詞是有關(guān)于第一層金屬層(即最上層金屬層)，是作為頂層內(nèi)連線金屬層，“Mtop-1金屬層”一詞是有關(guān)于在Mtop金屬層下方形成的第二層金屬層，以及”Mtop-N金屬層”一詞是有關(guān)于在Mtop-(N-1)金屬層下方形成的第N層金屬層，其中N為大于1或等于1的整數(shù)。本發(fā)明的實施例是利用銅基(copper-based)導電材料形成上述Mtop金屬層、Mtop-N金屬層和金屬介層孔圖案。銅基(copper-based)導電材料是大體上包括元素銅、包含不純物的銅和含微量元素的銅合金，例如鉭(tantalum)、銦(indium)、錫(tin)、鋅(zinc)、錳(manganese)、鉻(chromium)、鈦(titanium)、鍺(germanium)、鍶(strontium)、鉑(platinum)、鎂(magnesium)、鋁(aluminum)或鋯(zirconium)?？衫靡粯藴实蔫偳吨瞥套鳛殂~后段制程。雖然本發(fā)明的實施例是顯示銅內(nèi)連線圖案，本發(fā)明也提供包括銅的金屬材料的后段內(nèi)連線制程。
以下利用制程剖面圖，以更詳細地說明本發(fā)明較佳實施例的半導體裝置及其形成方法，在本發(fā)明各實施例中，相同的符號表示相同的元件。在圖式中，實施例的形狀和厚度可能因為清楚或方便的原因被夸大。另外，當一層位于另一層上或位于基板“上”，其可意為直接位于另一層上或直接位于基板上，或其中存在中間層。
于此，圖3A顯示一實施例的介電層布局的俯視圖。而圖3B是顯示沿圖3A中3-3切線的一具有頂介層孔圖案的接合墊結(jié)構(gòu)。一用以制造內(nèi)連線的集成電路基板30的一實施例是包括應(yīng)用于半導體集成電路制造的一半導體基板，而集成電路是形成于其中和/或其上。上述半導體基板是定義為包含半導體材料的結(jié)構(gòu)，其包括但不限于硅塊材、半導體晶片、絕緣層上覆硅(silicon-on-insulator，SOI)基板或包含鍺(Ge)、砷化鎵(GaAs)、磷化鎵(GaP)、砷化銦(InAs)和磷化銦(InP)的基板。用于半導體基板中的集成電路是為具有多個例如晶體管、二極管、電容、電感以及其他主動或非主動半導體元件的多種分離的電路元件組合的電路。
于基板30上，形成一金屬層間介電層(IMD)34，其是作為一頂層介電層，金屬層間介電層34包括一形成于Mtop-1金屬層32和Mtop金屬層40之間形成的頂介層孔圖案35。選擇性地形成一保護層42于Mtop金屬層40上，以定義一包含一接合區(qū)域(bonding area)和一探測區(qū)域(probing area)或其組合的接合墊窗口44。Mtop金屬層40是包括一末端接觸區(qū)域，其為導電路徑的一部分，且其具有一暴露的表面(即接合墊窗口44)，以電性連接至一金屬接合墊和一接合線(bonding wire)。為了使晶片面積更有效地應(yīng)用及縮小晶片尺寸，可設(shè)計至少一部分的集成電路于接合墊結(jié)構(gòu)的下方，形成位于Mtop金屬層40、Mtop-1金屬層32或一Mtop-N金屬層的接合墊下電路(circuits under pad，CUP)區(qū)域。適用于Mtop-1金屬層32和Mtop金屬層40的材料可包括但不限于例如鋁、鋁合金、銅、銅合金或其他銅基導電材料。金屬層間介電層34是經(jīng)由包括旋轉(zhuǎn)涂布(spin-coating)、化學氣相沉積(chemical vapor deposition，CVD)、物理氣相沉積(physical vapor deposition，PVD)、電鍍(plating)或后續(xù)發(fā)展的沉積制程等不同沉積技術(shù)形成，其厚度約為1000至20000。金屬層間介電層34可包括二氧化硅(SiO2)、氮化硅(SiNX)、氮氧化硅(SiON)、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)、含氟的二氧化硅(F-containing SiO2)或其他類型的介電常數(shù)約小于3.9(3.5或小于3.5)的相對較低介電常數(shù)材料的低介電常數(shù)薄膜(low-k film)。各式各樣的低介電常數(shù)薄膜可應(yīng)用于本發(fā)明的實施例中，舉例來說，旋轉(zhuǎn)涂布式無機介電質(zhì)(spin-oninorganic dielectric)、旋轉(zhuǎn)涂布式有機介電質(zhì)(spin-on organicdielectric)、多孔介電材料(porous dielectric material)、有機聚合物(organic polymer)、有機硅玻璃(organic silica glass)、氟硅玻璃(fluorinated silicate glass，F(xiàn)SG)、類鉆碳(diamond-likecarbon)、含氫硅酸鹽類(Hydrogen Silsesquioxane，HSQ)系列材料、含甲基硅酸鹽(methyl silsesquioxane，MSQ)系列材料或多孔有機系列材料。
頂介層孔圖案35包括多個以金屬填充的條狀溝渠，稱為線狀介層孔(line vias)，其是大體上為以沿不同方向延伸的線狀介層孔的第一介層孔族群36和第二介層孔族群38組成。第一介層孔族群36和第二介層孔族群38是以一連扣方式(interlocked)設(shè)置，以強化金屬層間介電層34，和抑制碎裂沿著兩鄰近的第一介層孔族群36和第二介層孔族群38的區(qū)域邊界傳遞，其在下文會詳細描述。位于第一介層孔族群36和第二介層孔族群38中的線狀介層孔的數(shù)量、方向和間隔，是特別以介層孔密度、機械強度和元件性能等需求為考量，而被適當?shù)剡x擇。舉例來說，每一個第一介層孔族群36是設(shè)置鄰近于每一個第二介層孔族群38，例如以一矩陣陣列設(shè)置。沿著矩陣陣列的每一列(或每一行)，第一介層孔族群36和第二介層孔族群38在相鄰的列(或行)中是各自以不同順序設(shè)置。每一個第一介層孔族群36和第二介層孔族群38可維持一長方形輪廓、一正方形輪廓、一四邊形輪廓或其他任一幾何圖形輪廓。每一個第一介層孔族群36包括至少二條沿第一方向延伸的線狀介層孔36a和36b。每一個第二介層孔族群38包括至少二條沿不同于第一方向的第二方向延伸的線狀介層孔38a和38b。舉例來說，第一方向是大體上垂直于第二方向。對于兩相鄰的第一介層孔族群36和第二介層孔族群38來說，第一介層孔族群36的每一條線狀介層孔36a和36b不能夠穿越第二介層孔族群38的每一條線狀介層孔38a和38b，以避免兩條線狀介層孔交叉處的覆蓋不良。本發(fā)明中，介層孔族群中的線狀介層孔的設(shè)置方式、數(shù)量和方向并無限制。舉例來說，介層孔族群中的線狀介層孔可為任意分布(randomlydistributed)。
于此，“連扣方式設(shè)置”一詞意謂沿著兩鄰近的第一介層孔族群36和第二介層孔族群38之間一方向的區(qū)域邊界不為一直線。舉例來說，線狀介層孔36a的外緣36a1不切齊于線狀介層孔38a和38b的第一末端38a1和38b1，線狀介層孔36b的外緣36b1不切齊于線狀介層孔38a和38b的第二末端38a2和38b2。因此，如虛線37所示，沿著兩鄰近的第一介層孔族群36和第二介層孔族群38之間的第一方向(大體上沿線狀介層孔36a和36b的長軸方向)的區(qū)域邊界，為彎曲或歪曲的區(qū)域邊界。類似地，線狀介層孔36a和36b的第一末端36a2和36b2不切齊于線狀介層孔38b的外緣38a3，以及線狀介層孔36a和36b的第二末端36a3和36b3不切齊于線狀介層孔38b的外緣38b3。因此，如虛線39所示，沿著兩鄰近的第一介層孔族群36和第二介層孔族群38之間的第二方向(大體上沿線狀介層孔38a和38b的長軸方向)的區(qū)域邊界，為彎曲或歪曲的區(qū)域邊界。這種連扣方式設(shè)置可加強金屬層間介電層34的韌性和提供一非直線的開放路徑(上述非直線的區(qū)域邊界37或39)，因此，可抑制于金屬層間介電層34的碎裂。
上述線狀介層孔可利用一已決定的設(shè)計規(guī)則(design rule)以適當?shù)木嚯x互相分開。圖3C為以一種方向設(shè)計的線狀介層孔的實施例的俯視圖。線狀介層孔36a、36b和線狀介層孔38a、38b具有一長度d1、一寬度d2，兩線狀介層孔之間是維持一間隔s1以及兩介層孔族群之間是維持一間隔s2。在一實施例中，線狀介層孔的長度d1是介于0.1μm至5μm之間，線狀介層孔的寬度d2是介于0.05μm至5μm之間，一介層孔族群內(nèi)部的兩線狀介層孔之間的間隔s1是介于0.05μm至5μm之間，兩介層孔族群之間的間隔s2是介于0.05μm至5μm之間。在其他實施例中，可利用一設(shè)計規(guī)則允許的適當數(shù)值修改d1、d2、s1和s2的尺寸。雖然本發(fā)明的實施例顯示介層孔族群中線狀介層孔具有同一尺寸，本發(fā)明是提供當用于一介層孔族群中或兩介層孔族群之間，相較于彼此具有不同尺寸與形狀的圖案的線狀介層孔的一布局方式。另外，在接合墊窗口44內(nèi)部的線狀介層孔36a、36b、38a和38b具有一較密集的介層孔密度且于頂介層孔和Mtop金屬層之間，提供一足夠的接觸面積，以避免金屬接合墊于后續(xù)接合線制程中產(chǎn)生剝落?！敖閷涌酌芏取币辉~是定義為金屬介層孔占據(jù)的面積除以金屬介層孔和金屬介層孔之間的間隙的全部面積。在一實施例中，頂介層孔圖案35包括在接合墊窗口44內(nèi)部的第一介層孔族群36和第二介層孔族群38，其具有一大于5％的介層孔密度，舉例來說，約接近5％至50％。
利用任一已知的制程，于一金屬層間介電層34中，形成上述頂介層孔圖案35。舉例來說，于金屬層間介電層34中形成的多個對應(yīng)于線狀介層孔位置的開口(線狀介層孔36a、36b、38a和38b)經(jīng)由顯影和非等向性蝕刻步驟(等離子蝕刻或離子反應(yīng)式蝕刻)，以暴露出Mtop-1金屬層32的一部分。于本發(fā)明的一實施例中，接著利用鎢插塞(tungsten plug)制程，以導電材料填充上述開口。也可利用例如鋁插塞、銅插塞或硅化物插塞制程等其他已知的插塞制程。金屬填充制程之后，如有需要可利用化學機械研磨(chemical mechanical polishing，CMP)制程平坦化表面。接著，依照于本領(lǐng)域技術(shù)人員所已知的程序完成Mtop金屬層40、用以定義接合墊窗口44的保護層42、金屬接合墊和接合線。雖然本發(fā)明的實施例顯示上述介層孔族群是于最上層的金屬層間介電層中形成，本發(fā)明是提供一種用于銅內(nèi)連線制程系統(tǒng)的兩層至八層金屬疊層的接合墊結(jié)構(gòu)中，形成介層孔時的布局方式。
于此，圖4A是為一介層孔布局的實施例的俯視圖，圖4B為沿圖4A中4-4切線的剖面圖，其顯示一具有頂介層孔圖案的接合墊結(jié)構(gòu)，以及圖4C為一種方向設(shè)計的線狀介層孔的實施例的俯視圖。其中元件與圖3A至圖3C中所示相同或類似的元件，在此不作重復敘述。相較于頂介層孔圖案35，本發(fā)明實施例提供的一頂介層孔圖案390為一較密集的介層孔圖案，第一介層孔族群36包括三線狀介層孔36a、36b和36c，第二介層孔族群38包括三線狀介層孔38a、38b和38c。特別地，第一介層孔族群36和第二介層孔族群38是以一連扣方式(interlocked)設(shè)置，其中第一介層孔族群36和第二介層孔族群38之間的區(qū)域邊界不為一直線(如虛線37或虛線39所示的彎曲或歪曲的邊界)。這種連扣設(shè)置方式可加強金屬層間介電層34的韌性，且可抑制碎裂沿著金屬層間介電層34中非直線的區(qū)域邊界37或39傳遞。同樣地，第一介層孔族群36的每一條線狀介層孔36a、36b和36c不允許穿越第二介層孔族群38的每一條線狀介層孔38a、38b和38c，以避免兩線狀介層孔的交叉處的覆蓋不良，以提升可靠度、粘著度以及品質(zhì)控制等效果。在一實施例中，線狀介層孔的長度d1是介于0.1μm至5μm之間，線狀介層孔的寬度d2是介于0.05μm至5μm之間，一介層孔族群內(nèi)部的兩線狀介層孔之間的間隔s1是介于0.05μm至5μm之間，兩介層孔族群之間的間隔s2是介于0.05μm至5μm之間。頂介層孔圖案390包括在接合墊窗口44內(nèi)部的第一介層孔族群36和第二介層孔族群38，其具有一大于5％的介層孔密度，舉例來說，約接近5％至50％。
于第一介層孔族群36和第二介層孔族群38中的線狀介層孔的數(shù)量可依照介層孔密度、布局面積和元件性能等需求而為相同或不同。圖5為一介層孔布局的實施例的俯視圖，第一介層孔族群36包括三線狀介層孔36a、36b和36c，第二介層孔族群38包括二線狀介層孔38a和38b。此種利用調(diào)整不同介層孔族群中的線狀介層孔的不對稱的設(shè)計，可兼顧接合墊尺寸和介層孔密度而可以達到較佳的性能。
除了作為后段制程中接合墊結(jié)構(gòu)的頂層介層孔設(shè)計外，本發(fā)明的介層孔布局可應(yīng)用于其他導電層，以改善關(guān)鍵尺寸均一性或于化學機械研磨(CMP)制程中厚度均一性等制程控制?；瘜W機械研磨(CMP)制程是可于介電質(zhì)和金屬兩者上(或介電質(zhì)和復晶硅兩者上)進行以達到良好的局部平坦化。然而，由于圖案的密度不同，存在于薄膜中的圖案效應(yīng)是產(chǎn)生微負載效應(yīng)(micro-loadingeffect)的問題，而降低圖案尺寸的均勻性。由于每一個區(qū)域彼此的薄膜蝕刻/研磨率各不相同，進行薄膜蝕刻/研磨時反應(yīng)物的數(shù)量會變得局部密集或局部稀少。為了對抗此效應(yīng)，是于每一個區(qū)域中修改電路布局和添加虛設(shè)圖案(dummy pattern)，以維持適當?shù)膱D案密度。虛設(shè)圖案的添加是有助于使晶片各處達到均勻的有效圖案密度。因此本發(fā)明的于化學機械研磨(CMP)制程前先置入的介層孔布局可使集成電路晶片中的圖案密度更為平均，意即，有助于使布局內(nèi)各處的圖案密度更為平均。于一介層孔族群中的線狀介層孔的數(shù)量、尺寸和間隔可被適當?shù)恼{(diào)整，以兼顧原有導線的電場和電容，達到最佳的性能表現(xiàn)。舉例來說，本發(fā)明的介層孔布局可于形成柵極的導電層時或其他任一內(nèi)連線的導電層時，同時以一虛設(shè)圖案方式形成。
于此，圖6A為圍繞主動區(qū)的虛設(shè)圖案的實施例的俯視圖，而圖6B為一沿圖6A中6-6切線的剖面圖，其顯示一位于一隔離區(qū)上的虛設(shè)圖案。于半導體基板52上，通過例如為淺溝槽隔離區(qū)的隔離區(qū)56定義一主動區(qū)54。主動區(qū)54是有關(guān)于一可允許電路設(shè)置的區(qū)域(circuit-permitted region)，或為一氧化物定義(oxidedefined，OD)的區(qū)域，為一柵極57和源/漏極區(qū)58形成于其上的區(qū)域。于隔離區(qū)56上制造包括線族群36”和38”的虛設(shè)圖案50，且不重疊于主動區(qū)54上。線族群36”和38”的線36a”、36b”、38a”和38b”的設(shè)置要求與如圖3A至圖5所示的線狀介層孔族群36和38的線狀介層孔36a、36b、38a和38b的設(shè)置要求相同，在此不作重復敘述。柵極57和虛設(shè)圖案50較佳地包括相同的材料，可允許利用已知的方法同時地形成上述兩個結(jié)構(gòu)。在一實施例中，虛設(shè)圖案50較佳地包括復晶硅。除了主動區(qū)54外，虛設(shè)圖案50也可設(shè)置為環(huán)繞其他有效區(qū)域，例如為一摻雜不純物區(qū)域，或一位于n型阱和p型阱之間的邊界區(qū)，也可于穿過半導體基板52上的隔離區(qū)56上定義虛設(shè)圖案50。另外，如圖7A的俯視圖和圖7B的剖面圖所示，本發(fā)明的介層孔布局可作為另一種位于虛設(shè)圖案區(qū)62內(nèi)部的虛設(shè)圖案60。虛設(shè)圖案區(qū)62為一禁止電路設(shè)置區(qū)(circuit-prohibitedregion)(為一非主動區(qū)或一虛設(shè)圖案氧化物定義區(qū)(dummy ODregion))，虛設(shè)圖案區(qū)62可利用隔離區(qū)56定義，可被設(shè)計環(huán)繞于主動區(qū)。虛設(shè)圖案60包括線族群36”和38”。線族群36”和38”的線36a”、36b”、38a”和38b”的設(shè)置要求與如圖3A至圖5所示的線狀介層孔族群36和38的線狀介層孔36a、36b、38a和38b的設(shè)置要求相同，在此不作重復敘述。虛設(shè)圖案60可包括相同于漏極的復晶硅或?qū)щ姴牧?，可允許利用已知的方法同時地形成上述兩個結(jié)構(gòu)。
以上所述僅為本發(fā)明較佳實施例，然其并非用以限定本發(fā)明的范圍，任何熟悉本項技術(shù)的人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可在此基礎(chǔ)上做進一步的改進和變化，因此本發(fā)明的保護范圍當以本中請的權(quán)利要求書所界定的范圍為準。
附圖中符號的簡單說明如下10金屬層間介電層12、12a、12b、14、16金屬介層孔13a、13b虛線/間隔20最上層金屬層間介電層22第一介層孔族群22a、22b、22c線狀介層孔24第二介層孔族群24a、24b、22c線狀介層孔23、25虛線/間隔30基板32Mtop-1金屬層34金屬層間介電層35頂介層孔圖案36第一介層孔族群36a、36b、36c線狀介層孔
36a1、36b1外緣36a2、36b2第一末端36a3、36b3第二末端38第二介層孔族群38a、38b、38c線狀介層孔38a1、38b1第一末端38a2、38b2第二末端38a3、38b3外緣37、39虛線/區(qū)域邊界40Mtop金屬層42保護層44接合墊窗口d1長度d2寬度s1、82間隔390頂介層孔圖案50虛設(shè)圖案52基板54主動區(qū)56隔離區(qū)57柵極36”、38”線族群36a”、36b”線狀介層孔38a”、38b”線狀介層孔60虛設(shè)圖案62虛設(shè)圖案區(qū)
權(quán)利要求
1.一種接合墊結(jié)構(gòu)，其特征在于，所述接合墊結(jié)構(gòu)包括一介電層，形成于一集成電路基板上方；以及一介層孔圖案，位于該介電層中，其包括至少一第一介層孔族群以及至少一第二介層孔族群，且該第一介層孔族群以及該第二介層孔族群是彼此相鄰；其中，該第一介層孔族群包括至少兩條沿一第一方向延伸的第一線狀介層孔，以及該第二介層孔族群包括至少兩條沿一第二方向延伸的第二線狀介層孔，該第二方向不同于該第一方向；以及其中，該第一介層孔族群以及該第二介層孔族群是以一連扣方式設(shè)置，以及，沿著該第一介層孔族群以及該第二介層孔族群之間的該第一方向的一區(qū)域邊界不為一直線。
2.根據(jù)權(quán)利要求1所述的接合墊結(jié)構(gòu)，其特征在于，沿著介于該第一介層孔族群以及該第二介層孔族群之間的該第二方向的該區(qū)域邊界不為一直線。
3.根據(jù)權(quán)利要求1所述的接合墊結(jié)構(gòu)，其特征在于，該第一線狀介層孔未穿越該第二線狀介層孔。
4.根據(jù)權(quán)利要求1所述的接合墊結(jié)構(gòu)，其特征在于，該介層孔圖案包括多個第一介層孔族群以及第二介層孔族群，其是以一矩陣陣列設(shè)置。
5.根據(jù)權(quán)利要求1所述的接合墊結(jié)構(gòu)，其特征在于，該介層孔圖案是形成于一接合墊結(jié)構(gòu)中。
6.根據(jù)權(quán)利要求5所述的接合墊結(jié)構(gòu)，其特征在于，該集成電路基板包括一位于該接合墊結(jié)構(gòu)下方的集成電路。
7.根據(jù)權(quán)利要求1所述的接合墊結(jié)構(gòu)，其特征在于，該第一線狀介層孔以及該第二線狀介層孔為位于該介電層中，且以一導電材料充填的一開口。
8.根據(jù)權(quán)利要求7所述的接合墊結(jié)構(gòu)，其特征在于，該第一線狀介層孔以及該第二線狀介層孔包括銅或銅基材料。
9.根據(jù)權(quán)利要求1所述的接合墊結(jié)構(gòu)，其特征在于，該介層孔圖案具有一大于5％的介層孔密度。
10.根據(jù)權(quán)利要求1所述的接合墊結(jié)構(gòu)，其特征在于，該第一方向垂直于該第二方向。
全文摘要
本發(fā)明提供一種接合墊結(jié)構(gòu)，特別涉及一種介層孔的布局結(jié)構(gòu)，其包含以連扣方式設(shè)置的介層孔族群以抑制沿著兩組介層孔族群的區(qū)域邊界產(chǎn)生碎裂。所述接合墊結(jié)構(gòu)一金屬介層孔圖案，位于一介電層中，上述金屬介層孔圖案包括一第一介層孔族群及一第二介層孔族群，第一介層孔族群及第二介層孔族群彼此相鄰；第一介層孔族群包括至少兩條沿一第一方向延伸的第一線狀介層孔，以及第二介層孔族群包括至少兩條沿一第二方向延伸的第二線狀介層孔；第一介層孔族群及第二介層孔族群是以一連扣方式設(shè)置，以及沿著第一介層孔族群及第二介層孔族群之間的第一方向或第二方向的區(qū)域邊界非為直線。本發(fā)明可兼顧接合墊尺寸和介層孔密度而可以達到較佳的性能。
文檔編號H01L23/485GK101093820SQ20061016582
公開日2007年12月26日 申請日期2006年12月12日 優(yōu)先權(quán)日2006年6月19日
發(fā)明者陳中 申請人:臺灣積體電路制造股份有限公司