專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種帶有襯底和硅半導(dǎo)體主體的半導(dǎo)體器件，該半 導(dǎo)體器件包括雙極晶體管，該雙極晶體管具有分別是第一導(dǎo)電類型的 發(fā)射極區(qū)域、與第一導(dǎo)電類型相反的第二導(dǎo)電類型的基極區(qū)域和所述 第一導(dǎo)電類型的集電極區(qū)域，包括集電極區(qū)域或發(fā)射極區(qū)域的第一半 導(dǎo)體區(qū)域被形成在半導(dǎo)體主體中，在該半導(dǎo)體主體的頂部出現(xiàn)的是包 括基極區(qū)域的層狀第二半導(dǎo)體區(qū)域，在該第二半導(dǎo)體區(qū)域頂部出現(xiàn)的 是包括所述的集電極區(qū)域和發(fā)射極區(qū)域中另外一個(gè)的第三半導(dǎo)體區(qū) 域，所述半導(dǎo)體主體在第一和第二半導(dǎo)體區(qū)域之間的過渡處被提供了 壓縮層，該壓縮層是通過掩埋在半導(dǎo)體主體中的電絕緣區(qū)域形成的。 ^y發(fā)明還涉及制造這樣器件的方法。
背景技術(shù)：
從美國專利申請(qǐng)US2004/0224461中可以知道這樣的器件和方 法。所述的文件描述了一種NPN類型雙極晶體管。該晶體管的臺(tái)面型 發(fā)射極區(qū)域處在該晶體管的層狀基極區(qū)域的頂部，該晶體管的集電極 區(qū)域處在基極區(qū)域的下部?；鶚O區(qū)域和集電極區(qū)域之間的結(jié)被電絕緣 區(qū)域包圍，該電絕緣區(qū)域被掩埋在基極區(qū)域的下面，并形成半導(dǎo)體主 體的局部壓縮層。這種已知器件的一個(gè)缺陷是它不適于，或至少不是很適于進(jìn)行 更進(jìn)一步的小型化。一方面，已知晶體管的可能集成度由此受到限制， 但是，除此之外，該晶體管的諸如高頻性能之類的特性仍然能夠得到 改善。甚高頻應(yīng)用的例子是汽車?yán)走_(dá)系統(tǒng)。發(fā)明內(nèi)容因此，本發(fā)明的目的是為了提供一種由于它的卓越高頻特性而適于前述應(yīng)用的器件，以及其中可以很容易地實(shí)現(xiàn)橫向小型化。為了到達(dá)這個(gè)目的，在前面簡介中提到的類型的器件的特征是 在掩埋的電絕緣區(qū)域上形成的半導(dǎo)體主體的部分是單晶體的。首先， 本發(fā)明基于這樣的認(rèn)知在已知器件中，通過外延生長在該器件中形 成基極區(qū)域，在電絕緣區(qū)域頂部形成該器件的部分，從而掩埋所述的 電絕緣區(qū)域。這樣形成的部分是多晶體，而在集電極區(qū)域上的鄰近的 部分是單晶體。此外，本發(fā)明基于這樣的認(rèn)知在單晶硅和多晶硅之 間這樣形成的過渡使已知器件的橫向小型化難以實(shí)現(xiàn)或者甚至不可 能實(shí)現(xiàn)。通過使掩埋的電絕緣區(qū)域上的半導(dǎo)體主體區(qū)域單晶化，按照 本發(fā)朋設(shè)計(jì)的器件可以有非常小的橫向尺寸，并因此顯示出卓越的高 頻性能。本發(fā)明基于這樣不尋常的認(rèn)知當(dāng)使用按照本發(fā)明的制造方 法，出現(xiàn)在掩埋的電絕緣區(qū)域上的半導(dǎo)體主體部分雖然是通過外延生 長形成的，但可以被制成單晶的。簡單地說，通過在掩埋的電絕緣區(qū)域位置首先形成SiGe區(qū)域可 以達(dá)到這個(gè)目的，在該電絕緣區(qū)域的頂部通過外延生長沉積半導(dǎo)體主 體的部分。假如SiGe結(jié)合厚度不是很大并且其厚度保留在邊界中，則前文所述的外延生長導(dǎo)致單晶沉積。此后，在投影圖上從外往內(nèi)看，通過選擇性刻蝕去除SiGe區(qū)域部分，在此之后，在這樣形成的空腔 中形成掩埋的電絕緣區(qū)域。在按照本發(fā)明的方法的優(yōu)選實(shí)施例中，為基極區(qū)域提供了至少 一個(gè)位于掩埋的電絕緣區(qū)域上的電連接部分。由于該位置處的基極區(qū) 域是單晶體，所以有可能減少橫向尺寸，同時(shí)，基極區(qū)域的電阻可以很低。優(yōu)選地，半導(dǎo)體主體的壓縮層位于基極區(qū)域。這種結(jié)構(gòu)的優(yōu)點(diǎn) 是被用于形成壓縮層的SiGe區(qū)域也位于該基極區(qū)域。在所述壓縮層 形成之后保留下來的SiGe區(qū)域部分在諸如速度之類的晶體管特性方 面非常有利。由于電絕緣區(qū)域上的基極區(qū)域在后一變型中相對(duì)較薄，在臺(tái)面 型的第三半導(dǎo)體區(qū)域兩側(cè)上的有層狀結(jié)構(gòu)的第二半導(dǎo)體區(qū)域的厚 度一尤其是在這種情況下一是優(yōu)選地比第三半導(dǎo)體區(qū)域下的區(qū)域的厚度大。例如，通過選擇的外延生長，可以很容易形成處在掩埋的電 絕緣區(qū)域上的大厚度基極區(qū)域。在一個(gè)非常有利的實(shí)施例中，半導(dǎo)體主體包括另外一個(gè)埋置的或掩埋的電絕緣區(qū)域，從投影圖上看， 一個(gè)比掩埋的電絕緣區(qū)域大的 距離將該電絕緣區(qū)域與第三半導(dǎo)體區(qū)域隔開?？梢允褂猛ǔ５闹T如STI (Shallow Trench Isolation,淺溝槽隔離)區(qū)域或LOCOS (Local Oxidation Of Silicon,硅片局域氧化)區(qū)域之類的隔離區(qū)域以實(shí)現(xiàn) 這個(gè)目的。這使得按照本發(fā)明的器件的生產(chǎn)與通常的工藝高度兼容。 除此之外，所述的另外埋置的或掩埋的電絕緣區(qū)域在按照本發(fā)明的器 件的晶體管的特性方面提供了進(jìn)一步優(yōu)化的可能性。因此，通過形成所述的比掩埋的電絕緣區(qū)域厚度大的另外的埋 置的或掩埋的電絕緣區(qū)域，可以更進(jìn)一步地減小基極區(qū)域和集電極區(qū) 域之間的電容，這在高頻特性方面有積極效果。而且，以這種方式， 可以使集電極區(qū)域中的電流擴(kuò)散減小。應(yīng)當(dāng)注意到的是，在此種連接中，當(dāng)發(fā)射極區(qū)域與集電極區(qū)域 在通常的雙極晶體管中角色互換時(shí)，該晶體管被稱為倒相晶體管。而 且，在按照本發(fā)明的器件中，可以以對(duì)應(yīng)的方式，使發(fā)射極區(qū)域位于 基極區(qū)域下面。畢竟這兩個(gè)區(qū)域都有相對(duì)小的橫向尺寸。對(duì)于按照本發(fā)明的器件，由于沉積在形成于SiGe層中的空腔中 的非常薄的氧化層會(huì)阻塞載流子的注入，由于前向基極集電極存儲(chǔ)電 容的大大降低，這樣的互換導(dǎo)致了晶體管的截止頻率(fT)的顯著改 善。然而，優(yōu)選地，第一半導(dǎo)體區(qū)域包括集電極區(qū)域，第三半導(dǎo)體 區(qū)域包括發(fā)射極區(qū)域。在一個(gè)有利的變型中，基極區(qū)域以及優(yōu)選地還 有集電極區(qū)域在發(fā)射極區(qū)域的任一側(cè)被提供了雙電連接部分。按照本發(fā)明，制造一種帶有襯底和硅半導(dǎo)體主體的半導(dǎo)體器件 的方法的特征是以單晶體的形式來形成處在掩埋的電絕緣區(qū)域上半 導(dǎo)體主體的部分。該半導(dǎo)體器件帶有雙極晶體管，該雙極晶體管具有 分別是第一導(dǎo)電類型的發(fā)射極區(qū)域、與第一導(dǎo)電類型相反的第二導(dǎo)電 類型的基極區(qū)域和所述第一導(dǎo)電類型的集電極區(qū)域，其中，包括集電第一半導(dǎo)體區(qū)域被形成在半導(dǎo)體主體中，在該 半導(dǎo)體主體的頂部出現(xiàn)的是包括基極區(qū)域的層狀第二半導(dǎo)體區(qū)域，在 該第二半導(dǎo)體區(qū)域頂部出現(xiàn)的是包括所述的集電極區(qū)域和發(fā)射極區(qū) 域中另外一個(gè)的第三半導(dǎo)體區(qū)域，其中，所述半導(dǎo)體主體在第一和第 二半導(dǎo)體區(qū)域之間的過渡處被提供了壓縮層，該壓縮層是通過掩埋的 電絕緣區(qū)域形成的，該電絕緣區(qū)域形成于半導(dǎo)體主體中。以這種方式， 可以獲得按照本發(fā)明的器件。在按照本發(fā)明方法的一個(gè)優(yōu)選實(shí)施例中，在要形成掩埋的電絕 緣區(qū)域的地方形成硅和鍺的混合晶體區(qū)域，該混合晶體區(qū)域是通過選 擇性刻蝕被去除的，在去除掉該混合晶體區(qū)域后，用電絕緣材料填充 這樣形成的腔。空氣或氣體可以被用作電絕緣材料，但優(yōu)選地，用諸 如氧化硅之類的絕緣體填充已經(jīng)形成的腔。可以通過CVD (Chemical Vapor D印osition，化學(xué)汽相沉積)工藝，但是優(yōu)選地，通過熱氧化 工藝形成該電絕緣區(qū)域。如在有關(guān)按照本發(fā)明的器件的討論中已經(jīng)提到的，處在掩埋的 電絕緣區(qū)域上面的半導(dǎo)體主體的部分是通過外延生長形成在硅和鍺 混合晶體的區(qū)域的頂部以便被去除?；鶚O區(qū)域的電連接部分優(yōu)選地形 成在掩埋的電絕緣區(qū)域上。優(yōu)選地，通過選擇性外延生長，使得位于第三半導(dǎo)體區(qū)域任一 側(cè)上的第二半導(dǎo)體區(qū)域的厚度都比位于第三半導(dǎo)體區(qū)域下面的第二 半導(dǎo)體區(qū)域的厚度大。SiGe區(qū)域優(yōu)選地以SiGe外延層的形式生成。 如果所述層被形成為基極區(qū)域的部分，則所述SiGe層的剩余部分對(duì) 晶體管的特性會(huì)有貢獻(xiàn)。在SiGe層部分的選擇性刻蝕之后，執(zhí)行進(jìn)一步的刻蝕步驟，例 如通過使用針對(duì)SiGe選擇的硅刻蝕劑，可以增加掩埋的電絕緣區(qū)域 的厚度。這個(gè)步驟的優(yōu)點(diǎn)是SiGe層的殘留部分的橫向尺寸沒有被所 述的步驟改變。原則上，必須及時(shí)進(jìn)行對(duì)SiGe層的刻蝕。如果需要， 橫向刻蝕停止層可以被合并在SiGe層中，例如，通過合并一個(gè)橫向 pn結(jié)。


現(xiàn)在，參照實(shí)施例和附圖對(duì)本發(fā)明進(jìn)行詳細(xì)的說明，其中，圖1-9是垂直于按照本發(fā)明的器件厚度方向的示意性剖面圖， 示出了通過按照本發(fā)明方法的連續(xù)生產(chǎn)階段。這些圖不是按照比例繪制的，為了能夠清楚地表達(dá)，有些尺寸 被放大了。盡可能地用同一數(shù)字表示了同樣的區(qū)域或部分。
具體實(shí)施方式
圖卜9是垂直于按照本發(fā)明的器件厚度方向的示意性剖面圖， 示出了通過按照本發(fā)明方法的連續(xù)生產(chǎn)階段。本例的至少基本加工完 成的器件10 (見圖9)包括半導(dǎo)體主體11，在這種情況下，該半導(dǎo) 體主體11具有n型硅襯底12、提供在其上的半導(dǎo)體層結(jié)構(gòu)以及雙極 晶體管。(在本例中)分立的晶體管具有n型發(fā)射極區(qū)域1、 p型基 極區(qū)域2和n型集電極區(qū)域3，其分別被提供了第一、第二、第三連 接導(dǎo)體100、 200、 300?；鶚O區(qū)域2包括硅和鍺混合晶體，在本例中， 鍺含量為20°/。，慘雜濃度在1Xl(Tat/W到lXl(Tat/cn^的范圍內(nèi)。 層狀區(qū)域21、 22被安置在基極區(qū)域的任一側(cè)，從厚度方向看，層21、 22作為過渡層，有較低的摻雜濃度，例如，摻雜濃度范圍為IX 10"at/cm3到1X1019 at/cm3。通過外擴(kuò)散，發(fā)射極區(qū)域1被形成在n 型過渡層22中。在這種情況下，集電極3和發(fā)射極l包括硅。在這 種情況下，集電極3包括n型(或本征)過渡層21和襯底12的部分， 而且，集電極3可以不同于本例，由低摻雜部分、所謂漂移區(qū)域和鄰 近襯底或形成了部分襯底的高摻雜部分組成。在這種情況下，發(fā)射極 區(qū)域1和基極區(qū)域2的連接導(dǎo)體100、 200包括硅化物例如硅化鎳或 硅化鈷，同時(shí)集電極區(qū)域3的連接導(dǎo)體300包括鋁。在這個(gè)例子中， 發(fā)射極連接區(qū)域1A包括多晶硅區(qū)域，并通過隔離器4與基極連接區(qū) 域2A電隔離。在這種情況下，半導(dǎo)體主體11在基極區(qū)域2的位置處具有壓縮 層，該壓縮層被形成在掩埋在半導(dǎo)體主體中的電絕緣區(qū)域26、 27之 間。在這種情況下，所述的電絕緣區(qū)域包括二氧化硅，它們從半導(dǎo)體主體11的臺(tái)面型部分30的側(cè)壁開始在基極區(qū)域2的方向上延伸，并且具有和區(qū)域2相同的厚度。按照.本發(fā)明，處在區(qū)域26、 27之上的 半導(dǎo)體主體11的部分是單晶體。這使器件IO擁有非常小的橫向尺寸 和非常好的高頻特性成為可能。利用按照本發(fā)明的方法來制造器件， 可以達(dá)到這些目的。如果使用已知的制造方法，則半導(dǎo)體主體ll的 前述部分是多晶體或者甚至是非晶體。在此例中，基極連接區(qū)域2A包括多晶硅導(dǎo)電區(qū)域2AA，以及在 下面的在該例中為氮化鉭的另一導(dǎo)電區(qū)域2AB，相對(duì)于導(dǎo)電區(qū)域2AB， 多晶硅導(dǎo)電區(qū)域2AA是可以被選擇性地刻蝕的。在該例中，發(fā)射極連 接區(qū)域1A是有T形臂的T形，該T形臂在絕緣區(qū)域5上延伸，該絕 緣區(qū)域5處在多晶硅區(qū)域2AA之上。而且，器件10包括部分埋置和 部分掩埋的另外的絕緣區(qū)域16、 17，在這種情況下，該絕緣區(qū)域16、 17包括氧化硅，具有更大的厚度，并且以比掩埋的電絕緣區(qū)域26、 27更大的距離與發(fā)射極區(qū)域1隔離。該例的器件10的橫向尺寸是1^mixl(^m。發(fā)射極區(qū)域1有大約 102°^/，3的摻雜濃度以及大約10mn的厚度。基極區(qū)域2有大約20nni 的厚度，臨近的過渡層21、 22的厚度與基極區(qū)域2相當(dāng)。例如，通過按照本發(fā)明的方法，制造該例的器件io。開始點(diǎn)(見圖1)是n型硅襯底12，在該例中，所謂的STI (淺 溝槽隔離)區(qū)域16、 17形成于該硅襯底中。為了簡化起見，在圖中 省略了襯底12下面的部分。通過外延生長，首先在襯底上沉積p型 層21、 2、 22，中間層由SiGe形成，外側(cè)的兩層由Si形成。如上文 指示的那樣選擇摻雜濃度和厚度。然后在另一沉積裝置中提供進(jìn)一步 的層結(jié)構(gòu)，該結(jié)構(gòu)連續(xù)地包括氮化鉭導(dǎo)電層2AB、多晶體、高度摻雜 的硅層2AA和二氧化硅絕緣層5。優(yōu)選地，濺射法或MOCVD (Metal Organic Chemical Vapor Deposition,金屬有機(jī)化學(xué)汽相沉積)被用 作沉積技術(shù)，用于在該例中沉積導(dǎo)電層2AB，而多晶硅層2AA和絕緣 層是通過CVD (Chemical Vapor D印osition，化學(xué)汽相沉積)形成 的，所述層的厚度分別為10 nm、 100 nm和50 nm。隨后(見圖2)，利用光阻掩模M1，在絕緣層5和多晶硅層2AA中刻蝕出開口 6。例如，通過干法刻蝕工藝可以完成這個(gè)步驟。在所述的工藝中，氮化鉭層2AB用作刻蝕停止層。此后(見圖3)，通過另一刻蝕工藝，例如干法或濕法化學(xué)刻蝕 工藝，相對(duì)于硅層22，將由Ml限定的氮化鉭層2AB部分選擇性地刻 蝕掉。.在去除掩模Ml之后(見圖4)，在開口 6中形成隔離器4，在 該例中，該隔離器由兩個(gè)薄的10 nra的二氧化硅層41和50-100 nm 的氮化硅層42組成。這些層被均勻地涂覆，隨后，通過各向異性刻 蝕工藝將他們的平坦部分去除掉。此后(見圖5)，用n型多晶硅層1A填充開口 6。所述的層是 通過CVD工藝形成的。通過對(duì)形成的結(jié)構(gòu)進(jìn)行熱處理，通過發(fā)射極連 接區(qū)域1A中的n型雜質(zhì)擴(kuò)散所導(dǎo)致的過摻雜，在過渡層22中形成發(fā) 射極區(qū)域l。 '然后(見圖6)，通過光刻法和保留T形截面的刻蝕，形成發(fā)射 極連接區(qū)域1A的圖案。T形的底部寬度大約是200nm， T形的頂部寬 度大約是500nrn。此后，通過p型離子注入形成基極區(qū)域2A的高度 摻雜部分2C，其中T形連接區(qū)域1A用作掩模。應(yīng)當(dāng)注意的是，在實(shí) 際中與圖中所示相反的是，在該階段，光阻掩模仍然出現(xiàn)在T型臺(tái)面 上，并且在這種情況下，所述的注入會(huì)在圖5和圖6所示的制造階段 之間發(fā)生。 一方面，光阻掩模保護(hù)發(fā)射極連接區(qū)域1A使其不被注入， 另一方面，金屬硅化物層100、 200可以在去除所述掩模之后的一個(gè) 步驟中形成。例如，此時(shí)通過沉積鎳或鈷金屬層，通過硅化將該金屬層轉(zhuǎn)換 成硅化鎳或硅化鈷100、 200，來形成連接導(dǎo)體100、 200。在該例中， 襯底12的下側(cè)與鋁接觸，從而形成集電極區(qū)域3的連接導(dǎo)體300。 集電極區(qū)域3還可以通過埋置的連接區(qū)域和連接導(dǎo)體，有利地與半導(dǎo) 體主體11的上表面接觸。此后(見圖7)，光阻掩膜M2被施用在器件10上，然后通過干 刻蝕工藝在半導(dǎo)體主題11的表面上提供臺(tái)面型部分30。隨后(見圖8),通過選擇性的化學(xué)刻蝕工藝(干法或濕法)，從半導(dǎo)體主體11的臺(tái)面型部分30的側(cè)壁去除掉形成基極區(qū)域2的層2的部分。從而，在鄰近Si包含層21、 22并且鄰近形成基極區(qū)域2 的SiGe層2的保留部分處形成腔26A、 27A。在該例中(見圖9)，通過使用在這種情況下為二氧化硅的電絕 緣材料來填充腔，將所形成的腔轉(zhuǎn)換成掩埋的電絕緣區(qū)域26、 27。 特別地，如果腔不是很厚，可以通過低溫?zé)嵫趸畛湓撉弧Ｈ绻枰?為了達(dá)到目的，可以在較早的制造階段執(zhí)行形成臺(tái)面型部分30和腔 26A、 27A的步驟，以防止連接導(dǎo)體100、 200、 300遭到破壞。在執(zhí)行諸如鋸或者刻蝕的分離技術(shù)之后，可以獲得按照本發(fā)明 的單個(gè)器件10。由于在本發(fā)明的范圍內(nèi)，對(duì)本領(lǐng)域技術(shù)人員而言，有很多可行 的變型和修改，本發(fā)明不限于這里描述的實(shí)施例。從而，除了適用于 分立半導(dǎo)體器件，本發(fā)明還非常適用于諸如(BI)CMOS ((雙極)互補(bǔ) 型金屬氧化物半導(dǎo)體)IC之類的集成半導(dǎo)體器件。實(shí)際上，這里描述 的晶體管的結(jié)構(gòu)和制造工藝非常適用于IC。而且，應(yīng)當(dāng)注意的是，除了使用STI隔離區(qū)域，還可以使用通 過LOCOS (硅局部氧化)技術(shù)獲得的隔離區(qū)域。除了SiGe，它還可以 使用其他可選擇地刻蝕的和在其上生長單晶硅的材料。這樣材料的一 個(gè)例子是SiC。除此之外，硅還可以含有幾乎不影響硅的晶格常數(shù)、 但是有助于選擇性刻蝕的雜質(zhì)。從而，例如，n型硅可以相對(duì)于p型 硅被選擇性地刻蝕掉，反之亦然。而且，非活性電摻雜劑可以在很大 程度上影響硅的刻蝕性。關(guān)于按照本發(fā)明的方法，也可以有很多變型和修改。從而，還 可以利用在硅區(qū)域上注入鍺，形成SiGe層或SiGe區(qū)域。
權(quán)利要求
1.一種半導(dǎo)體器件(10)，其具有襯底(12)和硅半導(dǎo)體主體(11)，該半導(dǎo)體器件包括雙極晶體管，該雙極晶體管具有分別是第一導(dǎo)電類型的發(fā)射極區(qū)域(1)、與第一導(dǎo)電類型相反的第二導(dǎo)電類型的基極區(qū)域(2)和所述第一導(dǎo)電類型的集電極區(qū)域(3)，包括集電極區(qū)域或發(fā)射極區(qū)域的第一半導(dǎo)體區(qū)域(3)被形成在半導(dǎo)體主體(11)中，在該半導(dǎo)體主體的頂部出現(xiàn)的是包括基極區(qū)域(2)的第二半導(dǎo)體區(qū)域(2)，在該第二半導(dǎo)體區(qū)域頂部出現(xiàn)的是包括所述的集電極區(qū)域和發(fā)射極區(qū)域中另外一個(gè)的第三半導(dǎo)體區(qū)域(1)，所述半導(dǎo)體主體(11)在第一和第二半導(dǎo)體區(qū)域(3，2)之間的過渡位置處被提供了壓縮層，該壓縮層是通過掩埋在半導(dǎo)體主體(11)中的電絕緣區(qū)域(26，27)形成的，該半導(dǎo)體器件的特征是在掩埋的電絕緣區(qū)域上形成的半導(dǎo)體主體(11)的部分是單晶體。
2. 按照權(quán)利要求1所述的半導(dǎo)體器件(10)，其特征是第二 半導(dǎo)體區(qū)域(2)被提供了至少一個(gè)位于掩埋的電絕緣區(qū)域(26， 27) 上的電連接部分(200)。
3. 按照權(quán)利要求1或2所述的半導(dǎo)體器件(10)，其特征是 具有層狀結(jié)構(gòu)的第二半導(dǎo)體區(qū)域(2)在臺(tái)面型的第三半導(dǎo)體區(qū)域(1) 兩側(cè)上的厚度比在第三半導(dǎo)體區(qū)域(1)下面的厚度大。
4. 按照權(quán)利要求1、 2或3任一所述的半導(dǎo)體器件(10)，其 特征是半導(dǎo)體主體(11)包括另外的埋置的或掩埋的電絕緣區(qū)域(16， 17)，從投影圖上看，所述電絕緣區(qū)域(16， 17)以比掩埋的電絕緣 區(qū)域(26， 27)大的距離與第三半導(dǎo)體區(qū)域(1)隔離開。
5. 按照權(quán)利要求4所述的半導(dǎo)體器件(10)，其特征是所述 另外的埋置的或掩埋的電絕緣區(qū)域(16， 17)具有比掩埋的電絕緣區(qū)域(26， 27)大的厚度。
6. 按照前述權(quán)利要求中的任何一項(xiàng)所述的半導(dǎo)體器件(10)， 其特征是半導(dǎo)體主體(11)包括在壓縮層位置處的SiGe混合晶體。
7. 按照權(quán)利要求6所述的半導(dǎo)體器件(10)，其特征是所述 壓縮層位于第二半導(dǎo)體區(qū)域(2)中。
8. 按照前述權(quán)利要求中的任何一項(xiàng)所述的半導(dǎo)體器件(10)， 其特征是第一半導(dǎo)體區(qū)域(3)包括集電極區(qū)域(3)，而第三半導(dǎo) 體區(qū)域(1)包括發(fā)射極區(qū)域(1)。
9. 按照權(quán)利要求8所述的半導(dǎo)體器件(10)，其特征是基極 區(qū)域(2)，優(yōu)選地還有集電極區(qū)域(3)，在發(fā)射極區(qū)域(1)的任 一側(cè)被提供了雙電連接部分。
10. —種半導(dǎo)體器件的制造方法，該半導(dǎo)體器件帶有襯底(12) 和硅半導(dǎo)體主體(ll)，該半導(dǎo)體器件被提供了雙極晶體管，該雙極 晶體管具有分別是第一導(dǎo)電類型的發(fā)射極區(qū)域(1)、與第一導(dǎo)電類 型相反的第二導(dǎo)電類型的基極區(qū)域(2)和所述第一導(dǎo)電類型的集電 極區(qū)域(3)，其中，包括集電極區(qū)域(2)或發(fā)射極區(qū)域的第一半導(dǎo) 體區(qū)域(3)被形成在半導(dǎo)體主體(11)中，在該半導(dǎo)體主體的頂部 形成的是包括基極區(qū)域的第二半導(dǎo)體區(qū)域(2)，在該第二半導(dǎo)體區(qū) 域頂部形成的是包括所述的集電極區(qū)域和發(fā)射極區(qū)域中另外一個(gè)的 第三半導(dǎo)體區(qū)域(1)，其中，所述半導(dǎo)體主體(11)在第一和第二 半導(dǎo)體區(qū)域(3， 2)之間的過渡位置處被提供了壓縮層，該壓縮層是 通過形成在半導(dǎo)體主體(11)中掩埋的電絕緣區(qū)域(26， 27)形成的， 該半導(dǎo)體器件的制造方法的特征是在掩埋的電絕緣區(qū)域(26， 27) 上存在的半導(dǎo)體主體(11)的部分是以單晶體的方式形成的。
11. 按照權(quán)利要求IO所述的方法，其特征是在形成掩埋的電 絕緣區(qū)域(26， 27)的位置形成硅和鍺混合晶體的區(qū)域，通過選擇性 刻蝕可以去除掉該區(qū)域，在此之后，用電絕緣材料填充所形成的腔(26A，27A)。
12. 按照權(quán)利要求11所述的方法，其特征是處在掩埋的電絕緣區(qū)域(26， 27)之上的半導(dǎo)體主體(11)的部分是通過外延生長在 形成硅和鍺混合晶體以使其去除的區(qū)域的頂部形成的。
13. 按照權(quán)利要求10、 11或12所述的方法，其特征是第二 半導(dǎo)體區(qū)域(2)被提供了至少一個(gè)電連接部分(200)，該電連接部 分被形成在掩埋的電絕緣區(qū)域(26， 27)上。
14. 按照權(quán)利要求10-13中任何一項(xiàng)所述的方法，其特征是 優(yōu)選地通過選擇的外延生長，使得在第三半導(dǎo)體區(qū)域(1)任一側(cè)形 成的第二半導(dǎo)體區(qū)域(2)比在第三半導(dǎo)體區(qū)域(1)下面形成的第二 半導(dǎo)體區(qū)域的厚度大。
15. 按照權(quán)利要求12所述的方法，其特征是硅和鍺混合晶體 區(qū)域被形成為包含外延生長層(2)的SiGe的部分。
16. 按照權(quán)利要求15所述的方法，其特征是所述包含層(2) 的SiGe被形成在第二半導(dǎo)體區(qū)域(2)中。
全文摘要
本發(fā)明涉及一種具有襯底(12)和硅半導(dǎo)體主體(11)的半導(dǎo)體器件(10)，該半導(dǎo)體器件包括雙極晶體管，該雙極晶體管帶有分別是第一導(dǎo)電類型的發(fā)射極區(qū)域、與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型的基極區(qū)域和第一導(dǎo)電類型的集電極區(qū)域(1，2，3)，包括集電極區(qū)域或發(fā)射極區(qū)域的第一半導(dǎo)體區(qū)域被形成在半導(dǎo)體主體(11)中，在該半導(dǎo)體主體的頂部出現(xiàn)的是包括基極區(qū)域的第二半導(dǎo)體區(qū)域，在該第二半導(dǎo)體區(qū)域頂部出現(xiàn)的是包括所述的集電極區(qū)域和發(fā)射極區(qū)域中的另外一個(gè)的第三半導(dǎo)體區(qū)域，在第一和第二半導(dǎo)體區(qū)域(3，2)之間的過渡位置，所述的半導(dǎo)體主體(11)被提供了壓縮層，該壓縮層是通過掩埋在半導(dǎo)體主體(11)中的電絕緣區(qū)域(26，27)形成的。按照本發(fā)明，在掩埋的電絕緣區(qū)域(26，27)上形成的半導(dǎo)體主體的部分是單晶體，這使得器件的橫向小型化，并使晶體管具有卓越的高頻特性。按照本發(fā)明的制造方法，可以制造這樣的器件(10)。
文檔編號(hào)H01L29/10GK101233604SQ200680028373
公開日2008年7月30日 申請(qǐng)日期2006年7月26日 優(yōu)先權(quán)日2005年8月3日
發(fā)明者弗朗索瓦·納耶, 約翰內(nèi)斯·J·T·M·東科爾斯, 韋伯·D·范諾爾特 申請(qǐng)人:Nxp股份有限公司