專利名稱：具有納米柱的半導(dǎo)體器件及其方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及集成電路，更M地涉及一種具有納米柱的半"f^器件及 其方法。
背景狄
電可擦除可編程只讀絲器(EEPROM)結(jié)構(gòu)-"^絲電路中^UU于非 易失性數(shù)據(jù)務(wù)賭。EEPROM器件結(jié)構(gòu)j包括用于存儲電荷的浮柵。4^1控制 電壓，能夠?qū)㈦姾蒳i^f柵結(jié)構(gòu)，或者AJf柵結(jié)構(gòu)中移除。浮柵下的溝道的導(dǎo) 電性由于^t在浮柵中的電荷的存在而朝汰變。導(dǎo)電性的差異由與兩種不同狀 態(tài)下的器件有關(guān)的閾值電壓(Vt)的變^4示。由于帶電和不帶電的浮柵而 導(dǎo)致的導(dǎo)電性上的差異可以被檢測到，因此可以確定二元的M器狀態(tài)。
在許多iW技術(shù)的非易失性務(wù)賭器器件中，浮柵由均勻的例如多晶^^it樣 的材料層形成。^些l^"技術(shù)的器件結(jié)構(gòu)中，浮柵下的薄隧穿電介質(zhì)層存在 這樣的問題，即，電荷^t麟隧穿電介質(zhì)層中的缺陷辦柵泄漏到下部溝道。 該電荷泄漏能夠?qū)е耝^在器件中的##器狀態(tài)的退化，因此是不希望出現(xiàn)的。 為了i^這樣的電荷泄漏，常常會增加隨穿電介質(zhì)的厚度。但是，由于電荷載 流子必須通過Jt享的隨穿電介質(zhì)，因此更厚的隨穿電介質(zhì)需要更高的編W^ 除電壓來用于^^從浮柵中移除電荷。擬艮多情況中，更高的編程電壓增加 了功率消耗，并且為了增加電源電壓以滿^程電壓的要求可能需要應(yīng)用電荷 泵。這種電荷泵占用了M電路的大量的管芯(die)面積，因而斷氐了員器 陣列面積的有效性并提高了總#。
由于上面所迷問題，其它材^H皮開發(fā)出來以^^^常的浮柵電荷絲區(qū)。
結(jié)構(gòu)的面積有^L性，用于浮柵的均勾材料層可以用多;納米蔟來脊R，這些納
米^t作為隔離開的電荷^^元件。這些納M也常常被稱作納米晶體，因 為它們可以由硅晶體形成。多個納M組^M^R供足夠的電荷^能力同時###互之間的物理隔離，使得經(jīng)由局部下的缺陷而發(fā)生的關(guān)于單個納M的 ^K泄漏不會引起電荷從其它納米蔟泄漏(通過控制納米蔟之間的平均間隔能
^f呆ii^浮柵中納米蔟間不存^ M^電荷流動)。但是，由納M或納米晶體形 成的電荷^#層將不會4 口由多晶硅形成的浮柵那樣多的電荷。因為納米晶 ^Mf不會，那樣多的電荷，因此已編程態(tài)和已擦除態(tài)之間的電壓差銜目對較 小，導(dǎo)致檢測和可靠性問題。
因此，期望提^-種能夠賴比納米晶^W器件更多電荷并JJi負(fù)yi供 低電壓編^^i^操怍的集成電g件。


通過參考附圖可以更好 解本發(fā)明，并且它的許多目的、特點和優(yōu)點對 于本領(lǐng)域技^A員也更容易理解。除非另外注明，不同附圖中的相同的附圖標(biāo)
ii^示相同的元件。4^頁域^^員知曉圖中元件只是出于簡單和清楚而示出，
并沒有必要按比例畫出。例如，圖中一些元件的尺寸可以相對于其它的一些元
件被夸大，以幫助提高對本發(fā)明實施例的鄉(xiāng)。
圖1示出了在形成氧化物層和導(dǎo)電層以后的半#糾10的1分。
圖2示出了已形成納米晶^^后的圖1的半#11#的"^分。
圖3示出了在圖案化并刻蝕^v導(dǎo)電層形^^^的圖2的半*^#。
圖4示出了在將氧^4勿層#的頂部移除后的圖3的半#|1^。
圖5示出了#周圍和上方形成^1:1^再形成另外一個導(dǎo)電層后的圖
4的半將器件。
圖6示出了#^本發(fā)明一個實施例進一步處理以形成非易失'1^4#器單元 后的圖5的半*象降。
圖7示出了依應(yīng)本發(fā)明另一個實施例的半#象降。 圖8示出了^M本發(fā)明又一個實施例的^N^H^。
""^，在本發(fā)明的一個實施例中提供了一種在半"Wt;Ui使用納米晶 體作為硬掩模形成結(jié)構(gòu)的方法。在一個實施例中，所鋭構(gòu)為柱形，并具有由 一個納米晶體的直徑所決定的厚度。在另一個實施例中，多個柱由多晶硅形成并^^作非易失，1±^器單元的電荷絲區(qū)。在另一個實施例中，多個柱由金
屬形成員為用于相對較大的金備^^fMr屬(MIM)電容器的平板電極。
MIM電^形M半"^器件的^的兩^Hr屬層中；但是，MIM 電容器能夠形^互i^中或者^Wt底上的^^地方。
通過^^)納米晶體作為硬掩模在半將器件上形成多個柱，非易失|±## 器可以被形成為具有能夠比使用納米晶^賭電荷的可tb^器員更多電荷 的電荷4^層。因為這些柱負(fù)^ft更多的電荷，因此^器在已擦除態(tài)與已編
程態(tài)之間具有^的Vt差但。而且，M^"要求比可比浮柵務(wù)賭器更低的編
程電壓。
成電i^上更多的表面積。
下面闡i^^發(fā)明實現(xiàn)方式的詳細(xì)描述。該描述意圖是i兌明本發(fā)明，并且不
應(yīng)認(rèn)為其是限制性的。
圖1-6示出了^tt本發(fā)明一個實施例的半"f^別牛10的^#制造半導(dǎo) 體器件10的方法。圖1示出了在淀積導(dǎo)電層16后的半#器件10的4分。 在圖1中，電介質(zhì)層14形脈半"Wt底12上。在所示的實施例中，半# 襯底12包括硅。在其它實施例中，襯底12可以是諸如砷^^的另一種材料。 電介質(zhì)層14通過半"l5^^^ 12的熱氧化而形成。電介質(zhì)層14也可以是諸如氧 化給(halfnium oxide )、氧化鋁、或者^ ii^鉿的高K電介質(zhì)。而且，在所示的 實施例中，電介質(zhì)層14為大約2-7納米(nm)厚。在其它實施例中，電介質(zhì)層 14可以是不同的;^度。
導(dǎo)電層16淀積在電介質(zhì)層14上。在一個實施例中，導(dǎo)電層16是多晶珪。 在另一個實施例中，導(dǎo)電層16可以是另外的導(dǎo)電材料,例如金屬,iH^鋁、TaN、 TiN、鵠等。導(dǎo)電層16的厚度決定了多個納^M主的高度。在一個實施例中，導(dǎo) 電層16的厚度在大約10-50 nm之間。可艦，導(dǎo)電層16可以用離子;iA8進 ^i主入以添加摻雜劑到導(dǎo)電層16而形成用于非易失性，器單元的溝道區(qū)。在 其它實施例中，導(dǎo)電層16可以^JU單一^A或以不同負(fù)巨量、角度、和/或元樹 類的多種注入摻雜。
圖2示出了在摻雜的導(dǎo)電層16上形成多個納米晶體20后的圖1的^W 器件的^p分。在一個實施例中，納米晶體20 常規(guī)的化學(xué)^4目淀積(CVD)技術(shù)直接在^t 18上頗并JL^糊絲而形成。在所示的實施例中，層18 ;ljf度在大約5-20nm之間的淀積的二氧^^。在其它實施例中，層18可以是 氮4^。多個納米晶體中的^—個的直^^大約3-12nm之間。^i^，納米晶 糾目對均勻地隔開，JLM米晶R間的間距大約等于納米晶體的直徑。
圖3示出了在導(dǎo)電層16被圖案化并刻蝕形^U主22后的圖2的半將糾 10。如圖2所示，納米晶體20被用于在導(dǎo)電層16上形成多個柱22的圖案。納 米晶體起到層18的》更4^模的作用。使用對電介質(zhì)層14具有選捧I"生的各向異性 干法刻蝕工藝:JM^納米晶體之間移除導(dǎo)電層16以形成柱22。如影內(nèi)米晶^^l^吏 用與導(dǎo)電層16相同的材^W成的，那么移除導(dǎo)電層16的同一各向異性干法刻 蝕工藝也移除納米晶體，如圖3所示。柱22的直徑由納米晶體的尺寸決定。
圖4示出了在氧化物層18被#22的頂部移除后的圖3的^f^器件10。 如果作為上迷各向務(wù)f生干法刻蝕的結(jié)賴米晶體沒有被移除，那么^f]濕法刻 ^j^f多除層18和納米晶體?？蒳i^，在其它實施例中，層18和納米晶體可以4皮 留^Ji，來為非易失'1^#^€供額外的電荷絲能力。
圖5示出了^22周圍和上方形^制電^h質(zhì)層24、 ft^形成另一導(dǎo)電層 28后的圖4的半*器件。控制電介質(zhì)層24為淀積的二氧4說。二氧4t^ 24被淀積在所有的柱22之JJS^之間，并iL^t主22頂部上淀積為平均大約7-12 iim。在其它實施例中，可以通過部^IU自lM^22而形成^^g24。而 且，層22可以是堆疊的電介質(zhì)，例如ONO(氧4綠-IU德-氧^^)疊層或者 高K疊層。在^^i: 24上淀積多晶絲28 ^fJL^大約100-200 nm之間。
圖6示出了^(^ 、本發(fā)明一個實施例^ii一步處理以形成非易失'Ii^器單 元25后的圖5的半#1^降。圖案化并且刻蝕多晶硅層28以在控制電介質(zhì)層 24上形錄制柵38。 4^亍其它常規(guī)的工藝步驟形^4#器單元25。例如，錄 制柵38的兩側(cè)形成側(cè)壁隔離物30。此外，在控制柵38的兩側(cè)Ji^襯底12中擴 散漏/源區(qū)及擴展區(qū)34和36。另夕卜，可以在半^^IWlO上^^mE未示出或
描述的其它常規(guī)的工藝步驟，以形成其它用于構(gòu)^4^器單元的常m構(gòu)。例
如，形成互連、接觸、和^/f^。然后，將包括半*糾10的晶片輛化以 分離晶片上的H^電路。
非易失'1±4#器單元25提^-"種非易失'1±#^器，除財比可比納米晶體 絲器更大的電荷賴能力W卜，其還具有^￡編^*除辦的優(yōu)點。圖7示出了^^^本發(fā)明另一實施例的^H^糾40。除了半*辦40 所包括的柱40包括兩個^^層而不是圖6所示的一層^卜，半#器件40 與半#器件10相同。在+^器件40中，^H^層44形成在電介質(zhì)層14 上，且半"^^層42形絲半"f^層44上，以形劃于非易失'^4^器單元的 浮柵。~*地，半"^^層44被形成為具有4導(dǎo)電類型而半^^^層42具有另 一種導(dǎo)電類型。特別地，半"H^層44包括N型絲多晶硅，而半^f^層42包 括P型M多晶硅。多晶>^可以^11原位#^、離子;認(rèn)、或者其它方法形 成。
半^fu^層42和44 一起構(gòu)成P-N結(jié)，其減輕了一些浮柵型非易失性g器 的被稱作'噤取干擾(read disturb)"的典型問題。^^干M由于在讀M^ 器單元時跨控制電介質(zhì)出現(xiàn)的電場而引起的。該電場能夠4吏<^^在浮*^上的電 荷泄漏。在讀，怍期間浮柵電極中的電荷階'見J'J"的電場比寫入操怍時的小， 但非易失#^器可肯化它壽輛大部分中都是在不斷^^皮讀取。在如此長時 期^J^露于該電場^， ^t在浮柵電Wi的電^i會Mt，并且使得在讀, 作期間低閾值態(tài)與高閾值態(tài)不可區(qū)分。P-N結(jié)作為^f^器件40的浮柵允 i情WMt期間該電場被斷氐，因此更好 ^受讀取干擾的影響。相合她， 通過將半"f^^層42和44導(dǎo)電性反轉(zhuǎn)，可以通itl^f氐l^f氧^^內(nèi)的電場i^咸 輕數(shù)41^#期間浮#^電荷損失。
圖8示出了^^本發(fā)明的另一個實施例的"f"f^H^ 50。半#皿50 包樹鵬上ii^法形成的MIM電^H結(jié)構(gòu)，其中納米晶^M皮用作用于在半導(dǎo) 體糾50上形成多個柱55的硬掩模。半將辦50包括層間(inter-level)電 介質(zhì)層(ILD) 52。在所示實施例中，ILD 52是^f^適合于支撐和電棘多個 ir屬"f^的^H"料。例如，ILD 52可以由二氧^^fe形成。金屬層54淀積在 ELD52上。金屬層54可以包樹同、鉭、氮化鉭、和/或鋁。金屬層54的厚度對 于決定多個柱55的柱平均高^A重要的。選擇金屬層54的厚度使得在金屬層 54被刻M^i^部仍有足夠的金屬留下，以最小化電阻。在一個實施例中， 金屬層54的厚度在大約20^200 rnn之間。
以與圖3中的多個柱16相同的方式形成該多個柱55。在金屬層54上形成 (圖2中的多l(xiāng)^gr 18 )。 4M常規(guī)的CVD工藝直接在金屬層54上的絕 g上員并生，米蔟而形成多個納米晶體(圖2中的納米晶體20 )。在圖7中，多個納米晶體中的^-個^^有在大約10-20 nm之間的直徑。^i^，納 米晶刷目對均勻地隔開，且納米晶體之間的間J E^大約20-40 nm之間。與上述 方法不同的是，各向異lt干法刻^t^議時，以防止金屬層54被刻蝕貫穿到ILD 52。然后如上面在圖4的討論中所述的，使用濕法刻蝕來移RH亥^^和形成 硬掩模的納米晶體。柱55起作為用于該電絲的底部平板電極-^賴作用。 介電介質(zhì)層56淀積v^每個柱55的側(cè)部和頂部上，厚度在大約5-10nm之間。電 介質(zhì)層56起作為MIM電^^^^的作用，并JL可以是^沐常規(guī)的^^^N" 料，浙口氮化硅、氧化鉿、五氧化鉭、二氧化硅、和氧化鋁，以及它們的堆疊 組合。
在電介質(zhì)層56上形成金屬層58作為頂部平板電極。該金屬可以是與底部 平板電糾目同的材料，也可以是不同的材料。典型地，頂部平板電 _銅、鎢、 或鋁?？梢园ǜ郊拥墓に嚥襟E;^頂部平板電^Ui增加一個或多個附加互連 層(未示出)。例如，MIM電容器上的頂部金屬層可以用于路由電源爭沐，并 且該MIM電^!1^到該電源#用于:i^應(yīng)用。
MIM電容器的柱55具有增加平板電極的面積而不增加實現(xiàn)MIM電# 的M電i^上使用的表面積的優(yōu)點。
圖8中描述的實施例是^^互^J:下形成的MIM電容器。但是，本 領(lǐng)域技#員#^人識到，MEM電$^1可以形#上述半"!^#底上的任啊地 方。例如，MIM電g可以形i^第一互il^的下面、^互i^Jr的上面、或 者其間的任何地方。請注意，有一些作為總是出現(xiàn)在芯片上作為IC互連電路的 必^分的相關(guān)結(jié)構(gòu)沒有在圖中明確示出。
前面已經(jīng)就特定實施例描述了益處、其它優(yōu)點、以及問題的解決方法。但 是，這些益處、優(yōu)點、問題的解決方法，以及使^^t益處、優(yōu)點、或者解決方
的、'必i的:':者實質(zhì)的特^ii要素。在m所使用;;發(fā)4包括":'"包舍，
或者iU/fi^其它的變體都意圖去覆蓋非排斷性的包括，4吏得包括一系列要*素 的工藝、方法、物件、或者裝置并不是僅僅包^it些要素，而是可以包括其它 未明確列出的或?qū)τ谶@些工藝、方法、物件、或裝置所固有的要素。
在前述的說明書中，已參照特定實施例描述了本發(fā)明。但是，^M頁域扭 技術(shù)人員將，，可以作出多種修^變化而不脫離如下面的^U'J要求中所闡述的本發(fā)明的范圍。因此，說明書和附圖將被認(rèn)為是說明性的而非限制性的, 并J^斤有it才羊的修^^^皮包^:^^發(fā)明的范圍內(nèi)。
權(quán)利要求
1、一種方法，其包括形成第一層；在所述第一層上形成多個納米簇；以及圖案化所述第一層，其中，圖案化所述第一層包括使用所述多個納米簇作為硬掩模進行的刻蝕。
2、 H5U'j^求1所述的方法，其中在所i^一層上形成第二層并iL^所述第二層上形成所述多個納米蔟；以及所述多個納米蔟作為硬掩模進行的刻蝕包^fM所述多個納iK^作為 硬掩^刻蝕所^二層以形成所^二層的多個圖案化的結(jié)構(gòu)；其中所述圖案化包^f吏用所述第二層的所述多個圖案化的結(jié)構(gòu)作為硬掩模 刻蝕所i^一層。
3、 如權(quán)矛j^求2所述的方法，其中所it^二層包括電介質(zhì)材料。
4、 如權(quán)矛決求l所述的方法，其中所錄一層包括電荷^#料。
5、 H5U'涹求4所述的方法，其中所絲一層包括具有第一導(dǎo)電類型的笫 一半導(dǎo)體層和形成在所述第一半導(dǎo)體層上的具有第二導(dǎo)電類型的第二半M層。
6、 ^M，漆求1所述的方法，其中所i^一層包括金屬。
7、 如權(quán)矛漆求l所述的方法，其中 所述多個納iK^在所鄉(xiāng)一層上具有第一圖案；并且 所述圖案化所述第一層包樹成多個結(jié)構(gòu)，所述多個結(jié)構(gòu)所具有的圖絲本為所錄一圖案。
8、 如權(quán)禾'虔求1所述的方法，其中所i^一層包括M的半"f^t料。
9、 N5^'虔求1所述的方法，其中所述圖案化所錄一層包絲成所鄉(xiāng) 一層的多個圖案化的結(jié)構(gòu)，所^法進一步包括形成柵，其中所述形;W包括在所^一層的所述多個圖案化的結(jié)構(gòu)上形其中所述柵位于所述多個圖案化的結(jié)構(gòu)中的圖案化的結(jié)構(gòu)上。
10、 如;M'J^求9所述的方法，進一步包拾 在形成所述^H"料層^^前，部分^UW斤述多個圖案化的結(jié)構(gòu)。
11、 如庫5U'J要求9所述的方法，其中所述圖案化所^一層包 成所述 第一層的多個圖案化的結(jié)構(gòu)，所ii^法進一步包拾在所^一層的所述多個圖案化的結(jié)構(gòu)上形成電介質(zhì)材料層，其中所述柵 材料層形錄所述電介質(zhì)材料層上。
12、 如^，j要求9所述的方法，其中所述Wt為晶體管的控制柵，其中所 ^f一層的所述多個圖案化的結(jié)構(gòu)中位于所述柵下的圖案化的結(jié)構(gòu)被用作多個 電荷^#構(gòu)用于M離散的M器狀態(tài)。
13、 如擬i漆求1所述的方法，其中所述圖案化所^一層包括形成所迷 第一層的多個圖案化的結(jié)構(gòu)，所^法進一步包括形成電容器的第一電^電極，其中形成所錄一電^電極包括在所述 第 一層的所述多個圖案化的結(jié)構(gòu)中的圖案化的結(jié)構(gòu)上形成導(dǎo)電材料層；其中所述電 的第二電^11電極包括所錄一層的所述多個圖案化的結(jié) 構(gòu)中的圖案化的結(jié)構(gòu)。
14、 如;M，漆求13所述的方法，其中所述第一電M電極包M向位于所 述第二電容器電極的所i^一層的所述多個圖案化的結(jié)構(gòu)中的圖案化的結(jié)構(gòu)之間的導(dǎo)電祠^料。
15、 如^5U'J要求1所述的方法，其中所述圖案^^斤^一層包，成所述 第一層的多個圖案化的結(jié)構(gòu)，所i^法進一步包括在所^一層的所述多個圖案化的結(jié)構(gòu)上形成電介質(zhì)材料層，其中所述電 介質(zhì)材料層的材，向位于所^一層的所述多個圖案化的結(jié)構(gòu)中的圖案化的 結(jié)構(gòu)之間。
16、 如權(quán)利要求l所述的方法，其中所述多個納^MI具有半"W^料。
17、 如權(quán)矛J^求1所述的方法，其中所述多個納絲包括多個納米晶體。
18、 如 ']#求1所述的方法，其中所述圖案化所^一層包，成所述 第一層的多個圖案化的結(jié)構(gòu)，其中所it^一層的所述多個圖案化的結(jié)構(gòu)船匕物 理隔離。
19、 一種半將糾，包拾 控制#;電荷務(wù)賭區(qū)，其包括位于所述控制柵下的用于務(wù)賭離散的^^器狀態(tài)的多 個^隔開的電^N^t料的柱；以及位于所it控制柵與所述多個橫向隔開的^i之間的電介質(zhì)材料。
20、 如;M'J要求19所述的半#象降，其中所述多個橫向隔開的柱中的每一個都包括在具有第二導(dǎo)電類型的第二半"^^層上形成的具有第一導(dǎo)電類型的 第一^H^層。
21、 如 '漆求19所述的半科器件，其中所述控制 電荷務(wù)賭區(qū)位于 處于有源材料上的柵疊層中，其中所述^^11#進一步包拾形^所述有源材料中并JU目對于所述柵疊層^^設(shè)置的第-"^第二電流 端區(qū)域。
22、 一種電$^，包括第一電極，所錄一電極包括多個柱，所錄包括導(dǎo)電材料且被躺隔開； 位于所述第一電極上方的第二電極，所述第二電極包括鏡向位于所述多個 柱之間的導(dǎo)電材料；以及位于所述第一電旨所述第二電極之間的電介質(zhì)材料。
23、 如權(quán)利要求22所述的電$^,其中所錄一電旨所錄二電極位 于M電路的互連區(qū)域中的層間電介質(zhì)^Ji。
全文摘要
一種半導(dǎo)體器件(10)，其包括多個由導(dǎo)電材料(16)形成的柱(22)。所述柱通過使用多個納米晶體(20)作為硬掩模圖案化導(dǎo)電材料(16)而形成。所述導(dǎo)電材料的厚度決定了所述柱的高度。同樣，所述柱的寬度由納米晶體(20)的直徑?jīng)Q定。在一個實施例中，所述柱(22)由多晶硅形成并且用作具有良好電荷保持性和低電壓操作的非易失性存儲器單元(25)的電荷存儲區(qū)。在另一實施例中，所述柱由金屬形成并且用作金屬-絕緣體-金屬(MIM)電容器(50)的平板電極，該電容器具有增大的電容，而未增加集成電路表面積。
文檔編號H01L21/302GK101421827SQ200680036282
公開日2009年4月29日 申請日期2006年9月20日 優(yōu)先權(quán)日2005年10月6日
發(fā)明者L·馬修, R·A·勞, R·穆拉利德哈 申請人:飛思卡爾半導(dǎo)體公司