專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件及其制造方法。具體地，本發(fā)明涉及 一種有效地用于具有微處理芯片和存儲芯片的半導(dǎo)體器件及其組裝技 術(shù)。
背景技術(shù)：
現(xiàn)有技術(shù)(例如，參見日本專利申請公開第No.2005-19568號公 報，圖1)使用在上表面上安裝有半導(dǎo)體元件的第一布線襯底、利用 與第一布線襯底電連接的多個電極端子而層積在第一布線襯底上的第 二布線襯底、和設(shè)置在半導(dǎo)體元件周圍并且與形成在第一與第二布線 襯底上的地線層相連接的導(dǎo)體支持部件。
作為具有多個半導(dǎo)體芯片的半導(dǎo)體器件的例子，已知被稱為SIP (系統(tǒng)級封裝)的半導(dǎo)體器件，它包括安裝在布線襯底上的、具有算 術(shù)處理功能的半導(dǎo)體芯片(以下稱為"微計算機(jī)芯片")和具有存儲 電路的半導(dǎo)體芯片(以下稱為"存儲芯片")。
由于半導(dǎo)體器件功能變得更高，因此要求SIP的尺寸與厚度更加 減小。在SIP中，在多數(shù)情況下，安裝了多個存儲芯片，因而適用層 積結(jié)構(gòu)。例如，存儲芯片在布線襯底上被層積為多級，而且每一個都 通過引線鍵合與布線襯底相連接。
另一方面，作為微計算機(jī)芯片，由于其起到與存儲芯片的外部接 口的作用，優(yōu)選設(shè)置在與存儲芯片相比更靠近安裝襯底的位置上。
就此而言，在上述日本專利申請公開No.2005-19568號7>凈艮中>^
開了將多個存儲芯片層積于上部襯底上，并將微計算機(jī)芯片安裝于下 部襯底上，以減小半導(dǎo)體器件的尺寸的技術(shù)。
在SIP中，對一個微計算機(jī)芯片安裝多個存儲芯片，而且隨著近 年來系統(tǒng)速度的提高，對于存儲芯片使用了符合DDR(雙倍數(shù)據(jù)速率) 法的高速SDRAM (靜態(tài)隨機(jī)存儲器)。當(dāng)電路間同步時，DDR法利 用外部時鐘信號的前邊沿(leading edge )和后邊沿(trailing edge)。 作為處理操作，數(shù)據(jù)信號從微計算機(jī)芯片傳送到存儲芯片。如果信號 幾乎同時地、從存儲芯片返回微計算機(jī)芯片，則由此判斷處理已經(jīng)執(zhí) 行。因此，要求用于連接一個微計算機(jī)芯片與多個存儲芯片之間的導(dǎo) 線在長度上相等。
但是，在上述日本專利申請公開No.2005-19568號公報的結(jié)構(gòu)中， 凸起連接與導(dǎo)線連接在多個層積在上部襯底上的存儲元件與襯底的連 接中混用，因此，存在不能使導(dǎo)線在長度上相等的問題。
已經(jīng)提出了將多個半導(dǎo)體芯片嵌入襯底內(nèi)的結(jié)構(gòu)。在該結(jié)構(gòu)中， 由于村底的材料(樹脂)與半導(dǎo)體芯片的材料(硅)之間的熱膨脹系 數(shù)不同，襯底易于翹曲，因此難以利用焊料連接這種襯底。

發(fā)明內(nèi)容
本發(fā)明的目的在于，提供一種在包含微計算機(jī)芯片和多個存儲芯 片的半導(dǎo)體器件內(nèi)，使用于多個存儲芯片的布線的長度相等的技術(shù)。
本發(fā)明的另一個目的在于，提供一種允許利用焊料來連接嵌入有 多個存儲芯片的襯底的技術(shù)。
將使用下述描述與附圖對本發(fā)明的上述和其他目的以及新的特征 進(jìn)行說明。
下面是本發(fā)明的典型實施方式的概述。
本發(fā)明的一個方面提供了一種半導(dǎo)體器件，包括第一布線襯底、 安裝在第一布線村底上之微計算機(jī)芯片、設(shè)置在微計算機(jī)芯片上的第 二布線襯底、用于將第一和第二布線襯底相互連接的多個第一凸起電 極，其中，第二布線襯底包括第一和第二存儲芯片，第二存儲芯片設(shè) 置在第 一存儲芯片上，且第 一和第二存儲芯片與外部時鐘信號的前邊 沿和后邊沿同步地傳輸數(shù)據(jù)。
本發(fā)明的另一個方面提供一種半導(dǎo)體器件的制造方法，包括以下
步驟提供在其主表面上形成有多個第一鍵合引線的第一布線襯底； 并提供第二布線襯底，第二布線襯底包括第一存儲芯片和笫二存儲芯
片，該第一存儲芯片和第二存儲芯片都適合于與外部時鐘信號的前邊 沿和后邊沿同步地傳輸數(shù)據(jù)，第二存儲芯片設(shè)置在第一存儲芯片上。 本發(fā)明的又一個方面在于，提供一種半導(dǎo)體器件的制造方法，包括以 下步驟在第一布線襯底的主表面上安裝微計算機(jī)芯片；在第一布線
襯底的多個第一鍵合引線上施加焊料骨；將第一凸起電極連接到第二 布線襯底的多個第二鍵合引線上；將第一凸起電極和焊料奮相互連接， 以在第一布線襯底上安裝第二布線襯底。
以下是由本發(fā)明的典型實施方式而獲得的效果的簡要說明。 在具有微計算機(jī)芯片和多個高速存儲芯片的半導(dǎo)體器件中，可以 使存儲芯片的布線相等。
另外，通過在第一布線襯底的第一鍵合引線上使用焊料骨，能夠 將第一凸起電極與焊料骨相互連接，從而將第二布線襯底安裝在第一 布線襯底上，據(jù)此可以允許易于翹曲的第二布線襯底的焊料連接，并 可以在其中嵌入多個存儲芯片。這樣，栽有微計算機(jī)芯片并且不易翹 曲的第一布線襯底可以被設(shè)置為下部襯底，易于翹曲的第二布線襯底 可以通過第一凸起電極安裝在第一布線襯底上。


圖l是本發(fā)明的第一實施方式的半導(dǎo)體器件的結(jié)構(gòu)例的剖面示意圖。
圖2是圖1所示的半導(dǎo)體器件的等長布線結(jié)構(gòu)的部分結(jié)構(gòu)示意圖。 圖3是圖1的半導(dǎo)體器件結(jié)構(gòu)的平面圖，是將襯底一一展開的狀態(tài)。
圖4是第一實施方式的變化例的半導(dǎo)體器件的結(jié)構(gòu)的剖面示意圖。
圖5是圖1的半導(dǎo)體器件中的上部封裝的結(jié)構(gòu)的剖面示意圖。 圖6是圖1的半導(dǎo)體器件中的下部封裝的結(jié)構(gòu)的剖面示意圖。 圖7是圖4的半導(dǎo)體器件中的下部封裝的結(jié)構(gòu)的剖面示意圖。
圖8是第一實施方式的另一個變化例的半導(dǎo)體器件的結(jié)構(gòu)的剖面 示意圖。
圖9是第一實施方式的又一個變化例的半導(dǎo)體器件的結(jié)構(gòu)的剖面 示意圖。
圖10圖8的半導(dǎo)體器件結(jié)構(gòu)的平面圖，是將襯底一一展開的狀態(tài)。 圖11是第一實施方式的另一個變化例的半導(dǎo)體器件的結(jié)構(gòu)的剖 面示意圖。
圖12是第一實施方式的另一個變化例的半導(dǎo)體器件的結(jié)構(gòu)的剖 面示意圖。
圖13是組裝圖l的半導(dǎo)體器件時形成內(nèi)置芯片的方法的例子的局 部剖面圖。
圖14是在內(nèi)置芯片的形成方法中的另一個步驟的局部剖視圖。 圖15是在內(nèi)置芯片的形成方法中的另一個步驟的局部剖視圖。 圖16是在內(nèi)置芯片的形成方法中的另一個步驟的局部剖視圖。 圖17是在內(nèi)置芯片的形成方法中的另一個步驟的局部剖視圖。 圖18是在內(nèi)置芯片的形成方法中的另一個步驟的局部剖視圖。 圖19是組裝圖1的半導(dǎo)體器件時形成內(nèi)置芯片的方法的例子的局 部剖面圖。
圖20是在芯片嵌入方法中的另一個步驟的局部剖視圖。 圖21是在芯片嵌入方法中的另一個步驟的局部剖視圖。 圖22是芯片嵌入方法的變化例的局部剖視圖。 圖23是在圖22中的芯片嵌入方法中的另一個步驟的局部剖視圖。 圖24是另一個變化例的芯片嵌入方法的局部剖視圖。 圖25是在圖24中的芯片嵌入方法中的另一個步驟的局部剖視圖。 圖26是在圖25中的芯片嵌入方法中的另 一個步驟的局部剖視圖。 圖27是在組裝圖1中的半導(dǎo)體器件時，內(nèi)置芯片的層積方法的例
子的局部剖視圖。
圖28是在組裝圖1中的半導(dǎo)體器件時，層積了內(nèi)置芯片之后的襯
底結(jié)構(gòu)的例子的后視圖。
圖29是沿圖28的結(jié)構(gòu)例的A-A線截取的局部視圖。
圖30是在組裝圖1的半導(dǎo)體器件時，在第一凸起電極安裝之后的
結(jié)構(gòu)的局部剖視圖。
圖31是變化例的第一凸起電極安裝之后的局部剖視圖。
圖32是在安裝圖1的半導(dǎo)體器件時，在完成將襯底分割為單獨塊 和測試之后的結(jié)構(gòu)例的局部圖。
圖33是在組裝圖1的半導(dǎo)體器件時，在完成下部封裝的測試之后 的結(jié)構(gòu)例的局部剖視圖。
圖34是圖1的半導(dǎo)體器件的組裝完成之后的結(jié)構(gòu)例的局部剖視圖。
圖35是在組裝圖1的半導(dǎo)體器件時，形成受體焊料時的結(jié)構(gòu)例的 局部剖視圖。
圖36是變化例的下部封裝的測試完成之后的結(jié)構(gòu)的局部剖視圖。 圖37是另一個變化例的下部封裝的測試完成之后的結(jié)構(gòu)的局部 剖視圖。
圖38是根據(jù)另一個變化例的下部封裝的測試完全之后的結(jié)構(gòu)的 局部剖視圖。
圖39是在組裝另一個變化例的半導(dǎo)體器件時，第一凸起電極安裝 之后的結(jié)構(gòu)的局部剖視圖。
圖40是本發(fā)明的第二實施方式的半導(dǎo)體器件的結(jié)構(gòu)例的剖面示 意圖。
圖41是圖40的半導(dǎo)體器件的上部封裝的結(jié)構(gòu)的剖面圖。 圖42是圖41的上部封裝的襯底的內(nèi)部結(jié)構(gòu)例的局部剖視圖， 圖43是在透明狀態(tài)下、根據(jù)本發(fā)明的第三實施方式的結(jié)構(gòu)例的示 意平面圖。
圖44是圖43的半導(dǎo)體器件的剖面圖。
圖45是在透明狀態(tài)下的第三實施方式的變更的半導(dǎo)體器件的平 面示意圖。
圖46是圖45的半導(dǎo)體器件的剖面圖。
圖47是在透明狀態(tài)下的本發(fā)明的第三實施方式的另一個變更的 半導(dǎo)體器件的結(jié)構(gòu)的平面示意圖。
圖48是圖47的半導(dǎo)體器件的剖面圖。
具體實施例方式
在下述實施方式中，對于相同或相似的部分，除非必要，否則原 則上將省略其相關(guān)說明。
為了方便起見，下述每個實施方式將以分割為多個部分或?qū)嵤┓?式的方式進(jìn)行說明，但是、除非另外的說明，它們并非不相互關(guān)聯(lián)， 而是相互關(guān)聯(lián)的，以使其中的一個是另一個的變更、或另一個的全部 或部分的詳細(xì)說明或補(bǔ)充說明。
在下述實施方式中，當(dāng)引用元件的數(shù)量(包括數(shù)字、數(shù)值、數(shù)量和范圍)時，對于所引用的數(shù)量沒有限制；除非另有說明，并且除非 作為引用數(shù)量的限制是基本明顯的情況下，也可以使用所引用的數(shù)量 以上、以下的數(shù)量。
在下面將參照附圖，對本發(fā)明的實施方式進(jìn)行詳細(xì)說明。在為了 說明實施方式的所有附圖中，具有相同功能的部分，以同樣的附圖標(biāo) 記進(jìn)行描述，并省略其相關(guān)說明。
第一實施方式
圖l是本發(fā)明的第一實施方式的半導(dǎo)體器件的結(jié)構(gòu)例的剖面示意 圖；圖2是圖l所示的半導(dǎo)體器件的等長布線結(jié)構(gòu)的部分結(jié)構(gòu)示意圖； 圖3是圖1的半導(dǎo)體器件結(jié)構(gòu)的平面圖，是將襯底一一展開的狀態(tài)； 圖4是第一實施方式的變化例的半導(dǎo)體器件的結(jié)構(gòu)的剖面示意圖。圖 5是圖1的半導(dǎo)體器件中的上部封裝的結(jié)構(gòu)的剖面示意圖；圖6是圖1 的半導(dǎo)體器件中的下部封裝的結(jié)構(gòu)的剖面示意圖；圖7是圖4的半導(dǎo)體器件中的下部封裝的結(jié)構(gòu)的剖面示意圖；圖8是第一實施方式的另 一個變化例的半導(dǎo)體器件的結(jié)構(gòu)的剖面示意圖；圖9是第一實施方式 的又一個變化例的半導(dǎo)體器件的結(jié)構(gòu)的剖面示意圖。另外，圖10圖8 的半導(dǎo)體器件結(jié)構(gòu)的平面圖，是將襯底一一展開的狀態(tài)；圖ll是第一 實施方式的另一個變化例的半導(dǎo)體器件的結(jié)構(gòu)的剖面示意圖；而圖12 是笫一實施方式的另一個變化例的半導(dǎo)體器件的結(jié)構(gòu)的剖面示意圖。
圖1 圖3中示出的第一實施方式的半導(dǎo)體器件具有多個半導(dǎo)體芯 片，是具有包括多個半導(dǎo)體芯片的襯底的半導(dǎo)體封裝。在第一實施方 式中，將以SIP1作為半導(dǎo)體器件的一個例子進(jìn)行說明。
將對SIP1的結(jié)構(gòu)進(jìn)行說明。SIP1包括第一布線襯底4，第一 布線村底具有主表面(第一主表面)4a和與主表面4a相對的背表面 (第一背表面)4b;安裝在第一布線襯底4的主表面4a上的微計算機(jī) 芯片3;設(shè)置在微計算機(jī)芯片3上的第二布線襯底5，第二布線襯底5 具有主表面(第二主表面)5a和與主表面5a相對的背表面(第二背 表面)5b;和用于將第一和第二布線襯底4、 5相互電連接的多個第一 焊料凸起(第一凸起電極)34。另外，作為SIP l的外部端子的多個 第二焊料凸起(第二凸起電極)35在第一布線襯底4的背表面4b上 被配置為點陣狀。
也就是說，SIP 1的結(jié)構(gòu)是所謂的POP (封裝上封裝)結(jié)構(gòu)，包 括第一布線襯底4、安裝在第一布線襯底4上的微計算機(jī)芯片3、配置 在微計算機(jī)芯片3上的第二布線襯底5、用于將第一與第二布線襯底4、 5相互電連接的第一焊料凸起34、和在第一布線襯底4的背面4b上形 成的第二焊料凸起35，其中，具有第二布線襯底5的完整的封裝結(jié)構(gòu) 被安裝在具有第一布線襯底4的完整的封裝結(jié)構(gòu)上。
另外，第一存儲芯片2和第二存儲芯片6以層積狀態(tài)配置在第二 布線村底5的內(nèi)部；第一存儲芯片2的布線與第二存儲芯片6的布線 在第二布線襯底5內(nèi)相等。
下面詳細(xì)說明SIP1的結(jié)構(gòu)。第二布線襯底5通過第一焊料凸起 34安裝在第一布線襯底上；具有算術(shù)處理功能的微計算機(jī)3配置在第 一布線襯底4的主表面4a與第二布線襯底5的背表面5b之間的區(qū)域 上。如圖3所示，微計算機(jī)芯片3大致居中地配置在第一布線襯底4 上，并通過例如多個金凸起36倒裝片鍵合在形成于第一布線襯底4 的主表面4a上的多個第一鍵合引線4c中的、用于微計算機(jī)芯片3的 鍵合引線(未圖示)上。即，如圖l所示，微計算機(jī)芯片3以其主表 面3a朝下、背表面3b朝上的狀態(tài)被安裝。另外，倒裝片鍵合以填料 樹脂37填充，并由此被保護(hù)。通過利用Au凸起36來對微計算機(jī)芯 片3進(jìn)行倒裝片鍵合，可以適應(yīng)節(jié)距的變窄。
如圖3所示，用于連接第一和第二布線襯底4、 5的第一焊料凸起 34配置在微計算機(jī)芯片3的外側(cè)并圍繞微計算機(jī)芯片3。在圖1所示 的SIP1中，由于第一和第二布線襯底4、 5在平面方向上具有相同的
尺寸，因此，如圖3所示，第一焊料凸起34并排地配置在笫一和笫二 布線襯底4、 5的外圍邊緣部分。更具體地，第一焊料凸起34并排地 配置在安裝于第一布線襯底4的主表面4a上的微計算機(jī)芯片3的周 圍。
第二布線襯底5包括第一存儲芯片2和第二存儲芯片6，第一存 儲芯片2和第二存儲芯片6的每個具有存儲電路。如圖1所示，第二 存儲芯片6配置在第一存儲芯片2上。更具體地，第一和第二存儲芯 片2、 6內(nèi)嵌在第二布線襯底5中，以使第二存儲芯片6層積在第一存 儲芯片2上。第一和第二存儲芯片2、 6以這樣地方式層積它們的主 表面2a、 6a面向相同的方向，其背表面2b、 6b也如此。
這樣，在第一實施方式的SIP l中，如圖6所示，下側(cè)的結(jié)構(gòu)是 具有安裝在第一布線襯底4上的微計算機(jī)3的完整的封裝結(jié)構(gòu)；而如 圖5所示，上側(cè)的結(jié)構(gòu)是第一和第二存儲芯片2、 6包括在第二布線襯 底5中的完整的封裝結(jié)構(gòu)，而這兩個完整的封裝結(jié)構(gòu)的層積結(jié)構(gòu)(以 下，也稱為"on-pack結(jié)構(gòu)")則為SIP1的結(jié)構(gòu)。
這樣，與存儲芯片相關(guān)的測試和與微計算機(jī)芯片相關(guān)的測試可以
在每個完整封裝結(jié)構(gòu)中單獨進(jìn)行，據(jù)此，通過將良好的產(chǎn)品相互組合 和層積，在組裝SIP 1時可以提高成品率。
另外，由于與存儲芯片相關(guān)聯(lián)的封裝結(jié)構(gòu)和與微計算機(jī)芯片相關(guān) 聯(lián)的封裝結(jié)構(gòu)能夠任意地相互組合，所以能夠獲得大量的變更并因此 能夠?qū)崿F(xiàn)不同的結(jié)構(gòu)。這時，還能夠在測試之后在用戶一側(cè)選擇適當(dāng) 的組合。
安裝在配置于SIP l上側(cè)的笫二布線襯底6中的第一和第二存儲 芯片2、 6例如是雙倍數(shù)據(jù)率同步DRAM (雙倍數(shù)據(jù)率SDRAM)。 雙倍數(shù)據(jù)率同步DRAM是通過加強(qiáng)SDRAM的同步時序以使傳輸速 率達(dá)到2倍程度而獲得的，并且它能夠高速工作。它與外部時鐘信號 的前邊沿和后邊沿同步地傳輸數(shù)據(jù)。
這樣，在第一和第二存儲芯片2、 6中，既使用外部時鐘的前邊沿 也使用后邊沿，所以需要使用極短的定時。在第一實施方式中，在第 二布線襯底5的內(nèi)部，與第一存儲芯片2相連接的內(nèi)部布線5d的長度 和與第二存儲芯片6相連接的內(nèi)部布線5d相等。
更具體地，如圖2所示，在第二布線襯底5的內(nèi)部布線5d中，從 第一存儲芯片2的第一電極焊盤5c到對應(yīng)于第一電極焊盤2c的第二 布線襯底5的第二鍵合引線5c間的第一距離5e、與從第二存儲芯片6 的第二電極焊盤6c到對應(yīng)于第二電極焊盤6c的第二鍵合引線5c之間 的第二距離5f幾乎相等。
由于在第一和第二存儲芯片2、 6中內(nèi)部布線相等，因此能夠與外
部時鐘信號的前邊沿和后邊沿同步地傳輸數(shù)據(jù)。
關(guān)于使內(nèi)部導(dǎo)線5d在長度上相等，第一和第二距離5e、 5f的差 的允"i午范圍例如為土2mm內(nèi)，優(yōu)選在± lmm內(nèi)。
在SIP 1中，微計算機(jī)芯片3對系統(tǒng)的外部與安裝在系統(tǒng)內(nèi)部的 第一和第二存儲芯片2、 6之間的數(shù)據(jù)的輸入輸出進(jìn)行控制。即，在多 個存儲存儲芯片之間交換諸如地址、命令和時鐘之類的信息片。這樣， 如圖l所示，微計算機(jī)芯片3和第一與第二存儲芯片2、 6通過多個第 一鍵合引線4c、多個第一焊料凸起34和多個第二鍵合引線5c而相互 電連接起來。此時，與微計算機(jī)芯片3的多個金凸起34電連接的用于 微計算機(jī)芯片的鍵合引線、和與多個第一焊料凸起34電連接的多個第 一鍵合引線4c相互電連接。
在第一實施方式的SIP 1中，微計算機(jī)芯片3和存儲芯片分別配 置在下側(cè)與上側(cè)。
這是因為，第二布線襯底5具有兩個薄的第一和第二存儲芯片2、 6,并因此比內(nèi)部沒有安裝半導(dǎo)體芯片的第一布線襯底4更容易翹曲。 即，由于襯底與芯片之間的熱膨脹系數(shù)不同，故第二布線村底5比第 一布線襯底4更容易翹曲；因此，如果將第二布線襯底5配置在下側(cè)， 則不能保證第二布線襯底5的表面(主表面5a)的平坦，將要層積在 上側(cè)的第一布線襯底4易于發(fā)生安裝缺陷。但是，在組裝SIP1的過 程中，當(dāng)對第一與第二布線襯底4、 5相互進(jìn)行焊料連接時，如果焊料 骨46 (受體焊料)施加在第一布線襯底4的第一鍵合引線4c上(圖 35)、并與第一姅料凸起34相連接，則即使在第二布線襯底5翹曲時， 也可以使第一和第二布線襯底4、 5相互連接。這樣，由于稍微翹曲了 的第一布線襯底4配置在下側(cè)，因此在用戶一側(cè)可以有效地安裝SIP
另外，與存儲芯片相比，微計算機(jī)芯片3的管腳數(shù)量很大，并且 產(chǎn)生的熱量也更大。也就是說，在信號的發(fā)送和接收中，對于外部來 說微計算機(jī)芯片3是中介物，既具有大量的管腳，其發(fā)熱量也4艮大。 然而，通過將微計算機(jī)芯片3設(shè)置在第一布線襯底4上作為下側(cè)襯底， 熱量能夠從第二焊料凸起35逸出到安裝了 SIP1的安裝基板上。
這樣，在第一實施方式的SIP l中，如上所述，第一和第二存儲 芯片2、 6安裝在第二布線襯底5的內(nèi)部；第二存儲芯片6設(shè)置在第一 存儲芯片2上；第一和第二存儲芯片2、 6為高速存儲芯片，該高速存 儲芯片與外部時鐘信號的前邊沿和后邊沿同步地傳送數(shù)據(jù)。在具有這 種多個高速存儲器的第二布線襯底5中，這些存儲芯片(第一和第二 存儲芯片2、 6)的布線的長度可以相等。
另外，由于包含芯片并易于翹曲的第二布線襯底5設(shè)置在上側(cè)， 從微計算機(jī)3產(chǎn)生的熱量可以通過作為外部端子的第二焊料凸起35 釋放到安裝基板。
接下來，對第一實施方式的變化例進(jìn)行說明。在圖4中所示的變 化例的SIP 1中，半導(dǎo)體芯片層積在作為下部襯底的第一布線襯底4 上。層積在第一布線襯底4上的下部半導(dǎo)體芯片是被倒裝片鍵合的微 計算機(jī)芯片3。因此，微計算機(jī)芯片3通過第一布線襯底4的第一內(nèi) 部布線4e與第一焊料凸起34和第二焊料凸起35電連接。
在圖4所示的SIP l中，層積在第一布線襯底4上的上部半導(dǎo)體 芯片可以是微計算機(jī)芯片3或存儲芯片40。上部半導(dǎo)體芯片通過布線 38電連接到形成于第一布線襯底4的主表面4a上的端子4d上。由于 上部半導(dǎo)體芯片不需要像安裝在第二布線襯底5內(nèi)的第 一和第二存儲 芯片2、 6所要求的高速處理，因此，端子4d通過與第一內(nèi)部布線4e 分離的第二內(nèi)部布線4f連接到第二焊料凸起35上。下部的微計算機(jī) 芯片3、上部的存儲芯片40和布線38被密封體39樹脂密封。
在圖4的SIP 1中，下部結(jié)構(gòu)是如圖7所示的將微計算機(jī)芯片3 和存儲芯片40層積在笫一布線襯底4上的完整的封裝結(jié)構(gòu)，而上部結(jié) 構(gòu)是如圖5所示的將第一和第二存儲芯片2、 6安裝在第二布線襯底5 內(nèi)的完整的封裝結(jié)構(gòu)。SIP 1是具有兩個完整封裝結(jié)構(gòu)的層積結(jié)構(gòu) (on-pack結(jié)構(gòu))。
這樣，與存儲芯片相關(guān)的測試和與微計算機(jī)芯片相關(guān)的測試能夠 在獨立封裝下單獨進(jìn)行，并因而通過將良好的產(chǎn)品相互組合并層積，
能夠在組裝如圖4所示的SIP 1時提高成品率。
接下來，在如圖8所示的第一實施方式的另一個變化例的SIP 1 中，如圖IO所示，上部和下部襯底的尺寸不同。設(shè)置在下側(cè)的第一布 線襯底4比設(shè)置在上側(cè)的第二布線襯底5大得多。另外，如圖8所示， 第二布線村底5與從第二布線襯底5突出的第一布線襯底4的突出部 分被散熱板41所覆蓋，從而能夠提高SIP 1的散熱性能。散熱板41 通過黏合劑42固定到第一布線襯底4的主表面4a的外周邊緣部分。
在如圖9所示的根據(jù)第一實施方式的再一個變化例的SIP 1中， 散熱板41通過黏合劑42僅固定在從第二布線襯底5突出的第一布線 襯底4的突出部分上，從而能夠提高SIP1的散熱性能。
在如圖11所示的第一實施方式的又一個變化例的SIP 1中，第二 布線襯底5層積在第一布線襯底4上，第三布線襯底43通過第三焊料 凸起44層積在第二布線襯底5上。例如，微計算機(jī)芯片45作為下層 元件通過金凸起36倒裝片鍵合在第三布線襯底43上；存儲芯片40 層積在微計算機(jī)芯片45上，并通過布線38電連接到第三布線襯底43。 在第三布線襯底43上的微計算機(jī)芯片45、存儲芯片40和布線38被 密封體39樹脂密封。另外，散熱板41固定在密封體39的表面上。
如圖12所示，在本發(fā)明的又一個變化例的SIP1中，例如存儲芯 片40 (也可以是微計算機(jī)芯片45)安裝在其中嵌入了笫一存儲芯片2 和第二存儲芯片6的第二布線襯底5的主表面5a上。存儲芯片40通 過布線38與在第二布線襯底5的主表面5a上形成的端子5g電連接。 存儲芯片40不需要像安裝在第二布線襯底中的第一和第二存儲芯片 2、 6所要求的高速處理。因此，端子5g通過與內(nèi)部布線5d分離的其 他的內(nèi)部布線5h而與第一焊料凸起34相連接。另外，第一焊料凸起 34通過第一布線襯底4的第二內(nèi)部布線4h與第二焊料凸起35相連接。
在第二布線村底5的主表面5a上，存儲芯片40和導(dǎo)線38被密封 體39樹脂密封；散熱板41固定在密封體39的表面上，也固定在從第 二布線襯底5突出的第一布線襯底4的外周邊緣部分上。
這樣，如圖11和圖12分別所示的每個本變化例的SIP l是多層
on-pack結(jié)構(gòu)的封裝，且能夠獲得與圖l所示的SIP1相同的效果。另 外、由于它們攜帶大量的半導(dǎo)體芯片(包括存儲芯片40或微計算機(jī)芯 片45)，其性能能夠進(jìn)一步改善。
下面，對圖1所示的第一實施方式的SIP1的組裝進(jìn)行說明。 圖13 ~ 18是組裝圖1的半導(dǎo)體器件時形成內(nèi)置芯片的方法的例子 的局部剖面圖；圖19~21是組裝圖1的半導(dǎo)體器件時形成內(nèi)置芯片的 方法的例子的局部剖面圖；圖22~25是芯片嵌入方法的變化例的局部 剖視圖；圖26是在圖25中的芯片嵌入方法中的另一個步驟的局部剖 視圖；圖27是在組裝圖1中的半導(dǎo)體器件時，內(nèi)置芯片的層積方法的 例子的局部剖視圖；圖28是在組裝圖1中的半導(dǎo)體器件時，層積了內(nèi) 置芯片之后的襯底結(jié)構(gòu)的例子的后視圖；圖29是沿圖28的結(jié)構(gòu)例的 A-A線截取的局部視圖。圖30是在組裝圖l的半導(dǎo)體器件時，在第一 凸起電極安裝之后的結(jié)構(gòu)的局部剖視圖；圖31是變化例的笫一凸起電 極安裝之后的局部剖視圖；圖32是在安裝圖1的半導(dǎo)體器件時，在完 成將襯底分割為單獨塊和測試之后的結(jié)構(gòu)例的局部圖；圖33是在組裝 圖l的半導(dǎo)體器件時，在完成下部封裝的測試之后的結(jié)構(gòu)例的局部剖 視圖。
另外，圖34是圖1的半導(dǎo)體器件的組裝完成之后的結(jié)構(gòu)例的局部 剖視圖；圖35是在組裝圖l的半導(dǎo)體器件時，形成受體焊料時的結(jié)構(gòu) 例的局部剖視圖；圖36 38分別是變化例的下部封裝的測試完成之后 的結(jié)構(gòu)的局部剖視圖；圖39是在組裝另一個變化例的半導(dǎo)體器件時， 第一凸起電極安裝之后的結(jié)構(gòu)的局部剖視圖。
首先，如圖13所示，對具有形成于Si基底7上的器件層8并具 有形成于器件層8上的第一電極焊盤2c和鈍化膜10的器件，進(jìn)行探 針測試，并切斷熔絲9以提供高質(zhì)量的器件。
這之后，如圖14所示，在第一電極焊盤2c和鈍化膜IO上形成種 子層12作為電極層。
然后，如圖15所示，在該種子層12上形成抗蝕劑膜13，然后以 規(guī)定形狀去除在第一電極焊盤2c上的抗蝕劑膜13，然后在第一電極 焊盤2c上的種子層12上形成Cu電極14。
之后，如圖16所示，去除位于Cu電極14周圍的抗蝕劑膜和晶
粒膜12，以完成在第一電極焊盤2c上的Cu電極14。該Cu電極14 可以用除了濺射法以外的方法形成。
然后，如圖17所示，通過拋光Si基底的背表面形成薄膜器件33。
然后，通過切成單獨的小塊而形成圖18所示的第一存儲芯片2。
然后，如圖19所示，設(shè)置矩陣型的第一基礎(chǔ)襯底15，并在第一 基礎(chǔ)村底15上形成樹脂層17和作為凹陷部分的空腔16。
然后，將所形成的如圖18所示的第一存儲芯片2設(shè)置于在第一基 礎(chǔ)襯底15上形成的空腔16內(nèi)，并用芯片接合材料18固定。
然后，如圖20所示，在空腔16內(nèi)，將諸如環(huán)氧樹脂等的絕緣材 料19施加在第一存儲芯片2上，在第一存儲芯片2的每個第一電極焊 盤2c的Cu電極14上面的部分是開口的。
然后，利用激光，在樹脂層17的規(guī)定部分中形成通孔。然后，如 圖21所示，通過鍍敷在通孔內(nèi)壁上形成通孔布線23，并將填充材料 22填充在通孔內(nèi)。另外，形成作為連接到Cu電極14的布線圖案的導(dǎo) 體圖案20、和用于連接導(dǎo)體圖案20與通孔布線23之間的通孔焊盤24。 此時，通孔焊盤24被導(dǎo)體圖案20所覆蓋。
如圖22和23的變化例所示，可以采用以下結(jié)構(gòu)在將芯片安裝 到第一基礎(chǔ)襯底15上之后，芯片周圍的部分被例如聚酯膠片 (prepreg)之類的絕緣材料19所覆蓋。在用絕緣材料19覆蓋之后， 第一電極焊盤2c上的Cu電極14上方的部分可以被開口。之后，形 成通孔焊盤24和覆蓋通孔焊盤24并連接Cu電極14的導(dǎo)體圖案20。
如圖24和25的變化例所述，可以采用利用了圖19所示的空腔結(jié) 構(gòu)的結(jié)構(gòu)，其中在樹脂層17上不設(shè)置絕緣材料、例如環(huán)氧樹脂。即， 絕緣材料19單獨填充在空腔16內(nèi)。
然后，如圖26所示，在導(dǎo)體圖案20上形成絕緣層11，如聚酯膠 片(prepreg)層，并在通孔焊盤24上形成焊盤26。
然后，如圖27所示，設(shè)置第二基礎(chǔ)襯底21。第二基礎(chǔ)襯底21與 樹脂層17 (包括第一基礎(chǔ)襯底15)的厚度大致相等。在第二基礎(chǔ)襯底 21的規(guī)定位置形成通孔布線23、以及通孔焊盤24和連接到通孔23 上的中繼圖案25。
然后，如圖28和29所示，將其中嵌入了第二存儲芯片6的樹脂
層17 (包括第一基礎(chǔ)襯底15 )設(shè)置在第二基礎(chǔ)襯底21的表面?zhèn)龋涣?外，將其中嵌入了第一存儲芯片2的樹脂層17(包括笫一基礎(chǔ)襯底15) 設(shè)置在第二基礎(chǔ)襯底21的背面?zhèn)龋⑶覍⒌诙A(chǔ)襯底21和設(shè)置在 該襯底的表面與背面的樹脂層用熱壓接合在一起。此時，樹脂層17 和第二基礎(chǔ)襯底21接合在一起，以使在第二基礎(chǔ)襯底21的表面和背 面上的第二存儲芯片6和第一存儲芯片2面向相同的方向。
其結(jié)果，第二存儲芯片6和第一存儲芯片2以第二基礎(chǔ)襯底21 插在它們之間的插入狀態(tài)而層積起來，下部和上部存儲芯片的布線長 度相等。如圖29所示，分別與第二存儲芯片6與第一存儲芯片2相連 接的導(dǎo)體圖案20通過通孔布線23與部分A處的中繼圖案25相連接， 從而使布線的長度相等(圖29中的黑色布線對應(yīng)于等長的布線)。
然后，在襯底的表面和背表面形成抗蝕劑膜27。
如此，獲得了層積并嵌入了第一和第二存儲芯片2、 6、而且布線 為等長的完整的封裝結(jié)構(gòu)。
然后，如圖30所示，第一焊料凸起34與在完整的封裝結(jié)構(gòu)(第 二布線村底5)的背表面5b上的焊盤26 (第二鍵合引線5c)相連接。
在如圖31所示的變化例中，第一焊料凸起34與完整的封裝結(jié)構(gòu) (第二布線村底5)的焊盤26 (第二鍵合引線5c)相連接，以便在將 第二布線襯底5連接到第一布線襯底4上時，第一和第二存儲芯片2、 6的器件表面朝上。即，第一焊料凸起34連接到形成在完整的封裝結(jié) 構(gòu)(第二布線襯底5 )的主表面5a上的焊盤26 (第二鍵合引線5c ) 上，因此，即使襯底翹曲，也可以改善其安裝性能，并可以提高其散 熱性能。
然后，如圖32所示，將襯底切割以形成第二布線襯底5，并進(jìn)行 完整封裝結(jié)構(gòu)(存儲器層積封裝)的存儲器測試。
然后，如圖33所示，提供了第一布線村底4 (完整封裝結(jié)構(gòu))， 其上利用倒裝片鍵合安裝有微計算機(jī)芯片3和與其相連的笫二焊料凸 起35，并對該第一布線襯底4進(jìn)行了測試。
然后，如圖34所示，通過第一焊料凸起34將作為上部襯底的具 有第二布線村底5的完整封裝結(jié)構(gòu)與作為下部襯底的具有第二布線襯 底4的完整封裝結(jié)構(gòu)相互連接，以完成SIP1的組裝。
在將第一和第二布線襯底4、 5相互連接時，在施加熱和負(fù)重下， 將第二布線襯底5安裝在第一布線襯底4上。如圖35所示，優(yōu)選地， 可以預(yù)先把受體焊料施加在笫一布線襯底4的第一鍵合引線4c上，并 在受體焊料和與第二布線襯底5相連的第一焊料凸起34之間建立連 接。即，優(yōu)選地，預(yù)先將作為受體焊料的焊料骨46施加到形成于第一 布線襯底4的主表面4a上的第一鍵合引線4c上，并且施加熱和負(fù)重， 以將第一焊料凸起34和焊料骨46相互連接，從而將笫二布線襯底5 連接到第一布線襯底4上。
其原因如下。由于薄的第一和第二存儲芯片2、 6層積地嵌入第二 布線襯底5中，因此，作為上部襯底的第二布線襯底5易于翹曲。因 而，如果將焊料骨46 (受體焊料)預(yù)先施加到作為下部襯底的第一布 線襯底4的第一鍵合引線4c上，利用加熱和負(fù)重來安裝第二布線襯底 5，就能夠吸收作為上部襯底的第二布線襯底5的翹曲，并在將作為上 部襯底的第二布線襯底5與作為下部襯底的第一布線村底4相互連接 時，實現(xiàn)焊接連接。當(dāng)從第二布線襯底5解除加熱和負(fù)重時，它再次 翹曲；但是這時第一和第二布線襯底4、 5之間的連接因焊料的固化而 完成，因此不必?fù)?dān)心產(chǎn)生有缺陷的連接。
也可以僅僅施加熱和負(fù)重而不將焊料骨46施加到第一布線襯底4 上。但是，更優(yōu)選的是，預(yù)先將作為受體焊料的烊料骨46施加到第一 布線襯底4上，據(jù)此可以以更確實的方式安裝其中安裝有芯片且易于 翹曲的第二布線襯底5。
即，通過采用受體焊料技術(shù)，可以將具有多個芯片并易于翹曲的 第二布線襯底5設(shè)置在上側(cè)并利用焊料來安裝。其結(jié)果，可以將包括 安裝在其上的微計算機(jī)芯片3、且難于翹曲的第一布線襯底4設(shè)置在 下側(cè)，而可以通過第一焊料凸起34將易于翹曲的第二布線襯底5安裝 在第一布線襯底4上，據(jù)此可以在用戶側(cè)實現(xiàn)第二布線襯底5的安裝。
接下來，說明示出變化例的圖36。此時，作為在第一布線襯底4 上層積微計算機(jī)3和存儲芯片40的結(jié)果，密封這些芯片的密封體39 的高度有可能變大。因此，可以采用另一個封裝通過第一焊料凸起34 層積在密封體39周圍的所謂POP (封裝上封裝)結(jié)構(gòu)。這樣，通過 間隔村底28來進(jìn)行測試以將第一布線襯底4上第一鍵合引線4c牽引
到高于密封體39的上部表面的位置。在該測試結(jié)束后，可以通過去除 間隔襯底28，使其恢復(fù)到第一布線襯底的原來的結(jié)構(gòu)。
根據(jù)圖38所示的另一個變化例，關(guān)于層積在笫一布線襯底4上的 微計算機(jī)芯片3和存儲芯片40，當(dāng)利用布線38將作為上部芯片的存 儲芯片40與襯底相互連接時，在間隔襯底28的空腔內(nèi)部形成臺階部 分28a，并利用將布線38連接到臺階部分28a的電極來進(jìn)行測試。利 用臺階部分28a，即使在倒裝片鍵合的微計算機(jī)芯片3與第一布線襯 底4之間注入了填料樹脂，在第一布線襯底4上通過布線38電連接到 存儲芯片40上的鍵合引線也難以被填料樹脂所覆蓋。
根據(jù)圖39的又一個變化例，當(dāng)將第一和第二存儲芯片2、 6層積 并嵌入第二布線襯底5中時，二者是相互面對地層積的。即，兩個芯 片是以在第一存儲芯片2的背表面2b與第二存儲芯片6的背表面6b 相互面對的狀態(tài)層積的。在此結(jié)構(gòu)中，通過利用通孔布線23將兩個芯 片連接到中繼圖案25上，可以使連線的長度相等。
第二實施方式
圖40是本發(fā)明的第二實施方式的半導(dǎo)體器件的結(jié)構(gòu)例的剖面示 意圖。圖41是圖40的半導(dǎo)體器件的上部封裝的結(jié)構(gòu)的剖面圖。圖42 是圖41的上部封裝的襯底的內(nèi)部結(jié)構(gòu)例的局部剖視圖。
在圖40的第二實施方式的S1P 31中，安裝在第二布線襯底5的 半導(dǎo)體芯片分別包含通孔2d、 6d和30c，通過嵌入在通孔:id、 6d和 30c中的導(dǎo)體29制成長度相等的布線。
更具體地，如圖41所示，第一存儲芯片2、第二存儲芯片6和笫 三存儲芯片30層積地嵌入第二布線襯底5中，并且該結(jié)構(gòu)能夠提供完 整的封裝結(jié)構(gòu)并進(jìn)行存儲器測試。這些芯片以主表面2a、 6a、 30a分 別面向相同的方向的狀態(tài)而層積，同樣它們的背面也分別面向相同的 方向；而芯片通過嵌入在通孔2d、 6d和30c中的導(dǎo)體29而相互電連 接。
圖42示出包含具有只將第一和第二存儲芯片2、 6層積并嵌入其 中的第二布線村底5的完整封裝結(jié)構(gòu)的細(xì)節(jié)。在該完整封裝結(jié)構(gòu)中， 由于芯片^f艮薄，因此能夠通過導(dǎo)體29提供相等長度的連線。其結(jié)果，
能夠獲得與第一實施方式的SIP1相同的效果。
第三實施方式
圖43是在透明狀態(tài)下、根據(jù)本發(fā)明的第三實施方式的結(jié)構(gòu)例的示 意平面圖。圖44是圖43的半導(dǎo)體器件的剖面圖；圖45~48是在透明 狀態(tài)下的本發(fā)明的第三實施方式的半導(dǎo)體器件的結(jié)構(gòu)的平面示意圖和 剖面示意圖。
在第三實施方式的半導(dǎo)體器件(SIP 32)中，當(dāng)將第二布線襯底 5安裝到第一布線襯底4上時，微計算機(jī)芯片3和第二布線村底5以 水平(平面)關(guān)系安裝。在圖43、 45和47所示的SIP 32中，表示了 在透明狀態(tài)下從上面觀察時的內(nèi)部結(jié)構(gòu)。
圖43和44示出了以下結(jié)構(gòu)其中層積并嵌入有笫一和第二存儲 芯片2、 6的第二布線襯底5通過第一焊料凸起34而被安裝在微計算 機(jī)3的一旁，該微計算機(jī)3通過金凸起36倒裝片鍵合在第一布線襯底 4上。多個第二焊料凸起35設(shè)置在第一布線襯底4的背表面一側(cè)。
在圖45和46所示的SIP 32中，微計算機(jī)芯片3通過金凸起36 倒裝片鍵合在第一布線襯底4上；并且例如存儲芯片40層積在微計算 機(jī)芯片3上。同樣在此情況下，具有層積并嵌入其中的第一和第二存 儲芯片2、 6的第二布線襯底5通過第一烀料凸起34安裝在微計算機(jī) 芯片3的旁邊。另外，多個第二焊料凸起35設(shè)置在第一布線襯底4 的背面。
在圖47和48所示的SIP 32中，散熱板41設(shè)置在層積于圖45中 所示的SIP32的微計算機(jī)芯片3上的存儲芯片40上。除了散熱板41 以外，其他結(jié)構(gòu)與圖45的SIP32相同。
同樣在圖43 48中，在安裝在第一布線襯底4上、且其中安裝有 芯片的第二布線襯底5中，多個半導(dǎo)體芯片的布線可以相等。因此， 能夠獲得與第一實施方式相同的效果。
雖然本發(fā)明已經(jīng)結(jié)合上述實施方式進(jìn)行了詳細(xì)說明，但是不言而 喻，本發(fā)明并不限于上述實施方式，可以在不脫離本發(fā)明的要旨的范 圍內(nèi)進(jìn)行各種變更。
例如，雖然在上述第一到第三實施方式中，將兩個或三個半導(dǎo)體
芯片層積地安裝在作為上部襯底的第二布線襯底5內(nèi)，但是層積在第 二布線襯底中的半導(dǎo)體芯片的數(shù)量并不特別限制在不少于2個的范圍 內(nèi)。
另外，在微計算機(jī)芯片3的倒裝片鍵合中所使用的凸起并不限于 金凸起，還可以使用焊料凸起。在微計算機(jī)芯片3和包含存儲芯片(第 一和第二存儲芯片2、 6)的第二布線襯底5如圖43 48所示那樣相互 水平地安裝的情況下，二者可以都安裝在第一布線襯底4上并每次進(jìn) 行回流工序。因此，與使用Au凸起的情況相比，可以簡化安裝工序。
本發(fā)明適用于具有微計算機(jī)芯片與存儲芯片的電子裝置。
權(quán)利要求
1.一種半導(dǎo)體器件，包括具有第一主表面和與所述第一主表面相對的第一背表面的第一布線襯底；安裝在所述第一布線襯底的所述第一主表面上的微計算機(jī)芯片；具有第二主表面和與所述第二主表面相對的第二背表面的第二布線襯底，所述第二布線襯底設(shè)置在所述微計算機(jī)芯片上；用于將第一布線襯底和第二布線襯底相互電連接的多個第一凸起電極；和設(shè)置在所述第一布線襯底的所述第一背表面上的多個第二凸起電極，其中，所述第二布線襯底包括第一和第二存儲芯片，所述第二存儲芯片設(shè)置在所述第一存儲芯片上，所述第一和第二存儲芯片與外部時鐘信號的前邊沿與后邊沿同步地傳輸數(shù)據(jù)。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，在所述第一布線 襯底的所述主表面和/或所述第二布線襯底的所述主表面上設(shè)有散熱 板。
3. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述微計算機(jī)芯 片倒裝片鍵合在所述第一布線襯底上。
4. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，安裝在所述第一 布線襯底上的所述微計算機(jī)芯片的數(shù)量為多個。
5. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一凸起電 極設(shè)置在形成于所述第一布線襯底的所述第一主表面上的多個第一鍵 合引線與形成于所述第二布線襯底的所述第二背表面上的多個第二鍵 合引線之間。
6. 根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其中，所述微計算機(jī)芯 片通過所述第一鍵合引線、所述第一凸起電極和所述第二鍵合引線與 所述第一和第二存儲芯片電連接。
7. 根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其中，從所述笫一存儲 芯片的第一電極焊盤到與所述第 一電極焊盤相對應(yīng)的所述第二布線襯 底的所述第二鍵合引線的第一距離、與從所述第二存儲芯片的第二電 極焊盤到與所述第二電極焊盤相對應(yīng)的所述第二鍵合引線的第二距離 互相相等。
8. 根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其中，所述第一距離與 所述第二距離之間距離的允許范圍在土2mm內(nèi)，優(yōu)選在土lmm內(nèi)。
9. 一種半導(dǎo)體器件，包括具有主表面和與所述主表面相對的背表面的第一布線襯底； 安裝在所述第一布線襯底的所述主表面上的微計算機(jī)芯片； 具有主表面和與所述主表面相對的背表面的第二布線襯底，所述第二布線襯底設(shè)置在所述微計算機(jī)芯片上；用于將所述第一布線襯底與所述第二布線襯底相互電連接的多個第一凸起電極；和設(shè)置在所述第一布線村底的所述背表面上的多個第二凸起電極， 其中，所述第二布線襯底包括第一存儲芯片和第二存儲芯片，所述笫一和第二存儲芯片分別具有對于各自的主表面和背表面所開的通 孔，所述第 一和第二存儲芯片通過分別嵌入到所述通孔中的導(dǎo)體而相互電連接，所述第一和第二存儲芯片與外部時鐘信號的前邊沿與后邊 沿同步地傳輸數(shù)據(jù)。
10. 根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其中，所述第一布線村 底的所述主表面和/或所述第二布線襯底的所述主表面上設(shè)有散熱板。
11. 根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其中，所述微計算機(jī)芯 片倒裝片鍵合在所述第一布線襯底上。
12. 根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其中，所述第一凸起電 極設(shè)置在形成于所述第一布線襯底的第一主表面上的多個第一鍵合引 線與形成于所述第二布線襯底的第二背表面上的多個第二鍵合引線之 間。
13. 根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，其中，所述微計算機(jī) 芯片通過所述第一鍵合引線、所述第一凸起電極和所述第二鍵合引線 與所述第一和第二存儲芯片電連接。
14. 根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，其中，從所述第一存 儲芯片的第一電極焊盤到與所述第一電極焊盤相對應(yīng)的所述第二布線 襯底的所述第二鍵合引線的第一距離、與從所述第二存儲芯片的第二 電極焊盤到與所述第二電極焊盤相對應(yīng)的所述第二鍵合引線的第二距 離相等。
15. —種半導(dǎo)體器件的制造方法，包括以下步驟 提供具有主表面和與所述主表面相對的背被面、和具有形成在所述主表面上的多個第一鍵合引線的第一布線襯底；通過具有主表面和與所述主表面相對的背表面的第二布線村底， 所述第二布線襯底包括第一存儲芯片和第二存儲芯片，所述第一存儲 芯片和第二存儲芯片均適于與外部時鐘信號的前邊沿與后邊沿同步地傳輸數(shù)據(jù)，所述第二存儲芯片由在所述背表面上形成的多個第二鍵合 引線設(shè)置在所述第 一存儲芯片上；將所述微計算機(jī)芯片安裝到所述第 一布線襯底的所述主表面上；在形成于所述第一布線襯底的所述主表面上的所述第一鍵合引線 上施加焊料奮；將所述第一凸起電極連接到形成于所述第二布線襯底的所述背表 面上的所述笫二鍵合引線；將所述第一凸起電極與所述焊料骨相互連接，以將所述第二布線 襯底安裝到所述第 一布線襯底上。
16. 根據(jù)權(quán)利要求15所述的方法，其中，在施加熱和負(fù)重下， 將所述第二布線襯底安裝到所述第 一布線襯底上。
17. 根據(jù)權(quán)利要求15所述的方法，其中，從所述第一存儲芯片 的第 一 電極焊盤到與所述第 一 電極焊盤相對應(yīng)的所述第二布線村底的 所述第二鍵合引線的第一距離、與從所述第二存儲芯片的第二電極焊 盤到與所述第二電極焊盤相對應(yīng)的所述第二鍵合引線的第二距離相 等。
全文摘要
本發(fā)明公開了一種包含微計算機(jī)芯片和多個高速存儲芯片、而且能夠使存儲芯片的布線長度相等的半導(dǎo)體器件。半導(dǎo)體器件包括第一布線襯底、安裝在第一布線襯底上的微計算機(jī)芯片、設(shè)置在微計算機(jī)芯片上的第二布線襯底、用于將第一和第二布線襯底相互連接的多個第一焊料凸起、和作為形成于布線襯底背表面上的外部端子的多個第二焊料凸起。作為高速存儲芯片的第一存儲芯片和第二存儲芯片層積在第二布線襯底內(nèi)，第一存儲芯片的導(dǎo)線與第二存儲芯片的導(dǎo)線的長度在第二布線襯底內(nèi)相等，具有第二布線襯底的完整封裝結(jié)構(gòu)安裝在具有第一布線襯底的完整封裝結(jié)構(gòu)上。
文檔編號H01L21/60GK101101909SQ200710110130
公開日2008年1月9日 申請日期2007年6月18日 優(yōu)先權(quán)日2006年7月4日
發(fā)明者內(nèi)藤孝洋, 秋葉俊彥 申請人:株式會社瑞薩科技