專利名稱：半導體器件的金屬線及其制造方法
技術領域：
本發(fā)明一般涉及半導體器件，更具體涉及半導體器件的金屬線及其 制造方法，其可以用于快閃存儲器件的位線形成過程。
背景技術：
隨著快閃存儲器集成的逐漸增加，器件的尺寸也減小。近年來， 由于位線的節(jié)距非常小，因此位線之間的快閃存儲器負載電容非常高。 具體地，在節(jié)距小于單元的節(jié)距的頁面緩沖器中，位線之間的負載電 容非常高。因此，由于相鄰位線之間的干擾，發(fā)生單元電流以及運行 速度的降低.而且，由于位線的節(jié)距降低，會發(fā)生相鄰位線粘附在一 起的位線橋連現象。

發(fā)明內容
因此，本發(fā)明解決上述問題，并且公開一種半導體器件的金屬線及 其制造方法，其中偶數位線和奇數位線形成在不同層上，以便在偶數位 線和奇數位線之間產生階梯并且增加偶數位線和奇數位線之間的距離， 從而減少位線之間的負載電容并防止位線間橋連。
在本發(fā)明的一個方面，提供了一種半導體器件的金屬線，包括形 成在半導體襯底上并通過第一絕緣層彼此絕緣的接觸塞；形成在第一絕 緣層中并連接屬于奇數組和偶數組之一的接觸塞的第 一接觸塞的多個第
一溝槽；形成在第一溝槽內并連接第一接觸塞的第一金屬線；形成在第
一金屬線和第一絕緣層上的多個第二溝槽，所述多個第二溝槽包括連接
屬于奇數組和偶數組中另一個的接觸塞的笫二接觸塞的第二絕緣層；以 及形成在第二溝槽內并連接第4觸塞的笫二金屬線。
接觸塞可以包括NAND快閃存儲器件的漏極接觸塞并且可以排列成
線。
第一金屬線可以包括NAND快閃存儲器件的奇數位線，而第二金屬 線可以包括偶數位線。作為替代方案，第一金屬位線可以包括偶數位線， 而第二金屬線可以包括奇數位線。
第一金屬線和第二金屬線可以連接多個頁面緩沖器。 第一接觸塞的高度和第一金屬線的高度總和可以和第二接觸塞的高 度相同。
在本發(fā)明的另一個方面，提供了一種半導體器件的金屬線，包括 在半導體襯底上形成并通過第一絕緣層彼此絕緣的接觸塞；在第一絕緣
層中形成并連接屬于奇數組和偶數組中之一的接觸塞的第 一接觸塞的多 個第一金屬線；在屬于接觸塞的奇數組和偶數組中另一個的第二接觸塞 上形成的多個導電層；在第一金屬線和導電層之間的第一絕緣層上形成 的第二絕緣層，以及在第二絕緣層上形成并電連接導電層的多個第二金 屬線。
導電層可以從第一接觸塞上延伸至第一絕緣層上并且具有寬于第一 接觸塞的寬度。
在本發(fā)明的又一實施方案中，提供了一種形成半導體器件的金屬線 的方法，包括提供其中形成有通過第一絕緣層絕緣的接觸塞的半導體 村底，在第一絕緣層中形成連接屬于奇數組和偶數組之一的接觸塞的第 一接觸塞的第一溝槽，在第一溝槽內形成第一金屬線，在包括第一金屬 線的第 一絕緣層上形成第二絕緣層，在第二絕緣層中形成第二溝槽使得 屬于奇數組和偶數組中另一個的接觸塞的第二接觸塞故暴露，以及在第 二溝槽中形成第二金屬線。
在本發(fā)明的又一實施方案中，提供了一種形成半導體器件的金屬線 的方法，包括提供其中形成有通過第一絕緣層絕緣的接觸塞的半導體 襯底；在屬于奇數組和偶數組中之一的接觸塞的第一接觸塞上形成導電 層，和在第一絕緣層上形成連接屬于奇數組和偶數組中另一個的第二接 觸塞的第一金屬線；在導電層和第一金屬線之間的笫一絕緣層上形成第 二絕緣層；以及在第二絕緣層上形成連接導電層的第二金屬線。


圖1A至圖1F表示圖解說明根據本發(fā)明實施方案的快閃存儲器件的
制造方法的截面圖2是根據本發(fā)明另一實施方案的快閃存儲器件的平面圖3A是沿圖2的線A-A'獲得的快閃存儲器件的截面圖3B是沿圖2的線B-B'獲得的快閃存儲器件的截面圖3C是沿圖2的線C-C，獲得的快閃存儲器件的截面圖；以及
圖4A至圖4D是示出在圖2的單元區(qū)域內形成快閃存儲器件的位線
的方法的截面圖.
具體實施例方式
現在，將參照附圖描述根據本發(fā)明的具體實施方案。
圖1A至圖1F是示出根據本發(fā)明一實施方案的快閃存儲器件的 制造方法的截面透視參照圖1A，在半導體襯底101上形成半導體元件、隔離層103 和快閃存儲單元105。每一快閃存儲單元105包括隨道絕緣層105a、 浮動柵105b、介電層105c、控制柵105d和硬掩模105e。在NAND 快閃存儲器件中，存儲單元陣列具有其中順序形成有漏極選擇晶體 管、多個快閃存儲單元105和源極選擇晶體管的串結構。選擇晶體 管可以具有與快閃存儲單元105相同的結構，但與快閃存儲單元不 同之處在于，浮動柵和控制柵電連接。結區(qū)107j形成在快閃存儲單 元105之間的半導體襯底101中。漏極107d和源極(未示出)形成 在串結構的兩側。漏極107d成為漏極選擇晶體管的漏極。
在其中形成有上述半導體元件的半導體襯底101上形成第一絕 緣層109。第一絕緣層109可以由氧化物層例如高密度等離子體 (HDP)氧化物層形成。接觸孔在第一絕緣層109的特定區(qū)域中形 成。導電層形成在第一絕緣層109上，以填充接觸孔。蝕刻導電層， 以使其保留在接觸孔內，從而形成接觸塞lll。導電層的蝕刻過程可 以通過化學機械拋光(CMP)工藝或回蝕工藝來實施。接觸塞111 可以成為NAND快閃存儲器件中的漏極接觸塞。
在上文中，在形成漏極接觸塞111之前，可以在NAND快閃存 儲器件中形成源極接觸塞。這種技術在NAND快閃存儲器件中已經 已知，因此將不再詳細描述。
參照圖1B，在后續(xù)過程中形成位線。根據排列順序，位線可以 分為奇數位線和偶數位線。蝕刻其中將形成奇數位線的區(qū)域的接觸 塞111和第一絕緣層109，以形成第一溝槽113。每一第一溝槽113 的深度決定在后續(xù)過程中將形成的奇數位線的高度。因此，當形成 厚奇數位線時，第一溝槽113較深地形成，并且當形成薄奇數位線 時，第一溝槽113較淺地形成。在上面的過程中，接觸塞lll和第一
在形成第二i槽U3^蝕刻ili中，可以使用光刻膠圖案(未示 出)作為蝕刻掩模，在所述光刻膠圖案中限定將形成奇數位線的區(qū) 域。同時，為了形成第一溝槽113，必須蝕刻接觸塞lll和第一絕緣 層109。因此，通過在其中接觸塞111和第一絕緣層109可以分別或 同時被蝕刻的蝕刻條件下實施蝕刻過程來形成第一溝槽113?？刂莆g 刻選擇性的技術在本領域已經是已知的，因此將不再詳細描述。
上面已經描述了一起蝕刻接觸塞111和第一絕緣層109。然而， 將形成奇數位線的區(qū)域的第一絕緣層109可以被蝕刻，以形成第一 溝槽113。在這種情況下，雖然第一絕緣層109被蝕刻，但如果該第 一溝槽113被導電材料填充，則導電材料會與接觸塞111接觸。因此， 可以獲得與在蝕刻接觸塞111時相同的效果或結果。
參照圖1C，導電層形成在第一絕緣層109上，以填充第一溝槽 113。蝕刻導電層，以使該導電層保留在第一溝槽113內。因此，在 第一溝槽113中形成第一金屬線115(在下文中，稱作"奇數位線")。 導電層的蝕刻過程可以通過CMP工藝或回蝕工藝來實施。
參照圖1D，第二絕緣層117形成在其中形成有奇數位線115的 半導體村底101上。第二絕緣層117由氧化物層或氮化物層形成， 并且可以由具有小于氧化物層或氮化物層的介電常數的材料形成。
參照圖1E，蝕刻其中將形成偶數位線的區(qū)域的第二絕緣層117,
以形成第二溝槽119。不同于其中形成第一溝槽的情況，第二溝槽 119可以通過蝕刻第二絕緣層117形成。第二溝槽119的深度決定在 后續(xù)過程中將形成的偶數位線的高度。因此，當形成厚偶數位線時， 較深地形成第二溝槽119，而當形成薄偶數位線時，較淺地形成第二 溝槽119。
參照圖1F，導電層形成在第二絕緣層117上，4吏得第二溝槽119 被填充。蝕刻導電層，以使其保留在第二溝槽119內。因此，第二 金屬線121 (在下文中，稱作"偶數位線")形成在第二溝槽119中。 導電層的蝕刻過程可以通過CMP工藝或回蝕工藝來實施。
用于奇數位線的導電層和用于偶數位線的導電層可以通過使用 相同的材料來形成，例如鎢、銅、鋁、鈦或鉑?；蛘撸糜谄鏀滴?線和偶數位線的導電層可以由上述材料中不同的材料形成。而且， 奇數位線和偶數位線的位置可以轉換。即，偶數位線可以在第一溝 槽中形成，而奇數位線可以在第二溝槽中形成。
如上所述，通過在奇數位線和偶數位線之間形成階梯，可以減 少位線之間的負載電容。換句話說，假定下位線的高度為h，下位線 之間的距離為c，下位線和上位線之間的距離為a，，以及當不存在臺 階時位線之間的距離為a，建立以下方程。
方程]_
<formula>formula see original document page 9</formula>如方程l，隨著位線之間的距離a，增加，位線之間的電容可以降 低。而且，隨著距離增加，位線之間橋連的發(fā)生可以被最小化。
下面將描述根據本發(fā)明另一個實施方案制造快閃存儲器件的金 屬線的方法。
圖2是根據本發(fā)明另一個實施方案的快閃存儲器件的平面圖。 圖3A是沿圖2的線A-A'獲得的快閃存儲器件的截面圖。圖3B是沿 圖2的線B-B'獲得的快閃存儲器件的截面圖。圖3C是沿圖2的線 C-C'獲得的快閃存儲器件的截面圖。
參照圖2，多個位線排列在具有單元區(qū)域和頁面緩沖區(qū)域的半導
體襯底201上。根據排列順序，位線可以分為位于奇數位置的奇數 位線和位于偶數位置的偶數位線。
參照圖2和圖3A，奇數位線包括導電層213a (在下文中，稱作 "第一下位線")和第二金屬線217 (在下文中，稱作"上位線")。 第一下位線213a連接單元區(qū)域中的漏核^接觸塞211a并在一個方向 (頁面緩沖器方向)延長。然而，第一下位線213a并不延伸到頁面 緩沖區(qū)域。上位線217形成在不同于第一下位線213a的層的層上并 連接第一下位線213a和頁面緩沖區(qū)域的導電層213b。
第一下位線213a通過在半導體襯底201上形成的第一絕緣層 209而與單元區(qū)的半導體襯底201絕緣，并且通過在第一絕緣層209 中形成的接觸塞211a而電連接在單元區(qū)中形成的底層結構(例如， 漏極)。同時，接觸塞211b在頁面緩沖區(qū)域的第一絕緣層209內形 成。使用與第一下位線213a相同的材料形成的導電層213b形成在 接觸塞211b及其相鄰的第一絕緣層209上。上位線217連接導電層 213b和第一下位線213a,由此電連接單元區(qū)的快閃存儲單元和頁面 緩沖器。
參照圖2和圖3B,位于偶數位置的偶數位線形成在與第一下位 線(參照圖3A的213a)相同的平面上，并且包括電連接單元區(qū)的 存儲單元和頁緩沖器的第一金屬線213c (在下文中，稱作"第二下 位線")。
第二下位線213c通過第一絕緣層209與半導體襯底201絕緣。 第二下位線213c通過在第一絕緣層209內形成的接觸塞211c電連接 在在單元區(qū)中形成底層結構(例如，漏極)，并且還通過在第一絕緣 層209內形成的接觸塞211d電連接在頁面緩沖區(qū)域中形成底層結
構o
此外，第二絕緣層(參照圖3A的215)形成在其中未形成有第 一和第二下位線213a和213c以及導電層213b的第一層間絕緣層 209上。第二絕緣層215可以由氧化物層或氮化物層形成。
根據上面構造的本發(fā)明，相鄰位線不是在相同的平面上形成，
而是在不同的平面上形成。因此，可以延伸位線之間的距離，尤其 是具有較小節(jié)距的頁面緩沖區(qū)域中位線之間的距離。
參照圖3C,假定在相同的平面上形成有位線的現有技術中，位 線之間的距離為"a"，第二下位線213c的高度為h，本發(fā)明的半導 體器件中位線之間的距離"a，"為a， = V(""2)。因此，a， = V(""2) 大于"a",因此位線之間的距離延長。
上述構造的半導體器件的制造方法如下。
圖4A至圖4D是示出在圖2的單元區(qū)域中形成快閃存儲器件的 位線的方法的截面透視圖。
參照圖4A，在半導體襯底201上形成半導體元件例如隔離層203 和快閃存儲單元205。在快閃存儲單元205之間的半導體襯底201 中形成結區(qū)域207j 。在串結構的兩端形成漏極207d和源^L(未示出)。 漏極207d成為漏極選擇晶體管的漏極。第一絕緣層209形成在其中 形成有半導體元件的半導體襯底201上。以與參照圖1A所描述的相 同的方式來實施該制造方法。
參照圖2和圖4B,導電材料層形成在包括接觸塞211a至211c 的第一絕緣層209上，然后圖案化。因此，連接漏極接觸塞211c的 偶數位線213c在偶數位線區(qū)域中形成。偶數位線213c延伸到頁面 緩沖區(qū)域，并連接在頁面緩沖區(qū)域中形成的接觸塞211b。偶數位線 213c還通過接觸塞211b電連接頁面緩沖器。此外，部分導電層保留 在奇數位線區(qū)，使得形成連接漏極接觸塞211a的下位線213a。下位 線213a在單元區(qū)中形成，并且向頁面緩沖區(qū)域延伸，其方式使得下 位線213a的寬度寬于漏極接觸塞211a的寬度。
參照圖4C，第二絕緣層215填充在偶數位線213c和下位線213a 之間。第二絕緣層215形成在半導體襯底201上，使得偶數位線213c 和下位線213a被完全覆蓋。實施CMP工藝直到偶數位線213c和下 位線213a被暴露，以使第二絕緣層215保留在偶數位線213c和下 位線213a之間。第二絕緣層215可以由氧化物層或氮化物層形成， 并且可以由介電常數低于氧化物層或氮化物層的材料形成。
參照圖3A和圖4D，導電層217形成在包括下位線213a的第二 絕緣層215上，然后圖案化。圖案化導電層217，以4吏其延伸直到頁 面緩沖區(qū)域，并且連接頁面緩沖區(qū)域的導電層213b，該導電層213b 沒有連接偶數位線。因此，形成包括下位線213a和導電層217的奇 數位線。
在上述的實施方案中，已經描述了其中奇數位線包括下位線 213a和導電層217以及偶lt位線213c由單層形成的實例。然而，應 該注意，奇數位線可以由單層形成，并且偶數位線可以包括下位線 213a和導電層217。
此外，已經用實例描述了其中形成快閃存儲器件的位線的情況。 然而，應該注意，由于金屬線被密集地形成，因此上述過程也可以 用于在金屬線之間具有窄間隙的半導體器件的制造過程。在這種情 況下，位線相當于普通金屬線。
如上所述，本發(fā)明可以具有以下優(yōu)點。
第一，由于偶數位線和奇數位線形成在不同層上，因此在偶數 位線和奇數位線之間產生階梯。因此，可以增加偶數位線和奇數位 線之間的間隙，可以降低位線之間的負載電容，并且可以防止位線 之間的橋連。
第二，由于防止了偶數位線和奇數位線之間的相互干擾，因此
可以防止單元電流和運行速度的降低。
第三，由于不必形成金屬層，因此可以減少工藝步驟的數目。 雖然已參照具體實施方案進行了前述描述，但應該理解，在不
背離本發(fā)明和所附權利要求的精神和范圍的情況下，本領域普通技
術人員可以對本發(fā)明進行各種變化和修改。
權利要求
1.一種半導體器件的金屬線，包括接觸塞，所述接觸塞在半導體襯底上形成并通過第一絕緣層彼此絕緣；多個第一溝槽，所述多個第一溝槽在所述第一絕緣層中形成并連接屬于所述接觸塞的奇數組和偶數組之一的第一接觸塞；第一金屬線，所述第一金屬線在所述第一溝槽內形成并連接所述第一接觸塞；多個第二溝槽，所述多個第二溝槽在所述第一金屬線和所述第一絕緣層上形成并且包括連接屬于所述接觸塞的所述奇數組和偶數組中另一個的第二接觸塞的第二絕緣層；和第二金屬線，所述第二金屬線在所述第二溝槽內形成并連接所述第二接觸塞。
2. 根據權利要求1的金屬線，其中所述接觸塞包括NAND快閃存儲器 件的漏極接觸塞并且被排列成線。
3. 根據權利要求1的金屬線，其中所述第一金屬線包括NAND快閃存 儲器件的奇數位線并且所述第二金屬線包括偶數位線，或者所述第一 金屬線包括所述偶數位線并且所述第二金屬線包括所述奇數位線。
4. 根據權利要求l的金屬線，其中所述第一金屬線和所述第二金屬線 連接多個頁面緩沖器。
5. 根據權利要求l的金屬線，其中所述第一接觸塞的高度和所述第一 金屬線的高度的總和與所述第二接觸塞的高度相同。
6. —種半導體器件的金屬線，包括接觸塞，所述接觸塞在半導體襯底上形成并通過第一絕緣層彼 此絕緣；多個第一金屬線，所述多個第一金屬線在所述第一絕緣層中形 成并連接屬于所述接觸塞的奇數組和偶數組之一的第 一接觸塞；多個導電層，所述多個導電層在屬于所述接觸塞的所述奇數組 和偶數組中另 一個的第二接觸塞上形成；第二絕緣層，所述第二絕緣層形成在所述第一金屬線和所述導 電層之間的所述第一絕緣層上；和多個第二金屬線，所述多個第二金屬線在所述第二絕緣層上形成 并電連接所述導電層。
7. 根據權利要求6的金屬線，其中所述接觸塞包括NAND快閃存儲器 件的漏極接觸塞并且被排列成線。
8. 根據權利要求6的金屬線，其中所述第一金屬線包括NAND快閃存 儲器件的奇數位線并且所述第二金屬線包括偶數位線，或者所述第一 金屬線包括所述偶數位線并且所述第二金屬線包括所述奇數位線。
9. 根據權利要求6的金屬線，其中所述第一金屬線和所述第二金屬線 連接多個頁面緩沖器。
10. 根據權利要求6的金屬線，其中所述導電層從所述第一接觸塞上 延伸至所述第一絕緣層上并且具有寬于所述第一接觸塞的寬度。
11. 一種形成半導體器件的金屬線的方法，包括提供半導體襯底，在所述半導體襯底中形成有通過第 一絕緣層 絕緣的接觸塞；在所述第一絕緣層中形成連接屬于所述接觸塞的奇數組和偶 數組之一的第一接觸塞的第一溝槽；在所述第一溝槽內形成第一金屬線；在包括所述第 一金屬線的所述第 一絕緣層上形成第二絕緣層； 在所述第二絕緣層中形成第二溝槽，以暴露屬于所述接觸塞的 所述奇數組和所述偶數組中另一個的第二接觸塞；和 在所述第二溝槽中形成笫二金屬線。
12. 根據權利要求ll的方法，其中所述接觸塞包括NAND快閃存儲器 件的漏極接觸塞并且被排列成線。
13. 根據權利要求ll的方法，其中所述第一金屬線包括NAND快閃存 儲器件的奇數位線并且所述第二金屬線包括偶數位線，或者所述第一 金屬線包括所述偶數位線并且所述第二金屬線包括所述奇數位線。
14. 根據權利要求ll的方法，其中所述笫一接觸塞的高度和所述第一 金屬線的高度的總和與所述第二接觸塞的高度相同.
15. 根據權利要求ll的方法，其中所述多個快閃存儲單元形成在所述 半導體襯底中。
16. —種形成半導體器件的金屬線的方法，包括提供半導體襯底，在所述半導體襯底中形成有通過第 一絕緣層 絕緣的接觸塞；在所述第一絕緣層上，在屬于所述接觸塞的奇數組和偶數組之 一的第一接觸塞上形成導電層，和形成連接屬于所述奇數組和所述偶 數組中另一個的第二接觸塞的第一金屬線；在所述導電層和所述第一金屬線之間的所述第一絕緣層上形 成第二絕緣層；和在所述第二絕緣層上形成連接所述導電層的第二金屬線。
17.根據權利要求16的方法，其中所述接觸塞包括NAND快閃存儲器 件的漏極接觸塞并且被排列成線。
18. 根據權利要求16的方法，其中所述第 一金屬線包括NAND快閃存 儲器件的奇數位線并且所述第二金屬線包括偶數位線，或者所述第一 金屬線包括所述偶數位線并且所述第二金屬線包括所述奇數位線。
19. 根據權利要求16的方法，其中所述導電層從所述第一接觸塞上延 伸至所述第 一絕緣層上并且具有寬于所述第 一接觸塞的寬度。
20. 根據權利要求16的方法，其中多個快閃存儲單元形成在所述半導 體襯底中。
全文摘要
一種半導體器件的金屬線，包括接觸塞、多個第一溝槽、第一金屬線、多個第二溝槽以及第二金屬線。所述接觸塞形成在半導體襯底上并通過第一絕緣層彼此絕緣。多個第一溝槽形成在第一絕緣層中并連接接觸塞的第一接觸塞。第一金屬線形成在第一溝槽內并連接第一接觸塞。多個第二溝槽形成在第一金屬線和第一絕緣層上，并且包括連接接觸塞的第二接觸塞的第二絕緣層。第二金屬線形成在第二溝槽內并連接第二接觸塞。
文檔編號H01L21/70GK101101904SQ20071012841
公開日2008年1月9日 申請日期2007年7月5日 優(yōu)先權日2006年7月5日
發(fā)明者李東奐, 洪韺玉 申請人:海力士半導體有限公司