專(zhuān)利名稱(chēng)：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及 一 種包括具有異質(zhì)半導(dǎo)體區(qū)的開(kāi)關(guān)結(jié)構(gòu)的半導(dǎo) 體器件，該異質(zhì)半導(dǎo)體區(qū)異質(zhì)鄰接到半導(dǎo)體襯底。
背景技術(shù)：
曰本特開(kāi)2003-3 18398 >開(kāi)了 一種具有這樣的開(kāi)關(guān)結(jié)構(gòu)的 半導(dǎo)體器件，其中，N—型多晶硅區(qū)被形成并且鄰接到半導(dǎo)體襯 底的主表面。該半導(dǎo)體襯底具有其上形成有N-型碳化硅外延區(qū) 的N+型碳化硅襯底。在該開(kāi)關(guān)結(jié)構(gòu)中，N-型碳化硅外延區(qū)和N— 型多晶硅區(qū)〗皮此異質(zhì)鄰4妾。此外，4冊(cè)電相j皮形成為經(jīng)由4冊(cè)極絕 緣膜鄰接到N—型碳化硅外延區(qū)和N-型多晶硅區(qū)的異質(zhì)結(jié)。N-型 多晶硅區(qū)連接到源電極。此外，漏電極被形成在N+型碳化硅襯 底的其他表面上。
當(dāng)源電才及接地，并且對(duì)漏電極施加預(yù)定正電位時(shí)，通過(guò)控 制柵電極的電位，具有上述開(kāi)關(guān)結(jié)構(gòu)的這樣的半導(dǎo)體器件用作 開(kāi)關(guān)。即，當(dāng)柵電極接地時(shí)，對(duì)N—型多晶硅區(qū)和N—型碳化硅外 延區(qū)的異質(zhì)結(jié)施加反向偏置，使得漏電極和源電極之間無(wú)電流 流動(dòng)。然而，當(dāng)對(duì)4冊(cè)電才及施加預(yù)定正電壓時(shí)，對(duì)N—型多晶石圭區(qū) 和N-型碳化珪外延區(qū)的異質(zhì)結(jié)界面施加?xùn)艠O電場(chǎng)。由于由柵極 氧化膜界面的異質(zhì)結(jié)所限定的能量勢(shì)壘的厚度減小，因此電流 可以在漏電極和源電極之間流動(dòng)。具有以上開(kāi)關(guān)結(jié)構(gòu)的半導(dǎo)體 器件使用異質(zhì)結(jié)作為截?cái)嗪蛯?dǎo)通電流的控制通道。因此，異質(zhì) 勢(shì)壘的厚度用作該通道的長(zhǎng)度，可以獲得具有低阻抗的傳導(dǎo)率。

發(fā)明內(nèi)容
在此教導(dǎo)半導(dǎo)體器件的實(shí)施例。 一個(gè)這樣的實(shí)施例包括: 半導(dǎo)體襯底，由第一半導(dǎo)體材料形成；異質(zhì)半導(dǎo)體區(qū)，由帶隙 寬度與所述第一半導(dǎo)體材料的帶隙寬度不同的第二半導(dǎo)體材料 形成，所述異質(zhì)半導(dǎo)體區(qū)與所述半導(dǎo)體襯底異質(zhì)鄰接；柵極絕 緣膜，鄰接到所述半導(dǎo)體襯底和所述異質(zhì)半導(dǎo)體區(qū)的異質(zhì)結(jié)； 柵電極，鄰接到所述柵極絕緣膜；源電極，連接到所述異質(zhì)半 導(dǎo)體區(qū)的源極4姿觸部分；以及漏電極，連4妄到所述半導(dǎo)體襯底。 其中，多個(gè)開(kāi)關(guān)元件包括布置在所述半導(dǎo)體芯片的最外部處的 第一開(kāi)關(guān)元件和布置在所述半導(dǎo)體芯片的里面部分處的第二開(kāi) 關(guān)元件。所述第一開(kāi)關(guān)元件包括以下機(jī)制當(dāng)開(kāi)關(guān)元件導(dǎo)通電 流時(shí)，在所述第 一 開(kāi)關(guān)元件處流動(dòng)的電流變得小于在所述第二 開(kāi)關(guān)元件處流動(dòng)的電流。


在此參照附圖進(jìn)行描述，其中，在所有附圖中，相同的附 圖標(biāo)記表示相似的部分，其中
圖l是根據(jù)本發(fā)明的第一實(shí)施例所構(gòu)建的半導(dǎo)體器件的橫 截面視圖2示出形成有圖l所示的半導(dǎo)體器件的半導(dǎo)體芯片； 圖3A-3B是用于制造圖l所示的半導(dǎo)體器件的方法的橫截 面視圖4A-4B是圖3B之后的方法的橫截面視圖； 圖5是圖4B之后的方法的橫截面視圖； 圖6是圖5之后的方法的橫截面視圖7是根據(jù)本發(fā)明的第二實(shí)施例所構(gòu)建的半導(dǎo)體器件的橫 截面視圖8A-8B是用于制造圖7所示的半導(dǎo)體器件的方法的橫截
面視圖9是圖8B之后的方法的橫截面視圖； 圖10是圖9之后的方法的橫截面視圖11是根據(jù)本發(fā)明的第三實(shí)施例所構(gòu)建的半導(dǎo)體器件的橫
截面 一見(jiàn)圖12A-12B是用于制造圖ll所示的半導(dǎo)體器件的方法的橫 截面視圖13是圖12B之后的方法的才黃截面—見(jiàn)圖；以及 圖14是圖13之后的方法的橫截面視圖。
具體實(shí)施例方式
為了獲得布置了上述傳統(tǒng)開(kāi)關(guān)結(jié)構(gòu)的、具有預(yù)定尺寸的半 導(dǎo)體芯片，例如，在由眾多開(kāi)關(guān)結(jié)構(gòu)組成的有源區(qū)部分的外側(cè) 形成用于維持耐壓性的耐壓結(jié)構(gòu)部分。鄰接到該耐壓結(jié)構(gòu)部分 的開(kāi)關(guān)結(jié)構(gòu)位于與有源區(qū)部分的最外側(cè)相對(duì)應(yīng)的最外部處?？?慮到導(dǎo)通時(shí)各開(kāi)關(guān)結(jié)構(gòu)的電流路徑，當(dāng)電流在N-型碳化硅外延 區(qū)或N+型石友化硅襯底中流動(dòng)時(shí)，電流也在位于有源區(qū)部分的外 側(cè)的、沒(méi)有形成開(kāi)關(guān)結(jié)構(gòu)的部分處流動(dòng)。因此，與在其他部分 處形成的開(kāi)關(guān)結(jié)構(gòu)相比，電流更易在最外部處形成的開(kāi)關(guān)結(jié)構(gòu) 中流動(dòng)。
當(dāng)將傳統(tǒng)開(kāi)關(guān)結(jié)構(gòu)簡(jiǎn)單布置在半導(dǎo)體芯片上時(shí)，在最外部 處形成的開(kāi)關(guān)結(jié)構(gòu)的電流密度變得高于在其他部分處形成的開(kāi) 關(guān)結(jié)構(gòu)的電流密度。換而言之，電流集中在最外部處形成的開(kāi) 關(guān)結(jié)構(gòu)中，并且，即使當(dāng)在正常狀態(tài)下使用該半導(dǎo)體芯片時(shí)， 與其他部分的開(kāi)關(guān)結(jié)構(gòu)相比，最外部開(kāi)關(guān)結(jié)構(gòu)會(huì)更迅速地劣化。 從而，可靠性降低。
當(dāng)使用由上述傳統(tǒng)開(kāi)關(guān)結(jié)構(gòu)形成的半導(dǎo)體芯片時(shí)，例如，
當(dāng)從截?cái)酄顟B(tài)切換到導(dǎo)通狀態(tài)時(shí)的瞬態(tài)響應(yīng)時(shí)，在L負(fù)載電路. 中在導(dǎo)通狀態(tài)下可能會(huì)產(chǎn)生過(guò)電流或過(guò)電壓。當(dāng)從導(dǎo)通狀態(tài)切 換到截?cái)酄顟B(tài)時(shí)的瞬態(tài)響應(yīng)時(shí)，也可能產(chǎn)生過(guò)電流或過(guò)電壓。 因此，該半導(dǎo)體芯片應(yīng)該具有用于耐受過(guò)電流和過(guò)電壓的短路 負(fù)載耐量、雪崩耐量和損壞耐量。但是，如上所述，由于在最 夕卜部處形成的開(kāi)關(guān)結(jié)構(gòu)的電流密度變得高于在其他部分處形成 的開(kāi)關(guān)結(jié)構(gòu)的電流密度，因此電流集中到在最外部處形成的開(kāi) 關(guān)結(jié)構(gòu)中。因此，在改善損壞耐量方面也存在限制。
因此，本發(fā)明人已經(jīng)發(fā)現(xiàn)對(duì)通過(guò)減輕在最外部處形成的開(kāi) 關(guān)結(jié)構(gòu)中的電流集中而具有優(yōu)良的長(zhǎng)期可靠性和耐損壞性的半 導(dǎo)體器件的需求。
以下參考圖l至圖14來(lái)說(shuō)明根據(jù)在此教導(dǎo)的實(shí)施例所構(gòu)建
的半導(dǎo)體器件。
參考圖1至圖6來(lái)說(shuō)明在此教導(dǎo)的半導(dǎo)體器件的第一實(shí)施例。
圖l是根據(jù)第一實(shí)施例所構(gòu)建的半導(dǎo)體器件的橫截面視圖。
圖2示出形成有圖1所示的半導(dǎo)體器件的半導(dǎo)體芯片100。如圖2 所示，根據(jù)第 一 實(shí)施例所構(gòu)建的半導(dǎo)體器件被形成在具有預(yù)定 尺寸的半導(dǎo)體芯片IOO的A-A，部分中。
如圖l所示，該半導(dǎo)體器件包括有源區(qū)部分和在該有源區(qū)部 分的外圍處形成的耐壓部分。該有源區(qū)部分被形成為具有最外 部開(kāi)關(guān)結(jié)構(gòu)和重復(fù)開(kāi)關(guān)結(jié)構(gòu)。最外部開(kāi)關(guān)結(jié)構(gòu)是在有源區(qū)部分 的最外部處形成的并且與耐壓結(jié)構(gòu)鄰接的第 一 開(kāi)關(guān)結(jié)構(gòu)。在重 復(fù)開(kāi)關(guān)結(jié)構(gòu)中，如線A，至A所示，從半導(dǎo)體芯片IOO的中心向最 外部開(kāi)關(guān)結(jié)構(gòu)重復(fù)地形成基本單元。
在圖l所示的第一實(shí)施例的半導(dǎo)體器件中，形成了 3個(gè)基本 單元?；締卧ㄓ砂雽?dǎo)體襯底限定的村底區(qū)l和漂移區(qū)2。
襯底區(qū)l由多型為4H的N型高密度(下文中，N+型)碳化硅形成。 由N型低密度(下文中，N-型)碳化硅形成的W型漂移區(qū)2被形 成在襯底區(qū)l的表面上。
基本單元還包括在漂移區(qū)2與村底區(qū)l相對(duì)的表面的預(yù)定區(qū) 域上形成的異質(zhì)半導(dǎo)體區(qū)3。柵極絕緣膜4被形成在漂移區(qū)2沒(méi)有 被異質(zhì)半導(dǎo)體區(qū)3覆蓋的表面，以及異質(zhì)半導(dǎo)體區(qū)3的部分表面 和至少一個(gè)側(cè)表面上，乂人而鄰4妻到漂移區(qū)2和異質(zhì)半導(dǎo)體區(qū)3的 異質(zhì)結(jié)。柵電極5被形成為鄰接到柵極絕緣膜4。源電極6直接連 接到異質(zhì)半導(dǎo)體區(qū)3的表面的源極接觸部分，該源扨^妻觸部分是 沒(méi)有被柵極絕緣膜覆蓋的表面。漏電極7以低電阻抗歐姆連接到 襯底區(qū)l與漂移區(qū)相對(duì)的表面。最后，層間電介質(zhì)8使柵電極5 與源電極6絕緣。
在此，基本單元的異質(zhì)半導(dǎo)體區(qū)3由帶隙寬度與漂移區(qū)2的 帶隙寬度不同的N型多晶硅形成，并且與漂移區(qū)2異質(zhì)鄰接。因 此，在漂移區(qū)2和異質(zhì)半導(dǎo)體區(qū)3的異質(zhì)結(jié)界面上形成能量勢(shì)壘。 柵極絕緣膜4由氧化硅膜形成。異質(zhì)半導(dǎo)體區(qū)3的源極接觸部分 是異質(zhì)半導(dǎo)體區(qū)3直接連接到源電極6的部分。異質(zhì)半導(dǎo)體區(qū)3 鄰接到柵極絕緣膜4的部分被稱(chēng)為漂移區(qū)2和異質(zhì)半導(dǎo)體區(qū)3的 異質(zhì)結(jié)界面的異質(zhì)結(jié)驅(qū)動(dòng)端。
最外部開(kāi)關(guān)結(jié)構(gòu)具有與基本單元的結(jié)構(gòu)幾乎相同的結(jié)構(gòu)。 最外部開(kāi)關(guān)結(jié)構(gòu)和基本單元之間的不同僅在于，在漂移區(qū)2的部 分表面上形成由P+型多晶硅構(gòu)成的最外圍異質(zhì)半導(dǎo)體區(qū)9，來(lái)代 替異質(zhì)半導(dǎo)體區(qū)3。最外圍異質(zhì)半導(dǎo)體區(qū)9由于它的雜質(zhì)傳導(dǎo)類(lèi) 型或雜質(zhì)濃度而不同于異質(zhì)半導(dǎo)體區(qū)3。但是，結(jié)構(gòu)的橫截面形 狀彼此相同。另外，最外圍異質(zhì)半導(dǎo)體區(qū)9和異質(zhì)半導(dǎo)體區(qū)3在 半導(dǎo)體芯片10 0的橫截面結(jié)構(gòu)中具有對(duì)稱(chēng)性。
如以下將說(shuō)明的，在最外部開(kāi)關(guān)結(jié)構(gòu)中流動(dòng)的電流小于在
基本單元中流動(dòng)的電流。在最外部開(kāi)關(guān)結(jié)構(gòu)中，最外圍異質(zhì)半 導(dǎo)體區(qū)9的源極接觸部分是直接連接到源電極6的部分。另外，
在漂移區(qū)2和最外圍異質(zhì)半導(dǎo)體區(qū)9的異質(zhì)結(jié)界面中，接觸柵極 絕緣膜4的部分被稱(chēng)為最外圍異質(zhì)半導(dǎo)體區(qū)9的異質(zhì)結(jié)驅(qū)動(dòng)端。
接著，參考圖3至圖6來(lái)說(shuō)明用于制造第一實(shí)施例的半導(dǎo)體 器件的方法，所述圖3至圖6是用于制造圖l所示的半導(dǎo)體器件的 方法的橫截面浮見(jiàn)圖。首先，如圖3A所示，通過(guò)N-型漂移區(qū)2的 外延生長(zhǎng)，在N+型襯底區(qū)1上形成N型碳化硅半導(dǎo)體襯底。接著， 通過(guò)例如LP-CVD工藝，在N型碳化硅半導(dǎo)體襯底上形成作為異 質(zhì)半導(dǎo)體層的多晶硅層19。此后，如圖3B所示，通過(guò)例如光刻， 在多晶硅層19上形成預(yù)定掩模材料12。然后，通過(guò)利用例如離 子注入工藝，在多晶硅層19中除用于形成最外圍異質(zhì)半導(dǎo)體區(qū)9 的部分之外的部分中注入諸如磷和砷的雜質(zhì)，來(lái)形成作為第二 雜質(zhì)注入?yún)^(qū)的N型雜質(zhì)注入?yún)^(qū)13 。
如圖4A所示，在去除掩模材料12之后，通過(guò)例如光刻，在 多晶硅層19上再次形成預(yù)定掩模材料14。然后，通過(guò)利用例如 離子注入工藝，在用于形成最外圍異質(zhì)半導(dǎo)體區(qū)9的部分的多晶 硅層19中注入諸如硼的雜質(zhì)，來(lái)形成作為第一雜質(zhì)注入?yún)^(qū)的P 型雜質(zhì)注入?yún)^(qū)15。
如圖4B所示，在去除掩模材料14之后，通過(guò)例如光刻，在 多晶硅層19上形成預(yù)定掩模材料(未示出)。在通過(guò)例如反應(yīng)離 子蝕刻工藝(千法蝕刻工藝)對(duì)掩模材料敞開(kāi)的多晶硅層19進(jìn) 行蝕刻之后，去除掩模材料，并且活化雜質(zhì)注入?yún)^(qū)13和15的雜 質(zhì)，從而分別形成N型異質(zhì)半導(dǎo)體區(qū)3和P型最外圍異質(zhì)半導(dǎo)體 區(qū)9。
然后，如圖5所示，在異質(zhì)半導(dǎo)體區(qū)3、最外圍異質(zhì)半導(dǎo)體 區(qū)9和暴露的漂移區(qū)2上沉積通過(guò)例如LP-CVD工藝由氧化石圭膜
形成的柵極絕緣膜4和通過(guò)例如LP-CVD工藝形成的多晶硅層。
另外，通過(guò)例如離子注入工藝，在多晶硅層中注入諸如磷或砷 的雜質(zhì)，并且利用例如干法蝕刻工藝，通過(guò)使用預(yù)定掩模材料
來(lái)進(jìn)行圖形化，/人而形成N型柵電極5。
最后，如圖6所示，通過(guò)例如CVD工藝，在斥冊(cè)電杉L5和表面 暴露的柵極絕緣膜4上形成絕緣層。通過(guò)利用例如反應(yīng)離子蝕刻 工藝(干法蝕刻工藝)，對(duì)該絕緣層進(jìn)行選擇性蝕刻和圖形化， 來(lái)形成層間電介質(zhì)8。另外，由例如鈦(Ti )和鋁(Al )構(gòu)成的 源電極6 一皮形成為與異質(zhì)半導(dǎo)體區(qū)3的源極接觸部分、柵極絕緣 膜4、最外圍異質(zhì)半導(dǎo)體區(qū)9的源極接觸部分以及層間電介質(zhì)8 相接觸。另外，不考慮順序，在襯底區(qū)l的背部表面?zhèn)壬闲纬捎?例如鈦(Ti)和鎳(Ni)構(gòu)成的漏電極7。通過(guò)進(jìn)行這樣的操作， 結(jié)合一般的制造工藝，可以容易地制造根據(jù)第一實(shí)施例的、圖l 中所示的半導(dǎo)體。
接著，說(shuō)明根據(jù)第 一 實(shí)施例所構(gòu)建的半導(dǎo)體器件的工作原 理。在該半導(dǎo)體器件中，將源電才及64妻地，并對(duì)漏電極7施加正 電位。例如，柵電極5為接地電位或負(fù)電位。在這種情況下，由 于在異質(zhì)半導(dǎo)體區(qū)3和漂移區(qū)2以及最外圍異質(zhì)半導(dǎo)體區(qū)9和漂 移區(qū)2之間的異質(zhì)結(jié)界面上形成傳導(dǎo)電子的能量勢(shì)壘，因此該半 導(dǎo)體器件維持截?cái)酄顟B(tài)。
在電流截?cái)酄顟B(tài)下，依賴(lài)于能量勢(shì)壘高度和漏極電場(chǎng)強(qiáng)度， 在異質(zhì)結(jié)界面處產(chǎn)生電流泄漏。但是，由于在最外部開(kāi)關(guān)結(jié)構(gòu) 上形成了P+型最外圍異質(zhì)半導(dǎo)體區(qū)9，因此最外圍異質(zhì)半導(dǎo)體區(qū) 9的能量勢(shì)壘高度變得高于N型異質(zhì)半導(dǎo)體區(qū)3的能量勢(shì)壘高 度。在最外部上形成基本單元的傳統(tǒng)半導(dǎo)體芯片中，在截?cái)酄?態(tài)下，由于漏極電場(chǎng)的電場(chǎng)集中而產(chǎn)生的漏電流增大。但是， 在所公開(kāi)的本實(shí)施例中，由于在半導(dǎo)體芯片100中形成了P+型最
外圍異質(zhì)半導(dǎo)體區(qū)9，因此可以減小漏電流。換而言之，改善了
截?cái)嘈阅堋?br> 為了從截?cái)酄顟B(tài)切換到導(dǎo)通狀態(tài)，對(duì)4冊(cè)電極5施加正電位， 在漂移區(qū)2的外層部分和異質(zhì)半導(dǎo)體區(qū)3的異質(zhì)結(jié)驅(qū)動(dòng)端上形成 電子積累層。在異質(zhì)半導(dǎo)體區(qū)3和漂移區(qū)2的外層部分中，電位 變成可以存在自由電子的電位。向漂移區(qū)2側(cè)延伸的能量勢(shì)壘變 得傾斜。因此，能量勢(shì)壘變薄，電流導(dǎo)通。
在基本單元的導(dǎo)通狀態(tài)下，由于最外圍異質(zhì)半導(dǎo)體區(qū)9是 P+型，所以即使當(dāng)柵極電場(chǎng)經(jīng)由柵極絕緣膜4從柵電極5延伸時(shí)， 電流也幾乎不流動(dòng)。在半導(dǎo)體芯片100中，在導(dǎo)通狀態(tài)下流動(dòng)的 大多數(shù)電流均勻地在平行布置的基本單元中流動(dòng)。因此，避免 了電流集中的部分。
為了從導(dǎo)通狀態(tài)切換到截?cái)酄顟B(tài)，再次使柵電極5為接地電 位，解除在漂移區(qū)2的外層部分和異質(zhì)半導(dǎo)體區(qū)3的異質(zhì)結(jié)驅(qū)動(dòng) 端中形成的傳導(dǎo)電子的積累狀態(tài)，能量勢(shì)壘內(nèi)的隧穿活動(dòng)停止。 當(dāng)傳導(dǎo)電子從異質(zhì)半導(dǎo)體區(qū)3到漂移區(qū)2的流動(dòng)停止，并且漂移 區(qū)2內(nèi)的傳導(dǎo)電子向襯底區(qū)l流動(dòng)時(shí)，漂移區(qū)2側(cè)的耗盡層從異質(zhì) 結(jié)延伸，從而變成截?cái)酄顟B(tài)。
在第一實(shí)施例的半導(dǎo)體器件中，在源電極6接地，并對(duì)漏電 極7施加負(fù)電位的情況下，可以反向?qū)?回流動(dòng)作)。例如， 當(dāng)源電極6和柵電極5為接地電位，并對(duì)漏電極7施力卩預(yù)定負(fù)電位 時(shí)，傳導(dǎo)電子的能量勢(shì)壘消失，傳導(dǎo)電子從漂移區(qū)2側(cè)流向異質(zhì) 半導(dǎo)體區(qū)3側(cè)，從而變成反向?qū)顟B(tài)。因?yàn)闆](méi)有注入電子空穴， 只通過(guò)傳導(dǎo)電子進(jìn)行傳導(dǎo)，所以在從反向?qū)顟B(tài)切換到截?cái)?狀態(tài)時(shí)，由反向恢復(fù)電流造成的損耗很小。另外，在反向?qū)?狀態(tài)下，由于在最外部開(kāi)關(guān)結(jié)構(gòu)中，最外圍異質(zhì)半導(dǎo)體區(qū)9和漂 移區(qū)2的能量勢(shì)壘高度高于異質(zhì)半導(dǎo)體區(qū)3和漂移區(qū)2的能量勢(shì)
壘高度，流動(dòng)的電流較小。在半導(dǎo)體芯片100中，在反向?qū)?態(tài)下流動(dòng)的大多數(shù)電流均勻地在平行布置的基本單元中流動(dòng)， 避免了電流集中的部分?？蛇x地，柵電才及5可以不"f妄地，而是用 作控制電才及。
通過(guò)使用根據(jù)第 一 實(shí)施例的半導(dǎo)體器件，而不是將基本單 元簡(jiǎn)單布置在半導(dǎo)體芯片上，在導(dǎo)通狀態(tài)和反向?qū)顟B(tài)兩者 下，在有源區(qū)部分的最外部處形成的最外部開(kāi)關(guān)結(jié)構(gòu)中都幾乎
沒(méi)有電流流動(dòng)。因此，在半導(dǎo)體芯片IOO中流動(dòng)的大多數(shù)電流均 勻地在平行布置的基本單元中流動(dòng)?？梢苑乐棺钔獠块_(kāi)關(guān)結(jié)構(gòu) 的電流密度變得高于基本單元的電流密度這樣的情況的發(fā)生， 從而防止該區(qū)域的電流集中。防止了由于電流集中而造成的最 外部開(kāi)關(guān)結(jié)構(gòu)的劣化，改善了器件的長(zhǎng)期可靠性。
當(dāng)在L負(fù)載電路中使用半導(dǎo)體芯片IOO時(shí)，在從截?cái)酄顟B(tài)切 換到導(dǎo)通狀態(tài)時(shí)的瞬態(tài)響應(yīng)時(shí)，和在從導(dǎo)通狀態(tài)切換到截?cái)酄?態(tài)時(shí)的瞬態(tài)響應(yīng)時(shí)，可能產(chǎn)生過(guò)電流或過(guò)電壓。半導(dǎo)體芯片100 應(yīng)該具有抵御過(guò)電流和過(guò)電壓的低阻抗負(fù)載、低耐雪崩性和低 耐損壞性。但是，與現(xiàn)有技術(shù)不同，可以避免在最外部開(kāi)關(guān)結(jié) 構(gòu)中產(chǎn)生高電流密度的發(fā)生，因此避免電流集中到最外部開(kāi)關(guān) 結(jié)構(gòu)。因此，提高了半導(dǎo)體芯片IOO的耐損壞性。另外，在截?cái)?狀態(tài)下，由于P型最外圍異質(zhì)半導(dǎo)體區(qū)9布置在漏極電場(chǎng)集中的 最外部處，因此可以容易地減小半導(dǎo)體芯片IOO中的漏電流。
接著，參考圖7至圖IO來(lái)說(shuō)明根據(jù)第二實(shí)施例所構(gòu)建的半導(dǎo) 體器件，同時(shí)集中在與第一實(shí)施例的半導(dǎo)體器件不同之處。另 外，用相同的附圖標(biāo)記來(lái)表示根據(jù)第二實(shí)施例的半導(dǎo)體器件中 與根據(jù)第一實(shí)施例的半導(dǎo)體器件的特征相同的特征。因此，在 此省略對(duì)它們的i兌明。
圖7是根據(jù)第二實(shí)施例所構(gòu)建的半導(dǎo)體器件的橫截面視圖。
如圖7所示，第二實(shí)施例的半導(dǎo)體器件與第 一 實(shí)施例的半導(dǎo)體器 件相似，但是兩者的不同之處在于，第二實(shí)施例的半導(dǎo)體器件
還包括電場(chǎng)緩和區(qū)10。該電場(chǎng)緩和區(qū)IO鄰接到在重復(fù)開(kāi)關(guān)結(jié)構(gòu) 中重復(fù)形成的基本單元中的漂移區(qū)2、異質(zhì)半導(dǎo)體區(qū)3和柵極絕 緣膜4的部分。最外圍電場(chǎng)緩和區(qū)11鄰接到最外部開(kāi)關(guān)結(jié)構(gòu)的漂 移區(qū)2、柵極絕緣膜4和最外圍異質(zhì)半導(dǎo)體區(qū)9。最外圍電場(chǎng)緩和 區(qū)11沒(méi)有鄰接到基本單元的異質(zhì)半導(dǎo)體區(qū)3的異質(zhì)結(jié)驅(qū)動(dòng)端。利 用這種設(shè)計(jì)，實(shí)現(xiàn)了與第 一實(shí)施例中相同的效果。
因?yàn)樵诨締卧行纬闪穗妶?chǎng)緩和區(qū)IO,所以在截?cái)酄顟B(tài) 期間，異質(zhì)半導(dǎo)體區(qū)3和漂移區(qū)2的異質(zhì)結(jié)的漏極電場(chǎng)得以緩和。 在基本單元中流動(dòng)的漏電流減小。但是，在導(dǎo)通狀態(tài)下，不需 要降低從柵電極5到異質(zhì)結(jié)驅(qū)動(dòng)端的柵極電場(chǎng)強(qiáng)度。因此，如圖 7所示，在根據(jù)第二實(shí)施例的半導(dǎo)體器件的基本單元中，在與異 質(zhì)半導(dǎo)體區(qū)3的異質(zhì)結(jié)驅(qū)動(dòng)端間隔開(kāi)預(yù)定距離的部分處形成電 場(chǎng)緩和區(qū)10。因?yàn)樵谧钔獠块_(kāi)關(guān)結(jié)構(gòu)的最外圍異質(zhì)半導(dǎo)體區(qū)9 處形成了最外圍電場(chǎng)緩和區(qū)ll,所以當(dāng)處于截?cái)酄顟B(tài)時(shí)，最外 圍異質(zhì)半導(dǎo)體區(qū)9和漂移區(qū)2的異質(zhì)結(jié)的漏極電場(chǎng)得以緩和。因 此，在最外部開(kāi)關(guān)結(jié)構(gòu)中流動(dòng)的漏電流減小。
因?yàn)樽钔鈬妶?chǎng)緩和區(qū)ll鄰接到最外圍異質(zhì)半導(dǎo)體區(qū)9的 異質(zhì)結(jié)驅(qū)動(dòng)端，所以當(dāng)處于導(dǎo)通狀態(tài)時(shí)，最外圍異質(zhì)半導(dǎo)體區(qū)9 和漂移區(qū)2的異質(zhì)結(jié)的柵極電場(chǎng)得以緩和。最外部開(kāi)關(guān)結(jié)構(gòu)的最 外圍異質(zhì)半導(dǎo)體區(qū)9的異質(zhì)結(jié)驅(qū)動(dòng)端的柵極電場(chǎng)強(qiáng)度變得小于 基本單元的異質(zhì)半導(dǎo)體區(qū)3的異質(zhì)結(jié)驅(qū)動(dòng)端的柵極電場(chǎng)強(qiáng)度。最 外圍異質(zhì)半導(dǎo)體區(qū)9的異質(zhì)結(jié)驅(qū)動(dòng)端的電流驅(qū)動(dòng)能力變得小于 異質(zhì)半導(dǎo)體區(qū)3的異質(zhì)結(jié)驅(qū)動(dòng)端的電流驅(qū)動(dòng)能力。因此，在導(dǎo)通 狀態(tài)下，不管最外圍異質(zhì)半導(dǎo)體區(qū)9中的雜質(zhì)的傳導(dǎo)類(lèi)型或濃度 如何，最外圍開(kāi)關(guān)結(jié)構(gòu)的電流都將幾乎不流動(dòng)。
接著，將參考圖8至圖IO來(lái)說(shuō)明用于制造根據(jù)第二實(shí)施例的
半導(dǎo)體器件的方法。圖8至圖IO是用于制造圖7所示的半導(dǎo)體器 件的方法的橫截面視圖。首先，如圖8A所示，通過(guò)N—型漂移區(qū)
然后，通過(guò)利用例如光刻在N型碳化硅半導(dǎo)體襯底上形成預(yù)定 掩模材料16,并且利用例如離子注入工藝，將諸如鋁或硼的雜 質(zhì)注入到漂移區(qū)2中，來(lái)形成電場(chǎng)緩和區(qū)IO和最外圍電場(chǎng)緩和區(qū) 11。另外，相同地形成電場(chǎng)緩和區(qū)10和最外圍電場(chǎng)緩和區(qū)ll。 但是，也可以不同地形成它們。
接著，與第一實(shí)施例相似，通過(guò)利用例如LP-CVD工藝形 成多晶硅層19,利用例如光刻在多晶硅層19上形成預(yù)定掩模材 料12，并且利用例如離子注入工藝，將磷或砷注入除用于形成 最外圍異質(zhì)半導(dǎo)體區(qū)9的部分以外的多晶硅層19中，來(lái)形成N型 雜質(zhì)注入?yún)^(qū)13。(見(jiàn)圖3。)同樣與第一實(shí)施例相似，接著，通過(guò) 在去除掩模材料12之后，利用例如光刻在多晶硅層19上形成預(yù) 定掩模材料14，并且利用例如離子注入工藝，將硼注入用于形 成最外圍異質(zhì)半導(dǎo)體區(qū)9的多晶硅層19內(nèi)，來(lái)形成P型雜質(zhì)注入 區(qū)15。(見(jiàn)圖4。)接著，如圖8B所示，在去除掩模材料14之后， 通過(guò)例如光刻，在多晶硅層19上形成預(yù)定掩模材料(未示出)。 在通過(guò)例如反應(yīng)離子蝕刻工藝(干法蝕刻工藝)對(duì)掩模材料敞 開(kāi)的多晶硅層19進(jìn)行蝕刻之后，去除該掩模材料，形成N型異 質(zhì)半導(dǎo)體區(qū)3和P型最外圍異質(zhì)半導(dǎo)體區(qū)9。
如圖9所示，在異質(zhì)半導(dǎo)體區(qū)3、最外圍異質(zhì)半導(dǎo)體區(qū)9、電 場(chǎng)緩和區(qū)10、最外圍電場(chǎng)緩和區(qū)ll和暴露的漂移區(qū)2上沉積通過(guò) 例如LP-CVD工藝由氧化硅膜形成的柵極絕緣膜4和通過(guò)例如 LP-CVD工藝形成的多晶硅層。另外，通過(guò)例如離子注入工藝， 將諸如磷或砷的雜質(zhì)注入多晶硅層中，并且利用例如干法蝕刻
工藝，通過(guò)使用預(yù)定掩模材料(未示出)來(lái)進(jìn)行圖形化，從而
形成N型4冊(cè)電才及5。最后，如圖10所示，通過(guò)例如CVD工藝，在 柵電極5和表面暴露的柵極絕緣膜4上形成絕緣膜，并且通過(guò)利 用例如反應(yīng)離子蝕刻工藝(干法蝕刻工藝)進(jìn)行選擇性蝕刻和 圖形化，來(lái)形成層間電介質(zhì)8。另外，由例如鈦(Ti )和鋁(Al ) 構(gòu)成的源電極6被形成為與異質(zhì)半導(dǎo)體區(qū)3的源極接觸部分、柵 極絕緣膜4、最外圍異質(zhì)半導(dǎo)體區(qū)9的源極接觸部分和層間電介 質(zhì)8相接觸。另外，不考慮順序，在襯底區(qū)l的其他表面?zhèn)刃纬?由例如鈦(Ti)和鎳(Ni)構(gòu)成的漏電極7。通過(guò)進(jìn)行這樣的操 作，結(jié)合一般的制造工藝，可以容易地制造根據(jù)第二實(shí)施例所 構(gòu)建的圖7所示的半導(dǎo)體。
接著，參考圖ll至圖14來(lái)說(shuō)明根據(jù)第三實(shí)施例所構(gòu)建的半 導(dǎo)體器件，同時(shí)集中在與第一實(shí)施例的半導(dǎo)體器件不同之處。 用相同的附圖標(biāo)記來(lái)表示第三實(shí)施例的半導(dǎo)體器件中與第 一 實(shí) 施例的半導(dǎo)體器件的特征相同的特征。因此，在此省略對(duì)它們 的說(shuō)明。
圖ll是第三實(shí)施例的橫截面視圖。如圖11所示，第三實(shí)施 例的半導(dǎo)體器件具有與第 一 實(shí)施例的半導(dǎo)體器件相似的特征。 第三實(shí)施例的半導(dǎo)體器件與第一 實(shí)施例的半導(dǎo)體器件的不同之 處在于，在最外部開(kāi)關(guān)結(jié)構(gòu)的最外圍異質(zhì)半導(dǎo)體區(qū)9的異質(zhì)結(jié)驅(qū) 動(dòng)端中形成傾斜角"a"，在基本單元的異質(zhì)半導(dǎo)體區(qū)3的異質(zhì)結(jié) 驅(qū)動(dòng)端中形成傾斜角"b"。傾斜角"a"應(yīng)該大于傾斜角"b"。因此， 實(shí)現(xiàn)了與第一實(shí)施例所示的相同的改善。在導(dǎo)通狀態(tài)下，隨著 異質(zhì)結(jié)驅(qū)動(dòng)端的傾斜角變得越小，從柵電極施加的柵極電場(chǎng)強(qiáng) 度變得越強(qiáng)。因此，隨著異質(zhì)結(jié)驅(qū)動(dòng)端的傾斜角變得越大，該 強(qiáng)度變得越弱。通過(guò)采用該特征，最外圍異質(zhì)半導(dǎo)體區(qū)9的異質(zhì) 結(jié)驅(qū)動(dòng)端的柵極電場(chǎng)強(qiáng)度變得小于異質(zhì)半導(dǎo)體區(qū)3的異質(zhì)結(jié)驅(qū)
動(dòng)端的柵極電場(chǎng)強(qiáng)度。這導(dǎo)致最外圍異質(zhì)半導(dǎo)體區(qū)端的電流驅(qū) 動(dòng)能力變得小于異質(zhì)半導(dǎo)體區(qū)端的電流驅(qū)動(dòng)能力。因此，在導(dǎo) 通狀態(tài)下，不管最外圍異質(zhì)半導(dǎo)體區(qū)9中的雜質(zhì)的傳導(dǎo)類(lèi)型或濃 度如何，最外圍開(kāi)關(guān)結(jié)構(gòu)的電流都被限制。
接著，參考圖12至圖14來(lái)說(shuō)明用于制造根據(jù)第三實(shí)施例所
構(gòu)建的半導(dǎo)體器件的方法。圖12至圖14是用于制造圖ll所示的 半導(dǎo)體器件的方法的橫截面視圖。首先，如圖12A所示，通過(guò) N-型漂移區(qū)2的外延生長(zhǎng)，在N+型襯底區(qū)1上形成N型碳化硅半 導(dǎo)體襯底。然后，通過(guò)例如LI)-CVD工藝，在N型碳化硅半導(dǎo)體 襯底上形成多晶硅層19。此后，與第一實(shí)施例相似，通過(guò)利用 例如光刻在多晶硅層19上形成預(yù)定掩模材料12，并且利用例如 離子注入工藝，將磷或砷注入除用于形成最外圍異質(zhì)半導(dǎo)體區(qū)9 的部分以外的多晶硅層19中，來(lái)形成N型雜質(zhì)注入?yún)^(qū)13。(見(jiàn)圖 3。)
同樣與第一實(shí)施例相似，接著，通過(guò)在去除掩模材料12之 后，利用例如光刻在多晶硅層19上形成預(yù)定掩模材料14,并且 利用例如離子注入工藝，將硼注入用于形成最外圍異質(zhì)半導(dǎo)體 區(qū)9的多晶硅層19內(nèi)，來(lái)形成P型雜質(zhì)注入?yún)^(qū)15。(見(jiàn)圖4。)此 后，在用于形成最外圍異質(zhì)半導(dǎo)體區(qū)9的部分中的多晶硅層19 上形成由例如Si02膜構(gòu)成的預(yù)定掩模材料17。
如圖12B所示，通過(guò)例如光刻，在用于形成異質(zhì)半導(dǎo)體區(qū)3 的部分中的多晶硅層19上形成預(yù)定掩模材料18。在圖12B所示 的處理中，可以通過(guò)控制掩模材料17和18的厚度或傾斜角，來(lái) 控制在異質(zhì)半導(dǎo)體區(qū)端中形成的傾斜角"b"和在最外圍異質(zhì)半 導(dǎo)體區(qū)端中形成的傾斜角"a"。接著，如圖13所示，通過(guò)例如反 應(yīng)離子蝕刻工藝(干法蝕刻工藝)，對(duì)掩模材料17和18敞開(kāi)的多 晶硅層19進(jìn)行蝕刻。去除掩模材料17和18，分別形成N型異質(zhì)
半導(dǎo)體區(qū)3和P型最外圍異質(zhì)半導(dǎo)體區(qū)9。在圖13所示的處理中， 可以通過(guò)掩模材料17和18的蝕刻比以及掩模材料17和18本身的 傾斜角來(lái)控制掩模材料17和18的縮進(jìn)距離。即，如圖13所示， 最外圍異質(zhì)半導(dǎo)體區(qū)端的傾斜角"a"可以大于異質(zhì)半導(dǎo)體區(qū)端 的傾斜角"b"。
最后，如圖14所示，與第一和第二實(shí)施例相似，在異質(zhì)半 導(dǎo)體區(qū)3、最外圍異質(zhì)半導(dǎo)體區(qū)9、電場(chǎng)緩和區(qū)IO、最外圍電場(chǎng) 緩和區(qū)ll和暴露的漂移區(qū)2上沉積通過(guò)例如LP-CVD工藝由氧化 硅膜形成的柵極絕緣膜4和通過(guò)例如LP-CVD工藝形成的多晶 硅層。另外，通過(guò)例如離子注入工藝，將諸如磷或砷的雜質(zhì)注 入多晶硅層中，并且利用例如干法蝕刻工藝，通過(guò)使用預(yù)定掩 模材料(未示出)來(lái)進(jìn)行圖形化，從而形成N型4冊(cè)電極5。
通過(guò)例如CVD工藝，在柵電極5和表面暴露的柵極絕緣膜4 上形成絕緣膜。然后，通過(guò)利用例如反應(yīng)離子蝕刻工藝(干法 蝕刻工藝)進(jìn)行選擇性蝕刻和圖形化，來(lái)形成層間電介質(zhì)8。另 外，由例如鈦(Ti)和鋁(Al)構(gòu)成的源電極6被形成為與異質(zhì) 半導(dǎo)體區(qū)3的源極接觸部分、柵極絕緣膜4、最外圍異質(zhì)半導(dǎo)體 區(qū)9的源極接觸部分和層間電介質(zhì)8相接觸。另外，不考慮順序， 在襯底區(qū)l的其他表面?zhèn)刃纬捎衫玮?Ti)和鎳(Ni)構(gòu)成的 漏電極7。通過(guò)進(jìn)行這樣的操作，結(jié)合一般的制造工藝，可以容 易地制造根據(jù)第三實(shí)施例所構(gòu)建的圖11所示的半導(dǎo)體。
雖然在此描述了本發(fā)明的一些實(shí)施例，但是應(yīng)當(dāng)注意，本 發(fā)明可以包括其他的實(shí)施例和修改，而不偏離本發(fā)明的主題或 范圍。只要在導(dǎo)通狀態(tài)下在最外部開(kāi)關(guān)結(jié)構(gòu)中流動(dòng)的電流變得 小于在基本單元中流動(dòng)的電流，即使添加其他結(jié)構(gòu)作為半導(dǎo)體 器件，或者對(duì)該器件進(jìn)行修改，也可以實(shí)現(xiàn)相同的效果。
例如，在第一至第三實(shí)施例的半導(dǎo)體器件中，縱向晶體管
置于源電才及6和漏電才及7之間，電流以纟從向流動(dòng)?？梢栽谂c漏電
極7和源電極6相同的表面上布置橫向晶體管，電流可以以橫向
流動(dòng)。在根據(jù)第一和第二實(shí)施例的半導(dǎo)體器件中，以垂直形狀、 銳角形狀或鈍角形狀形成異質(zhì)半導(dǎo)體區(qū)端和最外圍異質(zhì)半導(dǎo)體 區(qū)端。在第一至第三實(shí)施例中，公開(kāi)了平坦型晶體管，其中，
漂移區(qū)2沒(méi)有溝槽，但形成了柵電極。然而，采用漂移區(qū)2具有 溝槽的所謂的溝槽型晶體管是有益的。
第一至第三實(shí)施例的半導(dǎo)體器件包括重復(fù)形成了三個(gè)基本 單元的重復(fù)開(kāi)關(guān)結(jié)構(gòu)；然而，基本單元的數(shù)目并不局限于此。 本發(fā)明的一個(gè)創(chuàng)造性特征在于在半導(dǎo)體芯片IOO的最外部處形 成的最外部開(kāi)關(guān)結(jié)構(gòu)。然而，在包括具有多個(gè)開(kāi)關(guān)結(jié)構(gòu)的多個(gè) 重復(fù)部分開(kāi)關(guān)結(jié)構(gòu)的器件中，只要該重復(fù)開(kāi)關(guān)結(jié)構(gòu)至少是中間 切斷的端部，就可以實(shí)現(xiàn)相同的效果。
在根據(jù)第一至第三實(shí)施例所構(gòu)建的半導(dǎo)體器件中，半導(dǎo)體 襯底l和漂移區(qū)2由碳化硅形成；然而，本發(fā)明并不局限于該配 置。該半導(dǎo)體器件可以由諸如氮化鎵、金剛石等的其他半導(dǎo)體 材料形成。另外，在第一至第三實(shí)施例中，描述了碳化硅的多 型是4H;然而，半導(dǎo)體區(qū)1的多型可以是6H、 3C等。
在根據(jù)第一至第三實(shí)施例構(gòu)建的半導(dǎo)體器件中，第一異質(zhì) 半導(dǎo)體區(qū)3和最外圍異質(zhì)半導(dǎo)體區(qū)9由多晶硅形成。但是，本發(fā) 明并不因此受限。可以使用能夠與碳化硅異質(zhì)鄰接的任何材料。 例如，可以使用諸如單晶硅和非晶硅的其他硅材料，或者諸如 鍺和硅鍺的其他半導(dǎo)體材料，或者具有諸如6H和3C的其他多型 的碳化硅。
在所描述的半導(dǎo)體器件中，漂移區(qū)2由N型碳化硅形成，異 質(zhì)半導(dǎo)體區(qū)3由N型多晶硅形成。然而，N型碳化硅、P型多晶硅、 P型碳化硅、P型多晶硅、P型碳化硅、N型多晶硅的任意組合都
是可以的。在實(shí)施例中，通過(guò)使用多晶硅來(lái)形成柵電極5。然而， 可以使用多晶硅之外的任何材料，只要它可以用作具有高傳導(dǎo) 特性的柵電極5。
另外，柵電極5和最外圍異質(zhì)半導(dǎo)體區(qū)9由多晶硅形成。然 而，可以使用分子束外延法，通過(guò)異質(zhì)外延生長(zhǎng)，來(lái)由單晶硅 形成柵電極5和最外圍異質(zhì)半導(dǎo)體區(qū)9。
在所公開(kāi)的半導(dǎo)體器件實(shí)施例中，光致抗蝕劑用于掩模材 料12、 14;然而，掩模材料可以是諸如Si02膜或SiN膜的其他材 料。在實(shí)施例中，柵極絕緣膜4由氧化硅膜形成；然而，諸如 S i N的具有絕緣特'性的任何材料都可以用于柵極絕緣膜。
雖然在根據(jù)第 一至第三實(shí)施例的半導(dǎo)體器件中沒(méi)有說(shuō)明層 間電介質(zhì)8的材料，但是層間電介質(zhì)8可以由諸如氧化硅膜或 SiN膜的任何材料形成，只要該材料至少具有絕緣特性。另夕卜， 關(guān)于單一雜質(zhì)濃度對(duì)異質(zhì)半導(dǎo)體區(qū)3和最外閨異質(zhì)半導(dǎo)體區(qū)9進(jìn) 行了說(shuō)明。然而，異質(zhì)半導(dǎo)體區(qū)3和最外圍異質(zhì)半導(dǎo)體區(qū)9可以 具有多種雜質(zhì)濃度或多種傳導(dǎo)類(lèi)型。
另外，在此教導(dǎo)的用于制造半導(dǎo)體器件的方法中，通過(guò) LP-CVD工藝來(lái)形成多晶硅層。然而，應(yīng)當(dāng)注意，本發(fā)明并不 局限于該配置。即，可以通過(guò)在利用電子束沉積工藝或?yàn)R射工 藝形成多晶硅層之后，進(jìn)行激光退火處理，來(lái)形成N型異質(zhì)半 導(dǎo)體區(qū)3。
另外，在此描述的方法中，通過(guò)LP-CVD工藝形成柵極絕 緣膜4。然而，應(yīng)當(dāng)注意，本發(fā)明并不局限于這樣的配置。即， 它可以包括諸如熱氧化工藝或等離子CVD工藝的任何處理。
另外，在此描述的方法中，干法蝕刻工藝用于蝕刻多晶硅 層19。然而，應(yīng)當(dāng)注意，本發(fā)明并不局限于這樣的配置。即， 例如，可以采用通過(guò)在利用濕法蝕刻工藝或熱氧化工藝進(jìn)行氧化之后，進(jìn)行使用氟化銨和氟化酸的混合溶液的濕法蝕刻工藝. 來(lái)去除氧化膜的處理。另外，可以采用組合濕法蝕刻工藝和熱 氧化工藝的處理。
另外，雖然在以上描述的制造方法中沒(méi)有說(shuō)明，但是，在 蝕刻多晶硅層19之后，可以進(jìn)行犧牲氧化處理或者氧化膜去除。 在這種情況下，可以在干法蝕刻工藝之后進(jìn)行犧牲氧化處理。 另外，可以組合在干法蝕刻工藝之后通過(guò)離子注入工藝和諸如犧牲氧化處理的熱處理而進(jìn)行的N型雜質(zhì)注入?yún)^(qū)13和P型雜質(zhì) 注入?yún)^(qū)15的形成。通過(guò)進(jìn)行這樣的操作，在異質(zhì)半導(dǎo)體區(qū)3和最 外圍異質(zhì)半導(dǎo)體區(qū)9變成分隔的結(jié)構(gòu)之后，活化所注入的雜質(zhì)。 因此，即使當(dāng)異質(zhì)半導(dǎo)體區(qū)3和最外圍異質(zhì)半導(dǎo)體區(qū)9之間的距 離很小時(shí)，也可以容易地分隔雜質(zhì)分布。
另外，在用于制造根據(jù)第一至第三實(shí)施例的半導(dǎo)體器件的 方法中，通過(guò)干法蝕刻工藝對(duì)多晶硅層進(jìn)行圖形化，從而形成 柵電極5。然而，應(yīng)當(dāng)注意，本發(fā)明并不局限于這才羊的配置。即， 可以通過(guò)濕法蝕刻工藝對(duì)多晶硅層進(jìn)行圖形化。
另外，在此描述的方法中，通過(guò)離子注入工藝注入雜質(zhì)； 然而，可以通過(guò)固相擴(kuò)散或氣相擴(kuò)散注入雜質(zhì)。
如在此的方法所述，當(dāng)在多晶硅層19中形成N型雜質(zhì)注入 區(qū)13和P型雜質(zhì)注入?yún)^(qū)15時(shí)，形成4奄才莫材妹牛12和24。然而，本 發(fā)明并不局限于這樣的配置。例如，如果N型雜質(zhì)注入?yún)^(qū)13和P 型雜質(zhì)注入?yún)^(qū)15之間在雜質(zhì)濃度上存在差異，則對(duì)于具有低雜 質(zhì)濃度的區(qū)，可以將雜質(zhì)注入多晶硅層19的前表面中。另外， 可以通過(guò)使用掩模材料來(lái)只選擇性地形成具有高雜質(zhì)濃度的 區(qū)。
在根據(jù)第一至第三實(shí)施例的半導(dǎo)體器件中，公開(kāi)了P+型的 最外圍異質(zhì)半導(dǎo)體區(qū)9。然而，本發(fā)明并不局限于該配置。在導(dǎo)
通狀態(tài)下，可以采用這樣的開(kāi)關(guān)結(jié)構(gòu)，其中，至少電流經(jīng)過(guò)的
部分變成p-型、N-型或無(wú)雜質(zhì)摻雜的本征層。
即使當(dāng)最外部開(kāi)關(guān)結(jié)構(gòu)的最外圍異質(zhì)半導(dǎo)體區(qū)9的雜質(zhì)濃
度低于基本單元的異質(zhì)半導(dǎo)體區(qū)3時(shí)，最外圍異質(zhì)半導(dǎo)體區(qū)9和 漂移區(qū)2的能量勢(shì)壘高度也變得高于異質(zhì)半導(dǎo)體區(qū)3和漂移區(qū)2 的能量勢(shì)壘高度。另外，至少在導(dǎo)通狀態(tài)下，積累層或反型層 中的阻抗變得更高。因此，實(shí)現(xiàn)了相同的效果。
在根據(jù)第一至第三實(shí)施例的半導(dǎo)體器件中，在最外部開(kāi)關(guān) 結(jié)構(gòu)中，形成相同的P+型最外圍異質(zhì)半導(dǎo)體區(qū)9。然而，只要電 流不集中到最外圍開(kāi)關(guān)結(jié)構(gòu)中，任何構(gòu)造都可以實(shí)現(xiàn)相同的效 果?？紤]到減小導(dǎo)通狀態(tài)下的電流，從最外圍異質(zhì)半導(dǎo)體區(qū)9 的異質(zhì)結(jié)驅(qū)動(dòng)端到源極接觸部分的阻抗可以大于從基本單元的 異質(zhì)半導(dǎo)體區(qū)3的異質(zhì)結(jié)驅(qū)動(dòng)端到源極接觸部分的阻抗。特別 地，可以通過(guò)增大最外圍異質(zhì)半導(dǎo)體區(qū)9的源極接觸部分與它的 異質(zhì)結(jié)驅(qū)動(dòng)端之間的距離，來(lái)增大阻抗。另外，可以通過(guò)減小 整個(gè)最外圍異質(zhì)半導(dǎo)體區(qū)9或其預(yù)定部分的厚度，來(lái)增大阻抗。
在第二和第三實(shí)施例中，可以組合電場(chǎng)緩和區(qū)10和最外圍 電場(chǎng)緩和區(qū)ll?？蛇x地，可以結(jié)合最外圍異質(zhì)半導(dǎo)體區(qū)端的傾 斜角"a"。通過(guò)利用離子注入工藝將諸如鋁或硼的雜質(zhì)注入漂移 區(qū)2中，來(lái)形成電場(chǎng)緩和區(qū)10和最外圍電場(chǎng)li和區(qū)ll。然而，電 場(chǎng)緩和區(qū)IO和最外圍電場(chǎng)緩和區(qū)ll可以不進(jìn)行雜質(zhì)的活化熱處 理，而由高阻抗區(qū)結(jié)構(gòu)形成。另外，例如，在去除掩模材料16 之后，電場(chǎng)緩和區(qū)IO和最外圍電場(chǎng)緩和區(qū)ll可以通過(guò)在例如 1000。C到2000。C進(jìn)行活化熱處理，而由P型SiC區(qū)結(jié)構(gòu)形成。
在根據(jù)第二實(shí)施例的半導(dǎo)體器件中，形成P+型最外圍異質(zhì) 半導(dǎo)體區(qū)9。然而，本發(fā)明并不局限于這樣的結(jié)構(gòu)。可以采用任 何雜質(zhì)傳導(dǎo)類(lèi)型或雜質(zhì)濃度的最外圍異質(zhì)半導(dǎo)體區(qū)9。
在第二實(shí)施例中，在基本單元中形成不與異質(zhì)半導(dǎo)體區(qū)3
的異質(zhì)結(jié)驅(qū)動(dòng)端鄰接的電場(chǎng)緩和區(qū)10。在最外部開(kāi)關(guān)結(jié)構(gòu)中形 成最外圍電場(chǎng)緩和區(qū)11,使得最外圍電場(chǎng)緩和區(qū)ll鄰接到最外 圍異質(zhì)半導(dǎo)體區(qū)9的異質(zhì)結(jié)驅(qū)動(dòng)端，但不鄰接到基本單元的異質(zhì) 半導(dǎo)體區(qū)3的異質(zhì)結(jié)驅(qū)動(dòng)端。通過(guò)進(jìn)行這樣的操作，最外圍開(kāi)關(guān)
結(jié)構(gòu)的最外圍異質(zhì)半導(dǎo)體區(qū)9的異質(zhì)結(jié)驅(qū)動(dòng)端的柵極電場(chǎng)強(qiáng)度 小于基本單元的異質(zhì)半導(dǎo)體區(qū)3的異質(zhì)結(jié)驅(qū)動(dòng)端的柵極電場(chǎng)強(qiáng)
度。然而，本發(fā)明并不局限于這樣的配置。任何結(jié)構(gòu)都可以實(shí)
現(xiàn)相同的效果，只要它能夠使最外圍異質(zhì)半導(dǎo)體區(qū)9的異質(zhì)結(jié)驅(qū) 動(dòng)端的柵極電場(chǎng)強(qiáng)度小于異質(zhì)半導(dǎo)體區(qū)3的異質(zhì)結(jié)驅(qū)動(dòng)端的柵 極電場(chǎng)強(qiáng)度。
同樣，在根據(jù)第三實(shí)施例的半導(dǎo)體器件中，最外圍異質(zhì)半 導(dǎo)體區(qū)端的傾斜角"a"被形成為大于異質(zhì)半導(dǎo)體區(qū)端的傾斜角 "b"。最后，最外圍異質(zhì)半導(dǎo)體區(qū)9的異質(zhì)結(jié)驅(qū)動(dòng)端的柵極電場(chǎng) 強(qiáng)度小于基本單元的異質(zhì)半導(dǎo)體區(qū)3的異質(zhì)結(jié)驅(qū)動(dòng)端的柵極電 場(chǎng)強(qiáng)度。然而，任何結(jié)構(gòu)都可以實(shí)現(xiàn)相同的效果，只要它能夠 使最外圍異質(zhì)半導(dǎo)體區(qū)9的異質(zhì)結(jié)驅(qū)動(dòng)端的柵極電場(chǎng)強(qiáng)度小于 異質(zhì)半導(dǎo)體區(qū)3的異質(zhì)結(jié)驅(qū)動(dòng)端的柵極電場(chǎng)強(qiáng)度。
在第二實(shí)施例中，相同地形成電場(chǎng)緩和區(qū)IO和最外圍電場(chǎng) 緩和區(qū)ll。然而，也可以不同地形成它們。例如，可以不形成 電場(chǎng)緩和區(qū)IO。在這種情形下，當(dāng)處于截?cái)酄顟B(tài)時(shí)，只有最外 圍異質(zhì)半導(dǎo)體區(qū)9和漂移區(qū)2的異質(zhì)結(jié)的漏極電場(chǎng)得以緩和，最 外圍異質(zhì)半導(dǎo)體區(qū)9的異質(zhì)結(jié)驅(qū)動(dòng)端的漏極電場(chǎng)強(qiáng)度小于基本 單元的異質(zhì)半導(dǎo)體區(qū)3的異質(zhì)結(jié)驅(qū)動(dòng)端的漏極電場(chǎng)強(qiáng)度。因此， 在截?cái)酄顟B(tài)下，不管最外圍異質(zhì)半導(dǎo)體區(qū)9的雜質(zhì)傳導(dǎo)類(lèi)型或雜 質(zhì)濃度如何，最外部開(kāi)關(guān)結(jié)構(gòu)的漏電流都被減小。該例子是非 限制性的。即，任何結(jié)構(gòu)都可以實(shí)現(xiàn)相同的效果，只要它能夠
使最外圍異質(zhì)半導(dǎo)體區(qū)9的異質(zhì)結(jié)驅(qū)動(dòng)端的漏極電場(chǎng)強(qiáng)度減小 到小于基本單元的異質(zhì)半導(dǎo)體區(qū)3的異質(zhì)結(jié)驅(qū)動(dòng)端的漏極電場(chǎng)強(qiáng)度。
在根據(jù)第三實(shí)施例的半導(dǎo)體器件中，形成P +型最外圍異質(zhì)
半導(dǎo)體區(qū)9。然而，由于最外圍異質(zhì)半導(dǎo)體區(qū)端的傾斜角"a"大 于異質(zhì)半導(dǎo)體區(qū)端的傾斜角"b",所以可以采用任何雜質(zhì)傳導(dǎo)類(lèi)
型或雜質(zhì)濃度的最外圍異質(zhì)半導(dǎo)體區(qū)。在第三實(shí)施例中，掩模
材料17是Si()2膜，掩模材料18是光致抗蝕劑。然而，可以利用 諸如SiN膜的其他材料。同樣，并不意味著限制Si02膜和光致抗 蝕劑的組合。即，可以使用諸如SiN膜的其他材料的組合。另 外，可以采用各自?xún)H傾斜角或厚度發(fā)生變化的相同的掩模材料。
如所示出的，為了使本發(fā)明容易理解，對(duì)上述實(shí)施例進(jìn)行 了描述，但并不限制本發(fā)明。相反，如法律所允許的，本發(fā)明 意圖覆蓋所附權(quán)利要求的范圍內(nèi)所包括的各種修改和等效布 置，所附權(quán)利要求的范圍符合最寬的解釋?zhuān)园ㄋ羞@樣的 修改和等同結(jié)構(gòu)。
本申i青要求2006年12月22日遞交的日本專(zhuān)利申"i奮 2006-346107的優(yōu)先權(quán)，所述申請(qǐng)?jiān)诖送ㄟ^(guò)引用被整體包括。
權(quán)利要求
1.一種半導(dǎo)體器件，包括集成在一個(gè)半導(dǎo)體芯片上的多個(gè)開(kāi)關(guān)元件，每個(gè)開(kāi)關(guān)元件包括半導(dǎo)體襯底，由第一半導(dǎo)體材料形成；異質(zhì)半導(dǎo)體區(qū)，由帶隙寬度與所述第一半導(dǎo)體材料的帶隙寬度不同的第二半導(dǎo)體材料形成，所述異質(zhì)半導(dǎo)體區(qū)與所述半導(dǎo)體襯底異質(zhì)鄰接；柵極絕緣膜，鄰接到所述半導(dǎo)體襯底和所述異質(zhì)半導(dǎo)體區(qū)的異質(zhì)結(jié)；柵電極，鄰接到所述柵極絕緣膜；源電極，連接到所述異質(zhì)半導(dǎo)體區(qū)的源極接觸部分；以及漏電極，連接到所述半導(dǎo)體襯底；其中，所述多個(gè)開(kāi)關(guān)元件包括布置在所述半導(dǎo)體芯片的最外部處的第一開(kāi)關(guān)元件和布置在所述半導(dǎo)體芯片的內(nèi)部處的第二開(kāi)關(guān)元件；以及其中，所述第一開(kāi)關(guān)元件包括以下機(jī)制當(dāng)所述多個(gè)開(kāi)關(guān)元件導(dǎo)通電流時(shí)，在所述第一開(kāi)關(guān)元件處流動(dòng)的電流小于在所述第二開(kāi)關(guān)元件處流動(dòng)的電流。
2. 根據(jù)權(quán)利要求l所述的半導(dǎo)體器件，其特征在于，所述 機(jī)制包括所述第 一開(kāi)關(guān)元件的所述異質(zhì)結(jié)的第 一異質(zhì)勢(shì)壘高度高于 所述第二開(kāi)關(guān)元件的所述異質(zhì)結(jié)的第二異質(zhì)勢(shì)壘高度。
3. 根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其特征在于，所述 第一開(kāi)關(guān)元件的所述異質(zhì)半導(dǎo)體區(qū)的傳導(dǎo)類(lèi)型與所述半導(dǎo)體襯 底的傳導(dǎo)類(lèi)型不同。
4. 根據(jù)權(quán)利要求l所述的半導(dǎo)體器件，其特征在于，所述機(jī)制包括所述第一開(kāi)關(guān)元件的從所述第一開(kāi)關(guān)元件的異質(zhì)結(jié)驅(qū)動(dòng)端到所述第 一 開(kāi)關(guān)元件的所述源極接觸部分的阻抗大于從 所述第二開(kāi)關(guān)元件的所述源極接觸部分到所述第二開(kāi)關(guān)元件的異質(zhì)結(jié)驅(qū)動(dòng)端的阻抗；其中，各異質(zhì)結(jié)驅(qū)動(dòng)端是各異質(zhì)結(jié)鄰接 到各柵極絕緣膜的部分。
5. 根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其特征在于，所述 第一開(kāi)關(guān)元件的所述異質(zhì)半導(dǎo)體區(qū)的雜質(zhì)濃度小于所述第二開(kāi) 關(guān)元件的所述異質(zhì)半導(dǎo)體區(qū)的雜質(zhì)濃度。
6. 根據(jù)權(quán)利要求l所述的半導(dǎo)體器件，其特征在于，所述 第一開(kāi)關(guān)元件還包括最外部電場(chǎng)緩和區(qū)，所述最外部電場(chǎng)緩和 區(qū)鄰接到所述第一開(kāi)關(guān)元件的異質(zhì)結(jié)驅(qū)動(dòng)端，但不鄰接到所述 第二開(kāi)關(guān)元件的異質(zhì)結(jié)驅(qū)動(dòng)端；其中，各異質(zhì)結(jié)驅(qū)動(dòng)端是各異 質(zhì)結(jié)鄰接到各柵極絕緣膜的部分。
7. 根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其特征在于，所述 機(jī)制包括所述第一開(kāi)關(guān)元件的所述異質(zhì)結(jié)驅(qū)動(dòng)端的柵極電場(chǎng) 強(qiáng)度小于所述第二開(kāi)關(guān)元件的所述異質(zhì)結(jié)驅(qū)動(dòng)端的柵極電場(chǎng)強(qiáng) 度。
8. 根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其特征在于，所述 機(jī)制包括所述第一開(kāi)關(guān)元件的所述異質(zhì)結(jié)驅(qū)動(dòng)端的漏極電場(chǎng) 強(qiáng)度小于所述第二開(kāi)關(guān)元件的所述異質(zhì)結(jié)驅(qū)動(dòng)端的漏極電場(chǎng)強(qiáng)度。
9. 根據(jù)權(quán)利要求l所述的半導(dǎo)體器件，其特征在于，所述 第一開(kāi)關(guān)元件的異質(zhì)結(jié)驅(qū)動(dòng)端的傾斜角大于所述第二開(kāi)關(guān)元件 的異質(zhì)結(jié)驅(qū)動(dòng)端的傾斜角；其中，各異質(zhì)結(jié)驅(qū)動(dòng)端是各異質(zhì)結(jié) 鄰接到各柵極絕緣膜的部分。
10. 根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其特征在于，所述 機(jī)制包括所述第一開(kāi)關(guān)元件的所述異質(zhì)結(jié)驅(qū)動(dòng)端的漏極電場(chǎng)強(qiáng)度小于所述第二開(kāi)關(guān)元件的所述異質(zhì)結(jié)驅(qū)動(dòng)端的漏極電場(chǎng)強(qiáng)度。
11. 根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其特征在于，所述第一開(kāi)關(guān)元件的所述異質(zhì)結(jié)的異質(zhì)勢(shì)壘高度高于所述第二開(kāi)關(guān) 元件的所述異質(zhì)結(jié)的異質(zhì)勢(shì)壘高度。
12. 根據(jù)權(quán)利要求ll所述的半導(dǎo)體器件，其特征在于，所 述第一開(kāi)關(guān)元件的所述異質(zhì)半導(dǎo)體區(qū)的傳導(dǎo)類(lèi)型與所述半導(dǎo)體 襯底的傳導(dǎo)類(lèi)型不同。
13. 根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其特征在于，所述 機(jī)制包括從所述第一開(kāi)關(guān)元件的所述異質(zhì)結(jié)驅(qū)動(dòng)端到所述第 一開(kāi)關(guān)元件的所述源極接觸部分的阻抗大于從所述第二開(kāi)關(guān)元 件的所述異質(zhì)結(jié)驅(qū)動(dòng)端到所述第二開(kāi)關(guān)元件的所述源極接觸部 分的阻抗。
14. 根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，其特征在于，所 述第一開(kāi)關(guān)元件的所述異質(zhì)半導(dǎo)體區(qū)的雜質(zhì)濃度小于所述第二 開(kāi)關(guān)元件的所述異質(zhì)半導(dǎo)體區(qū)的雜質(zhì)濃度。
15. 根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其特征在于，還包括最外部電場(chǎng)緩和區(qū)，鄰接到所述第 一 開(kāi)關(guān)元件的所述異質(zhì) 結(jié)驅(qū)動(dòng)端，但不鄰接到所述第二開(kāi)關(guān)元件的所述異質(zhì)結(jié)驅(qū)動(dòng)端。
16. 根據(jù)權(quán)利要求15所述的半導(dǎo)體器件，其特征在于，所 述機(jī)制包括所述第一開(kāi)關(guān)元件的所述異質(zhì)結(jié)驅(qū)動(dòng)端的柵極電 場(chǎng)強(qiáng)度小于所述第二開(kāi)關(guān)元件的所述異質(zhì)結(jié)驅(qū)動(dòng)端的柵極電場(chǎng) 強(qiáng)度。
17. 根據(jù)權(quán)利要求15所述的半導(dǎo)體器件，其特征在于，所 述機(jī)制包括所述第一開(kāi)關(guān)元件的所述異質(zhì)結(jié)驅(qū)動(dòng)端的漏極電 場(chǎng)強(qiáng)度小于所述第二開(kāi)關(guān)元件的所述異質(zhì)結(jié)驅(qū)動(dòng)端的漏極電場(chǎng)強(qiáng)度。
18. 根據(jù)權(quán)利要求l所述的半導(dǎo)體器件，其特征在于，所述 第 一半導(dǎo)體材料由碳化硅、金剛石和氮化鎵至少之一形成。
19. 根據(jù)權(quán)利要求l所述的半導(dǎo)體器件，其特征在于，所述第二半導(dǎo)體材料由單晶硅、多晶硅和非晶硅至少之一形成。
全文摘要
本發(fā)明公開(kāi)了一種具有優(yōu)良長(zhǎng)期可靠性的半導(dǎo)體器件，其緩和布置在最外部處的開(kāi)關(guān)結(jié)構(gòu)中的電流集中。該半導(dǎo)體器件包括最外部開(kāi)關(guān)結(jié)構(gòu)和重復(fù)部分開(kāi)關(guān)結(jié)構(gòu)，該最外部開(kāi)關(guān)結(jié)構(gòu)和重復(fù)部分開(kāi)關(guān)結(jié)構(gòu)具有異質(zhì)半導(dǎo)體區(qū)，由帶隙寬度與漂移區(qū)的帶隙寬度不同的多晶硅形成，并與漂移區(qū)鄰接；柵極絕緣膜；柵電極，鄰接到柵極絕緣膜；源電極，連接到異質(zhì)半導(dǎo)體區(qū)的源極接觸部分；以及連接到襯底區(qū)的漏電極。在導(dǎo)通狀態(tài)下，最外部開(kāi)關(guān)結(jié)構(gòu)包括以下機(jī)制在最外部開(kāi)關(guān)結(jié)構(gòu)處流動(dòng)的電流變得小于在重復(fù)部分開(kāi)關(guān)結(jié)構(gòu)處流動(dòng)的電流。
文檔編號(hào)H01L27/088GK101207123SQ20071016061
公開(kāi)日2008年6月25日 申請(qǐng)日期2007年12月21日 優(yōu)先權(quán)日2006年12月22日
發(fā)明者山上滋春, 星正勝, 林哲也, 田中秀明 申請(qǐng)人:日產(chǎn)自動(dòng)車(chē)株式會(huì)社