專利名稱：半導(dǎo)體器件、半導(dǎo)體器件的布線和形成布線的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件、半導(dǎo)體器件的布線和形成布線的方法。
背景技術(shù)：
已經(jīng)提出的引線鍵合技術(shù)允許在半導(dǎo)體元件形成在電極焊盤下 方的情況下將引線鍵合在半導(dǎo)體器件的電極焊盤上。在對應(yīng)于
JP-A-2003-518739的US 6261939中，將位于電極焊盤之下的布線層 和層間電介質(zhì)層的厚度提高到在1微米(um)到2um之間。在 JP-A-H8-236706中，在電極焊盤下面布線層是多層的。由此，防止 了層內(nèi)裂紋以及半導(dǎo)體元件中的斷裂。在對應(yīng)于JP-3432284的US 5502337中，在電極焊盤周圍形成通路孔，但在電極焊盤的下方不形 成通路孔。在對應(yīng)于JP-A-2006-5325的US 2005/0258484A1中，使 銅(Cu)電極焊盤暴露于絕緣膜或鈍化膜，并且銅電極焊盤的表面 涂覆有鋁(Al)膜。因此，銅電極焊盤具有大厚度。在保護銅電極 焊盤不受腐蝕損害的同時，鋁膜還有助于減小傳遞到下層的鍵合沖 擊力。
然而，在US 6261939和JP-A-H8-236706的結(jié)構(gòu)中，能否防止 層內(nèi)裂紋以及半導(dǎo)體元件中的斷裂取決于各層的圖案。并且已經(jīng)證 實并非總是能夠防止層內(nèi)裂紋以及半導(dǎo)體元件中的斷裂。在US 5502337的結(jié)構(gòu)中，由于在電極焊盤的周圍形成通路孔，因此必須相 應(yīng)地延伸功率元件(即半導(dǎo)體開關(guān)元件)的漏極和源極布線。結(jié)果， 增大了布線的有效長度，并相應(yīng)地增大布線電阻和布線的寄生電感。 尤其，布線的布線電阻很可能變大，因為布線在最下層變得非常薄。
在US 2005/0258484A1的結(jié)構(gòu)中，需要額外的工藝以形成涂覆 有鋁膜的銅電極焊盤。結(jié)果，相應(yīng)地增加了制造步驟和成本。此外， 由于銅電極焊盤朝向其頂部變窄，因此銅電極焊盤的頂部在引線鍵
合過程中發(fā)生振動。因此，由于振動而使銅電極與半導(dǎo)體器件的附 著力下降。振動可能引起層間電介質(zhì)膜內(nèi)的裂紋。此外，銅電極焊 盤上的鋁膜在引線鍵合過程中發(fā)生塑性變形，并且脫離銅電極焊盤 的頂部。結(jié)果，鋁膜被減薄，并且無法適當(dāng)降低鍵合沖擊力。
一種減少鍵合沖擊力向下層傳遞的方法是提高上部布線層的厚
度。最近，通常通過雙鑲嵌工藝(dual-damasceneprocess)形成半導(dǎo) 體器件的多層布線。在例如JP-3403058公開的雙鑲嵌工藝中，在形 成在半導(dǎo)體襯底上的絕緣膜中形成布線溝槽和通孔溝槽。將諸如銅 (Cu)的布線材料填充在布線溝槽和通孔溝槽中，從而將上部布線 層通過通孔連接至下部布線層。因此，在同一步驟中形成上部布線 層和通孔，從而可以減少形成布線所需的時間。
圖21A-21C示出形成半導(dǎo)體器件的布線的常規(guī)方法。首先，如 圖21A所示，在其上形成下部布線層211的半導(dǎo)體襯底210上形成 絕緣膜212。然后，通過光刻工藝形成用于通孔溝槽213的第一光刻 膠圖案。然后，通過采用光刻膠圖案作為掩模將絕緣膜212蝕刻至 預(yù)定深度。由此，形成通孔溝槽213。
然后，如圖21B所示，通過采用第二光刻膠圖案作為掩模蝕刻 絕緣膜212，直到暴露下部布線層211為止。對應(yīng)于第一光刻膠圖案 修整第二光刻膠圖案的形狀，使其寬度大于第一光刻膠圖案的寬度。 由此，形成布線光刻膠215，并使通孔溝槽213到達下部布線層211。
然后，如圖21C所示，在通孔溝槽213和布線溝槽215中形成 阻擋層216和籽晶層217。然后，將布線材料填充在通孔溝槽213 和布線溝槽215中。阻擋層和籽晶層216、 217防止布線材料擴散到 絕緣膜212中。在填充之后，例如通過化學(xué)機械拋光(CMP)工藝 去除過量的布線材料。由此，形成通孔218和上部布線層219。例如， 通孔218具有1 P m的厚度，上部布線層219具有1 ix m的厚度。
在包括互補金屬氧化物半導(dǎo)體(CMOS)、雙極型晶體管和功率 元件(即，半導(dǎo)體開關(guān)元件)的組合集成電路(IC)中，需要增加 上部布線層219的厚度，以吸收鍵合沖擊力，提高散熱，或者承受 功率元件的增大的電流。
為了增加上部布線層219的厚度，必須相應(yīng)地增加絕緣膜212 的厚度。然而，當(dāng)通過采用圖21A-21C所示的常規(guī)方法形成具有厚 度增加的絕緣膜212時，絕緣膜212的厚度有可能是不均勻的。
此外，由于相應(yīng)地提高了絕緣膜212的蝕刻量，因此布線溝槽 215的深度有可能是不均勻的。因此，要對絕緣膜212進行過蝕刻， 以確保通孔溝槽213到達下部布線層211 。如果對絕緣膜212進行過 度地過蝕刻，則通孔溝槽213的深度將變得非常小，從而使通孔218 變得非常薄。結(jié)果，下部布線層211和上部布線層219之間的距離 變得非常小，從而有可能由于泄漏電流的增大而發(fā)生短路。

發(fā)明內(nèi)容
考慮到上述問題，本發(fā)明的目的是提供一種半導(dǎo)體器件，其中 適當(dāng)?shù)匚真I合沖擊力，從而防止下層內(nèi)的裂紋、以及位于半導(dǎo)體 器件的鍵合部分之下的半導(dǎo)體元件中的斷裂。
一種半導(dǎo)體器件包括半導(dǎo)體襯底、半導(dǎo)體元件、層間電介質(zhì)膜、 多個布線層和電極焊盤。在半導(dǎo)體襯底中形成半導(dǎo)體元件。將層間 電介質(zhì)膜設(shè)置在半導(dǎo)體襯底上。使多個布線層形成為多層，并將其 通過層間電介質(zhì)膜電耦合到半導(dǎo)體元件。將電極焊盤電耦合到所述 多個布線層中的頂部布線層。將電極焊盤配置為鍵合到金屬構(gòu)件， 用于將半導(dǎo)體元件電耦合到外部器件。
將頂部布線層配置為兼作設(shè)置在電極焊盤之下的電極層的頂部 布線一電極層。利用具有第一楊氏模量值的第一材料形成頂部布線 一電極層。利用具有小于第一楊氏模量值的第二楊氏模量值的第二 材料形成電極焊盤。將頂部布線一電極層的電極層設(shè)置在半導(dǎo)體元 件的正上方。使電極焊盤和電極層形成為多層，以形成焊盤結(jié)構(gòu)。 層間電介質(zhì)膜包括絕緣膜，其包圍頂部布線一電極層，以覆蓋頂部 布線一電極層的側(cè)壁。
本發(fā)明的另一目的是提供半導(dǎo)體器件的布線。
本發(fā)明的另一 目的是提供一種形成半導(dǎo)體器件的布線的方法。


通過以下參考附圖進行的詳細(xì)說明，本發(fā)明的上述和其它目的、 特征和優(yōu)點將變得更加明顯。在附圖中
圖1是根據(jù)本發(fā)明第一實施例的半導(dǎo)體器件的截面圖2A是示出圖1的半導(dǎo)體元件的鍵合引線與鍵合焊盤之間的位 置關(guān)系的頂視圖，圖2B是圖2A的截面圖3是示出在通過構(gòu)圖技術(shù)形成頂部布線一電極層時半導(dǎo)體器 件的鍵合部分的截面圖4是示出在以各種方式形成頂部布線一電極層時半導(dǎo)體器件 中的裂紋發(fā)生率的曲線的示圖5A-5C是示出在使銅布線暴露于水時所觀察到的現(xiàn)象的示意
圖6是示出半導(dǎo)體器件的壽命、工作溫度和工作電壓之間的關(guān) 系的曲線的示圖7是示出半導(dǎo)體器件中的裂紋發(fā)生率和半導(dǎo)體器件的頂部布 線一電極層的厚度之間的關(guān)系的曲線的示圖8是示出裂紋發(fā)生率和鍵合焊盤的厚度之間的關(guān)系的曲線的 示圖9A是示出頂部布線一電極層的外邊緣與鍵合引線和鍵合焊 盤之間的接觸面之間的距離和剪切應(yīng)力之間的關(guān)系的曲線的示圖， 圖9B是示出頂部布線一電極層的外邊緣和所述接觸面之間的距離 的截面圖IO是示出裂紋發(fā)生率和頂部布線一電極層的材料的楊氏模量 值之間的關(guān)系的曲線的示圖11是示出裂紋發(fā)生率和鍵合焊盤的材料的楊氏模量值之間的 關(guān)系的曲線的示圖12是示出材料和楊氏模量值之間的關(guān)系的表格；
圖13是示出根據(jù)本發(fā)明第二實施例的半導(dǎo)體器件的頂部布線一 電極層的布圖的頂視圖14A是示出根據(jù)一種修改方案的半導(dǎo)體器件的鍵合部分的截
面圖，圖14B是示出根據(jù)另一種修改方案的半導(dǎo)體器件的鍵合部分 的截面圖15是示出根據(jù)另一種修改方案的半導(dǎo)體器件的鍵合部分的截 面圖16A是示出根據(jù)本發(fā)明第三實施例的布線形成方法的第一層 間電介質(zhì)膜的形成過程的截面圖，圖16B是示出所述布線形成方法 的通孔溝槽形成過程的截面圖17A是示出所述布線形成方法的第二層間電介質(zhì)膜的形成過 程的截面圖；圖17B、 17C是示出所述布線形成方法的布線溝槽的 形成過程的截面圖18是示出所述布線形成方法的布線成形過程的截面圖19A、 19B是示出根據(jù)對第三實施例的修改的布線形成方法 的截面圖20是示出根據(jù)對第三實施例的另一修改的布線形成方法的截 面圖；以及
圖21A-21C是示出常規(guī)布線形成方法的截面圖。
具體實施例方式
參考圖l，根據(jù)本發(fā)明第一實施例的半導(dǎo)體器件1包括集成到一 起以形成集成電路的橫向擴散金屬氧化物半導(dǎo)體(LDMOS) 10、互 補金屬氧化物半導(dǎo)體(CMOS) 20和雙極型晶體管30。半導(dǎo)體器件 l是通過采用絕緣體上硅(SOI)襯底2形成的。
SOI襯底2具有這樣的結(jié)構(gòu)，即，通過絕緣體層4在硅襯底3 的表面上設(shè)置作為有源層的硅層5。硅襯底3用作支持襯底，絕緣體 層4例如可以是氧化硅膜。硅層5包括N+型層6和形成到N+層6 的表面部分的n-型層7。在硅層5的第一、第二和第三區(qū)域中形成 LDMOS 10、 CMOS 20和雙極型晶體管30。通過填充有絕緣膜9的 溝槽8使第一、第二和第三區(qū)域彼此隔離。因此，使LOMOS 10、 CMOS 20和雙極型晶體管30彼此電隔離。
LDMOS 10包括設(shè)置到硅層5的N-型層7的表面部分的N型漏 極區(qū)11、 P型溝道區(qū)12和N+型源極區(qū)13。將N+接觸層14形成到 N型漏極區(qū)ll的表面部分。將P型接觸層15形成到P型溝道區(qū)12 的表面部分。通過硅的局部氧化(LOCOS)氧化物膜16使N型漏 極區(qū)11和P型溝道區(qū)12彼此電隔離。將柵電極18通過柵極絕緣膜 17設(shè)置在P型溝道區(qū)12上。
CMOS 20包括形成在N-型層7中的N型阱層21 、形成到N型 阱層21的表面部分的P型層22、形成到P型層22的表面部分的 N+型源極區(qū)23和形成到P型層22的表面部分的N+型漏極區(qū)24。 將柵電極26通過N+型源極區(qū)23和N+型漏極區(qū)24之間的柵極絕緣 膜25設(shè)置在P型層22上。盡管圖l僅示出了CMOS 20的N溝道 MOSFET，但是還形成了 CMOS 20的P溝道MOSFET。
雙極型晶體管30包括N+型集電極區(qū)31、 P型基極區(qū)32、 N+ 型發(fā)射極層33和P+型接觸層34。 N+型集電極區(qū)31穿過N-型層7， 并連接到N+型層6。將P型基極區(qū)32形成到N-型層7的表面部分。 將N+型發(fā)射極層33和P+型接觸層34中的每一個形成到P型基極 區(qū)32的表面部分。
布線結(jié)構(gòu)50形成在SOI襯底2的表面上，其中如上所述形成每 一個元件。布線結(jié)構(gòu)50依次包括形成在SOI的硅層5上的硼磷硅酸 鹽玻璃(BSPG)膜51、第一布線層52、設(shè)置在BSPG膜51的接觸 孔中的第一接觸部分53、第一絕緣膜54、第二布線層55、設(shè)置在第 一絕緣膜54的通路孔中的第二接觸部分56、第二絕緣膜57、頂部 布線一電極層58、設(shè)置在第二絕緣膜57的通路孔中的第三接觸部分 59、第三絕緣膜60、作為鈍化膜的P-SiN膜61和鍵合焊盤62。將 鍵合焊盤62通過形成到P-SiN膜61的開口電連接到頂部布線一電 極層58。將鍵合引線70電連接到布線結(jié)構(gòu)50的鍵合焊盤62。
第一和第二布線層52、 55用作每一包括LDMOS 10、 CMOS 20 和雙極型晶體管30的元件的電源線、地線和連接線。
第一接觸部分53包括阻擋層金屬53a和設(shè)置在阻擋層金屬53a 上的鎢(W)插塞53b。例如，利用鈦和氮化鈦(Ti/TiN)或者鉭和 氮化鉭(Ta/TaN)的層合膜形成阻擋層金屬53a。將第一接觸部分
53通過形成到BPSG膜51的接觸孔電連接到LDMOS 10、CMOS 20
和雙極型晶體管30中的每一個。
第一布線層52包括阻擋層金屬52a和設(shè)置在阻擋層金屬52a上 的銅(Cu)層52b。利用Ti/TiN或Ta/TaN的層合膜形成阻擋層金屬 52a。第二布線層55包括阻擋層金屬55a和設(shè)置在阻擋層金屬55a 上的Cu層55b。利用Ti/TiN或Ta/TaN的層合膜形成阻擋層金屬55a。
將第一布線層52設(shè)置在形成于第一絕緣膜54的第一原硅酸四 乙酯(TEOS)膜54a中的布線溝槽中。形成第一絕緣膜54的氮化 硅膜54b和第二 TEOS膜54c，以覆蓋第一布線層52。氮化硅膜54b 和第二 TEOS膜54c在預(yù)定位置處具有開口，通過所述開口將第二 接觸部分56電連接到第一布線層52。
第二接觸部分56包括阻擋層金屬56a和設(shè)置在阻擋層金屬56a 上的Cu層56b。利用Ti/TiN或Ta/TaN的層合膜形成阻擋層金屬56a。
將第二布線層55設(shè)置在形成于第二絕緣膜57的第一 TEOS膜 57中的布線溝槽中。形成第二絕緣膜57的氮化硅膜57b和第二TEOS 膜57c，以覆蓋第二布線層55。氮化硅膜57b和第二 TEOS膜57c 在預(yù)定位置處具有開口，通過所述開口將所述第三接觸部分59電連 接到第二布線層55。
第三接觸部分59包括阻擋層金屬59a和設(shè)置在阻擋層金屬59a 上的Cu層59b。利用Ti/TiN或Ta/TaN的層合膜形成阻擋層金屬59a。
頂部布線一電極層58包括阻擋層金屬58a和設(shè)置在阻擋層金屬 58a上的Cu層58b。利用Ti/TiN或Ta/TaN的層合膜形成阻擋層金 屬58a。頂部布線一電極層58兼作每一包括LDMOS 10、 CMOS 20 和雙極型晶體管30的元件的頂層的布線層和電極層。將頂部布線一 電極層58掩埋在第三絕緣膜60中，從而使頂部布線一電極層58的 所有側(cè)壁均被第三絕緣膜60所包圍。將頂部布線一電極層58的頂 表面和第三絕緣膜60的頂表面設(shè)置在基本相同的水平面上。因此， 頂部布線—電極層58的頂表面相對于第三絕緣膜60的頂表面基本 上是平的。頂部布線一電極層58的厚度大于第一線路層52和第二 布線層55中的每一個的厚度。
如上所述，頂部布線一電極層58兼作頂部布線層和電極層。通 過這種方法，可以將頂部布線層構(gòu)造為具有大厚度，從而與分別構(gòu) 造頂部布線層和電極層的情況相比，能夠減小布線電阻。此外，在 同一制造過程中形成頂部布線層和電極層，從而而可以簡化制造過 程。
將頂部布線一電極層58的一部分電連接到所述元件的一部分。 大電流流經(jīng)所述元件的這一部分。在從圖1的上側(cè)觀看時，頂部布 線一電極層58在該部分具有較大的面積(即，體積)。具體地，將 頂部布線一 電極層58的一部分電連接到LDMOS 10的N型漏極區(qū) 11和N+型源極區(qū)13。在從圖1的上側(cè)觀看時，頂部布線一電極層 58在該部分處具有較大的面積。
頂部布線一電極層58還用作位于鍵合焊盤62的下層上的下部 電極層。因此，利用具有大于或等于1.0Xl(^kg/mn^的大楊氏模量 值的材料形成頂部布線一電極層58。在本實施例中，Cu層58b用作 頂部布線一電極層58的基礎(chǔ)材料?；蛘?，可以利用銅合金、鈦(Ti)、 鉤(W)、鎳(Ni)、鉻(Cr)、鈀(Pd)、鉑(Pt)、錳(Mn)、鋅(Zn)、 摻雜硅、摻雜多晶硅等形成頂部布線一電極層58。此外，必須考慮 頂部布線一電極層的可加工性、電導(dǎo)率和熱導(dǎo)率，因為頂部布線一 電極層58兼作頂部布線層。此外，必須考慮頂部布線一電極層58 和金(Au)之間的相互擴散系數(shù)，因為鍵合引線70是利用金(Au) 形成的。具體地，當(dāng)頂部布線一電極層58和金(Au)之間的相互擴 散系數(shù)小時，可以防止鍵合引線70的金的擴散。因此，優(yōu)選利用銅 (Cu)或銅合金形成頂部布線一電極層58。在這種情況下，可以通 過采用銅(Cu)鑲嵌工藝來實現(xiàn)布線的微制造和布線電阻的降低。
頂部布線一電極層58在引線鍵合過程中受到?jīng)_擊力。沖擊力沿 垂直方向和橫向施加到頂部布線一電極層58。將頂部布線一電極層 58掩埋和固定在具有硬度的第三絕緣膜60中。第三絕緣膜60有效 地防止頂部布線一電極層因沖擊力而發(fā)生變形。例如，當(dāng)在典型的 鍵合條件下執(zhí)行引線鍵合時，可以通過將頂部布線一電極層58的厚 度設(shè)為大于或等于0.3微米(u m)，優(yōu)選設(shè)為0.7 P m而適當(dāng)?shù)胤乐?br> 頂部布線一電極層58的變形。在典型的鍵合條件下，利用4N_Au (即99.99%Au)或l%Pd—Au形成鍵合引線70，鍵合引線70的直 徑處在30nm和38wm之間，鍵合力處在25克和125克之間，超 聲功率處在75和255之間，溫度為230攝氏度。超聲功率的值表示 典型的引線鍵合機的設(shè)定值。所述設(shè)定值取決于引線鍵合機的類型， 并在75和225之間變化。
禾擁TEOS膜形成第三絕緣膜60，并將其設(shè)置在第二絕緣膜57 和第三接觸部分59上。第三絕緣膜60的厚度等于頂部布線一電極 層58的厚度。將頂部布線一電極層58設(shè)置在形成于第三絕緣膜60 中的溝槽中。
P-SiN膜61對應(yīng)于鈍化膜，并且例如可以利用化學(xué)氣相淀積 (CVD)膜形成該P-SiN膜。P-SiN膜61覆蓋第三絕緣膜60和頂部 布線一電極層58。 P-SiN膜61具有其中設(shè)置鍵合焊盤62的開口。 代替P-SiN膜，可以采用具有防潮性和電絕緣性的膜作為鈍化膜。
將鍵合焊盤62通過形成在P-SiN膜61中的開口電連接到頂部 布線一電極層58。將包括LDMOS 10、 CMOS 20和雙極型晶體管 30的每一元件通過鍵合到鍵合焊盤62的引線電連接到外部器件。
利用其楊氏模量值使得其在引線鍵合過程中因沖擊力而發(fā)生塑 性變形的材料形成鍵合焊盤62。具體地，利用楊氏模量值小于頂部 布線一電極層58的楊氏模量值的材料形成鍵合焊盤62。例如，禾, 楊氏模量值小于或等于8.0X103 kg/m2的材料形成鍵合焊盤62。在 本實施例中，利用鋁(A1)形成鍵合焊盤62。或者，可以利用金(Au)、 銀(Ag)、鉛(Pb)、錫(Sn)等形成鍵合焊盤62。
使鍵合焊盤62發(fā)生塑性變形以吸收引線鍵合過程中的沖擊力。 設(shè)置鍵合焊盤62的厚度，以便在將鍵合引線70引線鍵合到鍵合焊 盤62之后通過鍵合焊盤62使鍵合引線70與頂部布線一電極層58 隔離。簡而言之，設(shè)置鍵合焊盤62的厚度，以便使鍵合引線70在 引線鍵合過程中不穿透鍵合焊盤62。通過這種方法，鍵合焊盤62 能夠吸收引線鍵合過程中的沖擊力。例如，在典型的鍵合條件下， 當(dāng)鍵合焊盤62的厚度大于或等于0.5 u m時，鍵合焊盤62能夠適當(dāng)
吸收引線鍵合過程中的沖擊力。當(dāng)鍵合焊盤62的厚度大于或等于1 U m時，鍵合焊盤62能夠確實地吸收引線鍵合過程中的沖擊力。
在本實施例中，利用鍵合焊盤62和頂部布線一電極層58的電 極層部分形成焊盤結(jié)構(gòu)。如果頂部布線一電極層58和鍵合焊盤62 均利用具有大楊氏模量值的材料而形成，則引線鍵合過程中的沖擊 力將被直接傳遞到頂部布線一電極層58。結(jié)果，層間電介質(zhì)膜產(chǎn)生 裂紋，元件發(fā)生斷裂。相反，如果頂部布線一電極層58和鍵合焊盤 62均利用具有小楊氏模量值的材料而形成，則頂部布線一電極層58 和鍵合焊盤62均會因引線鍵合過程中的沖擊力而發(fā)生塑性變形。結(jié) 果，層間電介質(zhì)膜產(chǎn)生裂紋，元件發(fā)生斷裂。為了防止層間電介質(zhì) 膜內(nèi)的裂紋以及元件中的斷裂，利用具有小楊氏模量值的材料形成 作為上層的鍵合焊盤62，利用具有大楊氏模量值的材料形成作為下 層的頂部布線一電極層58。
頂部布線 一 電極層58和鍵合焊盤62形成在形成了包括LDMOS 10、 CMOS 20和雙極型晶體管30的每一元件的單元部分的正上方。 因此，可以在無需使接觸部分53、 56、 59和布線層57延伸到單元 部分之外的情況下，將每一元件電連接到頂部布線一電極層58和鍵 合焊盤62。通過這種方法，可以減小布線電阻和寄生電感。此外， 半導(dǎo)體器件1能夠具有布線圖案的高設(shè)計靈活度。
例如，可以利用金(Au)引線形成鍵合引線70。例如，可以通 過超聲引線鍵合將鍵合引線70電連接到鍵合焊盤62。鍵合引線70 在其末端具有鍵合球，并且在鍵合球處引線鍵合到鍵合焊盤62。圖 2A、 2B示出鍵合引線70的鍵合球與頂部布線一 電極層58和鍵合焊 盤62之間的位置關(guān)系。如圖2A所示，鍵合球與鍵合焊盤62引線鍵 合到一起的接觸面71的外邊緣與Cu層58b的外邊緣在橫向上相隔 距離Ll、 L2。接觸面71的外邊緣與Cu層59b的外邊緣在橫向上相 隔距離L3、 L4。在本實施例中，將頂部布線一電極層58的寬度設(shè) 置成使距離L1和L2中的每一個大于或等于1 um。優(yōu)選將頂部布線 一電極層58的寬度設(shè)置成使距離L3和L4中的每一個大于或等于1 U m。
在根據(jù)本實施例的半導(dǎo)體器件1中，將頂部布線一電極層58設(shè) 置在形成了作為功率元件(即功率半導(dǎo)體開關(guān)元件)的LDMOS 10 的單元部分的正上方。頂部布線一 電極層58兼作頂部布線層和電極 層。將頂部布線層電連接到單元部分中的元件。電極層構(gòu)成焊盤結(jié) 構(gòu)的一部分。
由于頂部布線一電極層58兼作頂部布線層和電極層，因此可以 減小功率元件中的布線電阻。此外，頂部布線一電極層58的布線層 具有大體積，從而可以有效地散熱。此外，降低了在引線鍵合過程 中沖擊力向下部布線層的傳遞，從而可以防止層間電介質(zhì)膜內(nèi)的裂 紋以及元件中的斷裂。此外，由于在同一制造過程中形成頂層的布 線層和電極層，因此能夠簡化制造過程。
因此，即使當(dāng)在單元部分的正上方使布線層和鍵合焊盤62電連 接時，也可以在沒有額外的制造工藝的情況下防止鍵合焊盤62和下 部布線層內(nèi)的裂紋以及元件中的斷裂。此外，由于減小了布線的有 效長度，因此可以減小半導(dǎo)體器件l中的布線電阻和寄生電感。
根據(jù)本實施例，將頂部布線一電極層58的頂表面和第三絕緣膜 60的頂表面設(shè)置在基本相同的水平面上，從而通過頂表面形成基本 平坦的表面。當(dāng)通過構(gòu)圖技術(shù)形成頂部布線一電極層58時，頂部布 線一電極層58可以具有如圖3所示的不同水平部分。如果將鍵合焊 盤62和鍵合引線70設(shè)置在所述不同水平部分上，由于應(yīng)力而在所 述不同水平部分的拐角58c處出現(xiàn)晶間裂紋。結(jié)果，鍵合引線70中 的金(An)和鍵合焊盤62中的鋁(Al)的相互擴散層進入產(chǎn)生裂紋 的拐角58c，并蔓延到下部布線層。在本實施例中，將頂部布線一電 極層58的頂表面和第三絕緣膜60的頂表面設(shè)置在基本相同的水平 面上。通過這種方法，可以確保頂部布線一電極層58的阻擋能力， 從而頂部布線一電極層58可以防止金(Au)和鋁(Al)的相互擴散 層向下部布線層蔓延。
此外，根據(jù)本實施例，由于頂部布線一電極層58的側(cè)壁被第三 絕緣膜60包圍，因此可以在引線鍵合過程中防止頂部布線一 電極層 58橫移(sway)。因此，可以限制頂部布線一電極層58與基底金屬
的附著力的下降。此外，可以防止層間電介質(zhì)膜內(nèi)的裂紋。此外，
還可以限制由減薄的鍵合焊盤62所引起的涂覆能力的下降。
圖4示出在制造半導(dǎo)體器件之后使該半導(dǎo)體器件處在250攝氏 度(°C)的溫度下持續(xù)1870分鐘時的該半導(dǎo)體器件內(nèi)的裂紋發(fā)生率 的曲線。第一條曲線情況1表示利用鋁(Al)形成頂部布線一電極 層58的情況。第二條曲線情況2表示通過濺射生長厚度為2 u m的 的銅(Cu)層且以頂部布線一電極層58具有不同水平部分的方式通 過對銅(Cu)層進行蝕刻來形成頂部布線一電極層58的情況。第三 條曲線情況3表示通過電鍍形成厚度為2!im的的銅(Cu)層且以 頂部布線一電極層58的頂表面基本上平齊(與本實施例類似)的方 式形成頂部布線一電極層58的情況。從圖4中可以看出，通過使頂 部布線一電極層58的頂表面基本平齊可以降低裂紋發(fā)生率。因此， 即使在高溫條件下也可以確保頂部布線一電極層58的阻擋能力。
根據(jù)本實施例，作為鈍化膜的P-SiN膜61覆蓋了除設(shè)置鍵合悍 盤62的部分以外的頂部布線一電極層58。通過這種方法獲得了以下 述效果。
圖5A-5C是示出在使銅布線暴露于水時所觀察到的現(xiàn)象的示意 圖。當(dāng)在高溫和高濕度條件下使用半導(dǎo)體器件1時，使頂部布線一 電極層58中的銅(Cu)電離，從而可能產(chǎn)生水的電解，如圖5A所 示。結(jié)果，銅變?yōu)殛枠O，而具有不同電勢的相鄰布線變?yōu)殛帢O。然 后，如圖5B所示，形成反應(yīng)層(即，樹枝狀晶體)80，并且其從陽 極生長到陰極。結(jié)果，如圖5C所示，頂部布線一電極層58連接到 相鄰布線，從而發(fā)生短路。相反，根據(jù)本實施例，由于作為鈍化膜 的P-SiN膜61覆蓋了除設(shè)置鍵合焊盤62的部分以外的頂部布線一 電極層58，因此可以防止反應(yīng)層80的形成。此外，可以防止頂部布 線一電極層58的表面的氧化，并且可以防止來自工廠的污水。
圖6示出當(dāng)利用作為鈍化膜的P-SiN膜61覆蓋頂部布線一電極 層58時的半導(dǎo)體器件1的壽命、工作溫度和工作電壓之間的關(guān)系。 將半導(dǎo)體器件1的壽命定義為半導(dǎo)體器件1正常工作的時間段。具 體地，將半導(dǎo)體器件1的壽命定義為一段時間，在這段時間后反應(yīng)
層80生長到250 um，從而使頂部布線一電極層58通過反應(yīng)層80 與相鄰布線短路。從圖6中可以看出，可以通過利用鈍化膜覆蓋頂 部布線一 電極層58來提高半導(dǎo)體器件1的壽命。
根據(jù)本實施例，將頂部布線一電極層58的厚度設(shè)為大于或等于 0.3tim，優(yōu)選為0.7 um，更優(yōu)選為lPm?；谙率鲈囼灲Y(jié)果確定 頂部布線一電極層58的厚度。
圖7示出當(dāng)頂部布線一電極層58的厚度從0li m變化到5 u m、 第三接觸部分59的厚度固定為1 ix m、且鍵合焊盤62的厚度固定為 1 u m時的半導(dǎo)體器件1中的裂紋發(fā)生率的曲線。從圖7中可以看出， 隨著頂部布線一電極層58的厚度變大，頂部布線一電極層58的變 形變小，從而可以降低裂紋發(fā)生率。當(dāng)頂部布線一電極層58的厚度 增加到0.3um時，裂紋發(fā)生率降至0.5%以下。當(dāng)頂部布線一電極 層58的厚度增加到0.7 u m以上時，裂紋發(fā)生率變?yōu)?%。當(dāng)頂部布 線一電極層58的厚度增加到1 u m時，裂紋發(fā)生率確實變?yōu)?%。 因此，在本實施例中，將頂部布線一電極層58的厚度設(shè)為大于或等 于0.3um，優(yōu)選為0.7um，更優(yōu)選為ltim。
頂部布線一電極層58的厚度的上限取決于某些因素，例如對頂 部布線一電極層58的涂覆工藝的時間壓力。然而，從降低裂紋發(fā)生 率的角度來看，對于頂部布線一電極層58的厚度不存在上限。根據(jù) 實驗結(jié)果，即使當(dāng)頂部布線一電極層58的厚度增加到5um時，裂 紋發(fā)生率也確實變?yōu)?%。
在利用具有大楊氏模量值的材料(例如，銅或銅合金)形成位 于頂部布線一電極層58的下層上的第三接觸部分59時，可以將接 觸部分59的厚度考慮在內(nèi)。簡而言之，當(dāng)將頂部布線一電極層58 和接觸部分59的總厚度設(shè)為等于或大于0.7 P m時，裂紋發(fā)生率確 實降為0%。在本實施例中，由于利用銅形成接觸部分59 (即，銅 層59b)，因此與利用具有小楊氏模量值的材料形成接觸部分59的情 況相比，能夠減小頂部布線一電極層58的厚度。
根據(jù)本實施例，將鍵合焊盤62的厚度設(shè)為大于或等于0.5um， 優(yōu)選為1 li m?；谙率鲈囼灲Y(jié)果確定鍵合焊盤62的厚度。 圖8示出當(dāng)鍵合焊盤62的厚度從0um變化到3um、頂部布 線一電極層的厚度固定為2lim、且第三接觸部分59的厚度固定為 1 u m時的半導(dǎo)體器件1中的裂紋發(fā)生率的曲線。從圖8中可以看出， 隨著頂部鍵合焊盤62的厚度變大，提高了由鍵合焊盤62吸收的沖 擊力，從而可以降低裂紋發(fā)生率。當(dāng)鍵合焊盤62的厚度增加到0.5 W m時，裂紋發(fā)生頻降至0.5%以下。當(dāng)鍵合焊盤62的厚度增加到1 時，裂紋發(fā)生率變?yōu)?%。因此，在本實施例中，將鍵合焊盤 62的厚度設(shè)為大于或等于0.5um，優(yōu)選為lum。
鍵合焊盤62的厚度的上限取決于某些因素，例如對鍵合焊盤62 的涂覆工藝的時間壓力以及對鍵合焊盤62的構(gòu)圖工藝的精確度壓 力。但是，從降低裂紋發(fā)生率的角度考慮，對于鍵合焊盤62的厚度 不存在上限。根據(jù)實驗結(jié)果，即使當(dāng)鍵合焊盤62的厚度增加到3u m時，裂紋發(fā)生率也變?yōu)?%。
根據(jù)本實施例，如圖1和圖2所示，設(shè)置頂部布線一電極層58 的Cu層58b的寬度，從而使鍵合引線70的鍵合球與鍵合焊盤62 之間的接觸面71的外邊緣與Cu層58b的外邊緣在橫向上至少相隔 lum?；谙率龇治鼋Y(jié)果確定Cu層58b的寬度。
圖9A示出對鍵合引線70的鍵合球的外邊緣處的剪切應(yīng)力的分 析的模擬結(jié)果。在所述剪切應(yīng)力分析中，如圖9B所示，將由鋁(Al) 形成的鍵合焊盤62設(shè)置在由銅(Cu)形成的頂部布線一電極層58 上，并且將由金(Au)形成的鍵合引線70設(shè)置在鍵合焊盤62上。 通過改變鍵合引線70的鍵合球的外邊緣與頂部布線一電極層58的 外邊緣之間在橫向上的距離來執(zhí)行剪切應(yīng)力分析。
如圖9A所示，當(dāng)距離為零時，剪切應(yīng)力最大。隨著距離的增大， 剪切應(yīng)力降低。具體地，當(dāng)距離沿正向增大時，剪切應(yīng)力最終降為 零。相反，當(dāng)距離沿負(fù)向增大時，剪切應(yīng)力不會下降到某一值以下。 例如，當(dāng)假設(shè)在大于4.8X1(T5 (N/um2)的剪切應(yīng)力下產(chǎn)生裂紋時， 可以通過將所述距離設(shè)為大于或等于正1 u m來使剪切應(yīng)力降至4.8 X1(T5 (N/um2)以下。因此，在本實施例中，設(shè)置頂部布線一電極 層58的Cu層58b的寬度，從而使鍵合引線70的鍵合球與鍵合焊盤
62之間的接觸面71的外邊緣與Cu層58b的外邊緣在橫向上至少相 隔1 n m。
根據(jù)本實施例，利用具有大于或等于1.0X104 kg/mm2的大楊氏 模量值的材料形成頂部布線一電極層58?；谙率鲈囼灲Y(jié)果確定頂 部布線一電極層58的楊氏模量值。
圖10示出當(dāng)?shù)谌佑|部分59的厚度固定為lPm、鍵合焊盤 62的厚度固定為1 U m、頂部布線一 電極層58的厚度固定為2 u m、 且頂部布線一電極層58的材料在錫(Sn)、鋁(Al)、鈦(Ti)、銅 (Cu)和鉤(W)之間變化時的半導(dǎo)體器件1中的裂紋發(fā)生率的曲 線。從圖IO中可以看出，當(dāng)利用具有小楊氏模量值的錫(Sn)或者 鋁(Al)形成頂部布線一電極層58時，裂紋發(fā)生率高。相反，當(dāng)利 用楊氏模量值大于錫(Sn)和鋁(Al)中的每一個的楊氏模量值的 鈦(Ti)、銅(Cu)或者鉤(W)形成頂部布線一電極層58時，裂 紋發(fā)生率基本為零。鈦(TO具有IXIO4 kg/mm2的楊氏模量值，并 且鈦(Ti)的楊氏模量值小于銅(Cu)和鎢(W)中的每一個的楊 氏模量值。因此，在本實施例中，利用楊氏模量值大于或等于1X104 kg/mm2的材料形成頂部布線一電極層58。
根據(jù)本實施例，利用具有小于或等于8.0X 103 kg/mm2的小楊氏 模量值的材料形成鍵合焊盤62。基于下述試驗結(jié)果確定鍵合焊盤62 的楊氏模量值。
圖11示出當(dāng)?shù)谌佑|部分59的厚度固定為1 li m、鍵合焊盤62 的厚度固定為lPm、頂部布線一電極層58的厚度固定為2um、且 鍵合焊盤62的材料在錫(Sn)、鋁(Al)、鈦(Ti)、銅(Cu)和鎢
(W)之間變化時的半導(dǎo)體器件1中的裂紋發(fā)生率的曲線。從圖11 中可以看出，當(dāng)利用具有較大楊氏模量值的鈦(Ti)、銅(Cu)或者 鎢(W)形成鍵合焊盤62時，裂紋發(fā)生率高。相反，當(dāng)利用具有小 楊氏模量值的錫(Sn)或者鋁(Al)形成鍵合焊盤62時，裂紋發(fā)生 率基本為零。鋁(Al)具有8.0X103 kg/mm2的楊氏模量值，并且鋁
(Al)的楊氏模量值大于錫(Sn)的楊氏模量值。因此，在本實施 例中，利用楊氏模量值小于或等于8.0X103 kg/mm2的材料形成鍵合
焊盤62。
從圖10、 11中可以看出，裂紋發(fā)生率取決于形成頂部布線一電 極層58和鍵合焊盤62的材料的楊氏模量值。因此，可以利用除圖 10、 11所示的材料以外的其他材料形成頂部布線一電極層58和鍵合 焊盤62。例如，可以利用圖12所示的材料形成頂部布線一電極層 58和鍵合焊盤62。
如上所述，在根據(jù)本實施例的半導(dǎo)體器件1中，頂部布線一電 極層58的所有側(cè)壁均被第三絕緣膜60包圍，從而將頂部布線一電 極層58掩埋和固定在第三絕緣膜60中。因此，可以減小由引線鍵 合過程中的沖擊力導(dǎo)致的頂部布線一電極層58的變形。
利用楊氏模量值大于或等于1X104 kg/mm2的材料形成頂部布 線一電極層58。將頂部布線一電極層58的厚度設(shè)為大于或等于0.3 Um，優(yōu)選為0.7um，更優(yōu)選為lum。通過這種方法，適當(dāng)?shù)胤乐?頂部布線一電極層58的變形，從而可以防止位于頂部布線一電極層 58之下的元件和層間電介質(zhì)膜內(nèi)的裂紋。
利用楊氏模量值小于或等于8.0X 103 kg/mm2的材料形成鍵合焊 盤62。將鍵合焊盤62的厚度設(shè)為大于或等于0.5 u m，優(yōu)選為1 U m。 通過這種方法，鍵合焊盤62適當(dāng)?shù)匚找€鍵合過程中的沖擊力， 從而可以防止元件和層間電介質(zhì)膜內(nèi)的裂紋。
以下將說明半導(dǎo)體器件1的制造方法。按照常規(guī)方式將LDMOS 10、 CMOS 20和雙極型晶體管30形成到SOI襯底2。按照常規(guī)方式 形成布線結(jié)構(gòu)50的BSPG膜51、第一布線層52、第一接觸部分53、 第一絕緣膜54和第二接觸部分56。
在形成第二接觸部分56之后，形成第二絕緣膜57的第一 TEOS 膜57，使得第一 TEOS膜57的厚度近似等于稍后形成的第二布線層 55的厚度。然后，通過光蝕刻工藝將第二布線層55的溝槽形成到第 一 TEOS膜57的預(yù)定位置。然后，形成阻擋層金屬55a和Cu層55b。 然后，通過CMP拋光工藝將第二布線層55設(shè)置在第一 TEOS膜57a 的溝槽內(nèi)，其中第一TEOS膜57a用作阻止層。然后，形成氮化硅 膜57b以覆蓋第一 TEOS膜57a和第二布線層55的表面。
然后，形成第二 TEOS膜57c，使得第二 TEOS膜57c的厚度近 似等于稍后形成的第三接觸部分59的厚度。例如，形成第二TEOS 膜57c，使得第二 TEOS膜57c的厚度大約為1 u m。然后，通過光 蝕刻工藝將第三接觸部分59的溝槽形成到第二 TEOS膜57c和氮化 硅膜57b的預(yù)定位置。然后，形成阻擋層金屬59a和Cu層59b。然 后，通過CMP拋光工藝將第三接觸部分59設(shè)置在氮化硅膜57b和 第二 TEOS膜57c的溝t曹內(nèi)，其中第二 TEOS膜57c用作阻止層。
然后，形成第三絕緣膜60，使得第三絕緣膜60的厚度近似等于 稍后形成的頂部布線一電極層58的厚度。具體地，形成第三絕緣膜 60,使得頂部布線一電極層58的厚度大于或等于0.5lim，優(yōu)選為1 um。然后，通過光蝕刻工藝將頂部布線一電極層58的溝槽形成到 第三絕緣膜60的預(yù)定位置。然后，形成阻擋層金屬58a和Cu層58b， 其具有大楊氏模量值。然后，通過CMP拋光工藝將頂部布線一電極 層58設(shè)置在第三絕緣膜60的溝槽中，其中第三絕緣膜60用作阻止 層。由此，頂部布線一電極層58具有大厚度，并且頂部布線一電極 層58的所有側(cè)壁均被第三絕緣膜60包圍。此外，作為CMP拋光工 藝的結(jié)果，頂部布線一電極層58的頂表面相對于第三絕緣膜60的 頂表面變得平齊。
然后，在形成P-SiN膜61之后，將鍵合焊盤62的開口形成到 P-SiN膜61的預(yù)定位置。然后，形成具有小楊氏模量值的金屬材料， 并通過構(gòu)圖工藝使其成形為鍵合焊盤62。然后，將鍵合引線70引線 鍵合到鍵合焊盤62。由此，制造根據(jù)本實施例的半導(dǎo)體器件。
以下將參考圖13對本發(fā)明的第二實施例進行說明。如圖13所 示，第二實施例是指在其中形成頂部布線一電極層58的層上存在自 由空間90的情況。自由空間90是除其中形成LOMOS 10、由CMOS 20和雙極型晶體管30構(gòu)成的邏輯電路以及用于電連接邏輯電路的 每一部分的鍵合焊盤62的區(qū)域之外的區(qū)域。
將頂部布線一電極層58的虛擬圖案91形成到自由空間90，將 鍵合焊盤62形成在虛擬圖案91上，從而使鍵合引線70通過鍵合焊 盤62可連接到頂部布線一電極層58。只要容納半導(dǎo)體器件1的封裝
的管腳數(shù)量被允許，那么就能夠通過鍵合引線70連接管腳和虛擬圖 案91。
根據(jù)第二實施例，將頂部布線一電極層58的虛擬圖案91形成 到自由空間90。通過這種方法，可以提高熱容量和散熱面積，從而 可以有效地釋放熱量。此外，當(dāng)將虛擬圖案91連接到鍵合引線70 時，還通過鍵合引線70散熱。由此，提高了散熱效率。此外，可以 通過將頂部布線一 電極層58的虛擬圖案91形成到自由空間90而容 易并準(zhǔn)確地使頂部布線一電極層58平坦化。 (修改)
可以通過各種方式修改上述第一和第二實施例。在上述實施例 中，通過使用SOI襯底2形成半導(dǎo)體器件1 。在SOI襯底2中，絕 緣膜9降低了熱導(dǎo)率。頂部布線一電極層58補償了熱導(dǎo)率的降低。 或者，可以通過使用諸如單晶硅(single silicon)襯底的其它襯底形 成半導(dǎo)體器件l。
在上述實施例中，半導(dǎo)體器件1包括LDMOS 10、 CMOS 20和 雙極型晶體管30?；蛘撸雽?dǎo)體器件1可以包括消耗大電流(例如， 至少10安培)的功率元件。
在形成于半導(dǎo)體器件1中的LDMOS 10、 CMOS 20和雙極型晶 體管30之外或替代它們，半導(dǎo)體器件1可以包括位于其上的無源元 件。
在上述實施例中，與頂部布線一電極層58—樣，利用具有大楊 氏模量值的材料形成第三接觸部分59。或者，與鍵合焊盤62—樣， 可以利用具有小楊氏模量值的材料形成第三接觸部分59。
在上述實施例中，利用具有大楊氏模量值的材料形成頂部布線 一電極層58?；蛘?，可以利用具有小楊氏模量值的材料形成頂部布 線一電極層58的側(cè)壁(例如，阻擋層金屬58a)。
在上述實施例中，將鍵合焊盤62電連接到鍵合引線70，從而可 以通過鍵合引線70將半導(dǎo)體器件1電連接到外部器件?；蛘?，可以 將鍵合悍盤62電連接到金屬凸起。
在上述實施例中，頂部布線一電極層58的頂表面相對于第三絕
緣膜60的頂表面基本平齊。"基本平齊"的含義包括頂部布線一電 極層58的頂表面從第三絕緣膜60略微凹陷或突出的情況，如圖14A 和14B所示。
在上述實施例中，在形成作為鈍化膜的P-SiN膜61之后形成鍵 合焊盤62，并且鍵合焊盤62部分位于比P-SiN膜61所在的層更高 的層上?；蛘撸梢栽谛纬蒔-SiN膜61之前形成鍵合焊盤62。當(dāng)在 P-SiN膜61之前形成鍵合焊盤62時，可以通過P-SiN膜61覆蓋鍵 合焊盤62，如圖15所示。如前所述，利用具有小楊氏模量值的材料 形成鍵合焊盤62，并且可以通過鍵合沖擊力使其塑性變形。通過利 用P-SiN膜61覆蓋鍵合焊盤62，可以通過P-SiN膜61防止由于鍵 合沖擊力而導(dǎo)致的鍵合焊盤62的橫向移動。
以下將參考圖16A-18對本發(fā)明的第三實施例進行說明。第三實 施例是指形成具有大厚度的布線層的方法。例如，可以采用根據(jù)第 三實施例的布線形成方法，以形成半導(dǎo)體器件1的頂部布線一電極 層58。
(第一層間電介質(zhì)膜形成工藝)
首先，制備襯底110。如圖16A所示，預(yù)先在襯底110的表面 110a上形成下部布線層111。襯底110為硅襯底、SOI襯底等。利用 銅(Cu)、鋁(Al)、鉬(Mo)等形成下部布線層111。下部布線層 lll可以設(shè)有用于防止擴散的阻擋層(未示出)。
然后，在襯底110的表面110a上形成第一層間電介質(zhì)膜112。 第一層間電介質(zhì)膜112具有足以在其中形成通孔溝槽113和布線溝 槽115的第一厚度tl。第一層間電介質(zhì)膜112優(yōu)選為低k膜，以降 低串t尤。在本實施例中，第一層間電介質(zhì)膜112是具有3.5um的第 一厚度tl的二氧化硅(Si02)膜，并且其通過化學(xué)氣相淀積(CVD) 工藝而形成?；蛘?，第一層間電介質(zhì)膜112可以是低k膜，例如SiOC 膜、FSG膜、PSG膜、BPSG膜、SOG膜等。 (通孔溝槽形成工藝)
然后，在第一層間電介質(zhì)膜112的表面上淀積光刻膠。然后， 通過光刻工藝形成對應(yīng)于用于連接下部布線層111和上部布線層 119的通孔溝槽113的第一光刻膠圖案。
然后，如圖16B所示，通過使用第一光刻膠圖案作為掩模沿厚 度方向?qū)Φ谝粚娱g電介質(zhì)膜112實施第一各向異性蝕刻工藝。由此， 形成具有寬度wl (例如，lum)的通孔溝槽113。例如，通過調(diào)整 干法蝕刻工藝中的條件，例如氣體組成、壓力和輸出，來執(zhí)行第一 各向異性蝕刻。將第一各向異性蝕刻工藝中的蝕刻量設(shè)為第一厚度 tl，從而使通孔溝槽113到達下部布線層111。在這種情況下，下部 布線層111可以用作為蝕刻阻止層。由此，通孔溝槽113具有等于 第一層間電介質(zhì)膜112的第一厚度tl的均勻深度，并且通孔溝槽113 的底部變平。在形成通孔溝槽113之后，通過常規(guī)工藝去除第一光 刻膠圖案。
(第二層間電介質(zhì)膜形成工藝)
然后，如圖17A所示，將第二層間電介質(zhì)膜114形成在第一層 間電介質(zhì)膜112上，其中形成通孔溝槽113。將第二層間電介質(zhì)膜 114的第二厚度t2設(shè)為等于或小于第一層間電介質(zhì)膜112的第一厚 度tl。例如，第二層間電介質(zhì)膜114為二氧化硅(Si02)膜，并且 具有2.5 u m的第二厚度t2。可以利用不同的材料形成第一和第二層 間電介質(zhì)膜112和114。
還在通孔溝槽113的底部淀積第二層間電介質(zhì)膜114， 一直淀積 到等于第二厚度t2的深度。結(jié)果，通孔溝槽113沿深度方向升高了 等于第二層間電介質(zhì)膜114的第二厚度t2的距離。還在通孔溝槽113 的內(nèi)表面上淀積第二層間電介質(zhì)膜114。結(jié)果，在通孔溝槽113的內(nèi) 表面上形成傾斜部分113a，從而使通孔溝槽113朝向底部變窄。
在本實施例中，由于分別形成第一和第二層間電介質(zhì)膜，因此 通孔溝槽113可以具有小的縱橫比。由此，盡管通孔溝槽113具有 窄寬度，但是通孔溝槽113能夠容易地抵達下部布線層111。 (布線溝槽形成工藝)
然后，在第二層間電介質(zhì)膜114的表面上淀積光刻膠。然后， 通過光刻工藝形成對應(yīng)于用于上部布線層119的布線溝槽115的第 二光刻膠圖案。對應(yīng)于第一光刻膠圖案使第二光刻膠圖案成形，并
且將第二光刻膠圖案的寬度設(shè)為大于第一光刻膠圖案的寬度。
然后，如圖17B所示，通過使用第二光刻膠圖案作為掩模沿厚 度方向?qū)Φ诙娱g電介質(zhì)膜114實施第二各向異性蝕刻。由此，形 成具有寬度w2 (例如，1.5um)的布線溝槽115。例如，通過調(diào)整 干法蝕刻工藝中的條件，例如氣體組成、壓力和輸出，來執(zhí)行第二 各向異性蝕刻。將第二各向異性蝕刻工藝中的蝕刻量設(shè)為大于第二 厚度t2的第三厚度t3。例如，第三厚度t3為5ixm。
在第二各向異性蝕刻的早期階段，根據(jù)第二光刻膠圖案形成布 線溝槽115。因此，在保持其形狀的同時，使通孔溝槽113沿深度方 向下降。
然后，當(dāng)通孔溝槽113的底部到達下部布線層111時，下部布 線層111用作蝕刻阻止層。因此，隨著第二各向異性蝕刻工藝的進 行，布線溝槽115的深度增加。此外，隨著布線溝槽115的深度的 增加，通孔溝槽113的深度減小。如圖17C所示，當(dāng)通孔溝槽113 的深度變得等于厚度t4時，就完成了第二各向異性蝕刻工藝。
由此，將具有1.5 ix m的寬度和5 li m的深度的布線溝槽115形 成到第一和第二層間電介質(zhì)膜112、 114。將具有傾斜部分113a的通 孔溝槽113形成到位于布線溝槽115的中央的第一層間電介質(zhì)膜 112。由于傾斜部分113a，通孔溝槽113以如下方式朝向底部變窄 通孔溝槽113具有1 li m的頂部寬度wl以及處于0.5 u m和0.8 U m 之間的底部寬度w3。
通過將第二各向異性蝕刻工藝中的蝕刻量設(shè)為大于第二層間電 介質(zhì)膜114的第二厚度t2，可以使通孔溝槽113的底部確實到達下 部布線層lll。此外，通過這種方法，通孔溝槽113可以具有等于厚 度t4的均勻深度。
在形成布線溝槽115之后，通過常規(guī)工藝去除第二光刻膠圖案。 (布線形成工藝)
然后，通過利用諸如銅(Cu)的導(dǎo)電布線材料填充通孔溝槽113 和布線溝槽115來形成布線。
首先，在通孔溝槽113和布線溝槽115的內(nèi)壁上形成阻擋層116。
阻擋層116防止布線材料擴散到第一和第二層間電介質(zhì)膜112、 114 中。例如，阻擋層116是通過PVD工藝或CVD工藝形成的氮化鉭 (TaN)層或氮化鈦(TiN)層。
然后，在阻擋層116的表面上形成籽晶層117。在填充布線材料 時，籽晶層117用作電極。例如，通過銅濺射形成籽晶層117。
然后，通過電鍍以布線材料填充通孔溝槽113和布線溝槽115。 在填充之后，通過CMP工藝去除溝槽113、 115之外的過量布線材 料，從而可以使上部布線層119平坦化?；蛘?，可以通過諸如回蝕 工藝的其它工藝使上部布線層119平坦化。
由于通孔溝槽113具有傾斜部分113a，因此與通孔溝槽113沒 有傾斜部分的情況相比，可以容易地將阻擋層116和籽晶層117形 成到通孔溝槽113。因此，很好地形成籽晶層117，從而可以確保以 布線材料填充通孔溝槽113?？梢孕纬删哂兴谕男螤畹耐?18。
由此，在第一和第二層間電介質(zhì)膜112、 114中形成具有1.5um 的寬度和5um的厚度的上部布線層119。在第一層間電介質(zhì)膜112 中形成具有l(wèi)um的頂部寬度以及處于0.5um和0.8um之間的底 部寬度的通孔118。
在本實施例中，布線材料為銅(Cu)。或者，布線材料可以是鋁 (Al)。在這種情況下，通過回流工藝以布線材料(即，鋁)填充通 孔溝槽113和布線溝槽115。
如上所述，在第一層間電介質(zhì)膜形成工藝中，在襯底110的表 面110a上形成第一層間電介質(zhì)膜112。然后，在通孔溝槽形成工藝 中，對第一層間電介質(zhì)膜112進行各向異性蝕刻直到暴露下部布線 層111為止，由此形成通孔溝槽U3。然后，在第二層間電介質(zhì)膜形 成工藝中，在第一層間電介質(zhì)膜112和通孔溝槽113上形成第二層 間電介質(zhì)膜114。然后，在布線溝槽形成工藝中，通過對第一和第二 層間電介質(zhì)膜112、 114進行各向異性蝕刻而將通孔溝槽113和布線 溝槽115連接起來。將第二層間電介質(zhì)膜形成工藝和布線溝槽形成 工藝重復(fù)一定的次數(shù)。然后，在布線形成工藝中，以布線材料填充 通孔溝槽113和布線溝槽115，從而形成通孔118和上部布線層119。
通孔溝槽形成工藝確保通孔溝槽113具有等于第一層間電介質(zhì) 膜112的厚度的厚度。因此，通過將布線溝槽形成工藝中的蝕刻量 設(shè)為大于第二層間電介質(zhì)膜114的厚度，可以使通孔溝槽113確實 到達下部布線層13。
通過這種方法，可以在不進行過蝕刻的情況下使通孔118具有 所期望的厚度(即，深度)。因此，可以使下部和上部布線層lll和 119之間的第一層間電介質(zhì)膜112保持足夠的厚度，從而防止由于泄 漏電流的增大而導(dǎo)致的短路。
根據(jù)本實施例，通孔118可以具有所期望的厚度，并且還可以 形成具有大厚度的上部布線層119。
在第二層間電介質(zhì)膜形成工藝中，將第二層間電介質(zhì)膜114的 厚度設(shè)為小于或等于第一層間電介質(zhì)膜112的厚度。因此，可以減 小連接通孔溝槽113和布線溝槽115所需的蝕刻量，從而可以使通 孔溝槽113的厚度均勻。
在布線溝槽形成工藝中，將第一和第二層間電介質(zhì)膜112、 114 蝕刻至大于第二層間電介質(zhì)膜114的厚度的深度。通過這種方法， 通孔溝槽113可以確實到達下部布線層111。
通孔溝槽113具有傾斜部分113a，從而使通孔溝槽113的寬度 朝向下部布線層111變窄。通過這種方法，可以將阻擋層116和籽 晶層117 —直形成到通孔溝槽113的底部。因此，能夠以布線材料 確實地填充通孔溝槽113，從而使通孔118能夠具有與通孔溝槽113 相同的形狀。
可以通過各種方式修改上述第三實施例。在第三實施例中，在 通孔溝槽形成工藝中下部布線層111用作阻止層?；蛘撸梢栽谙?部布線層111的表面上預(yù)先形成蝕刻阻止層。利用相對于第一層間 電介質(zhì)膜112具有大蝕刻選擇性的材料形成蝕刻阻止層。例如，可 以利用氮化硅(Si3N4)或碳化硅(SiC)形成蝕刻阻止層。在布線形 成工藝之前通過蝕刻工藝去除蝕刻阻止層。
在重復(fù)一定次數(shù)的第二層間電介質(zhì)膜形成工藝和布線溝槽形成 工藝之后，執(zhí)行布線形成工藝。通過這種方法，可以增加上部布線
層119的厚度。
例如，如圖19A、 19B所示，在形成最下層上的第二層間電介 質(zhì)膜114a且形成一次布線溝槽115之后，使第二層間電介質(zhì)膜 114b-114e彼此疊置。例如，第二層間電介質(zhì)膜114b-114e中的每一 個具有2ym的厚度。每當(dāng)疊置第二層間電介質(zhì)膜114b-114e中的一 個時，執(zhí)行第二層間電介質(zhì)膜形成工藝和布線溝槽形成工藝，以形 成布線溝槽115。在這種情況下，布線溝槽115的寬度朝向下部布線 層111變窄。然后，在疊置頂層上的第二層間電介質(zhì)膜114e之后， 執(zhí)行布線形成工藝。在布線形成工藝中，以布線材料填充通孔溝槽 113和布線溝槽115。由此，形成通孔U8和上部布線層119。在這 種情況下，上部布線層119具有13lim的大厚度。
在形成上部布線層119之后，通過執(zhí)行從第一層間電介質(zhì)膜形 成工藝到布線形成工藝的一系列工藝，而在上部布線層119上形成 新的通孔和新的上部布線層。通過這種方法，可以增加上部布線層 119的厚度。
例如，如圖20所示，在形成通孔118a和上部布線層119a之后，
執(zhí)行從第一層間電介質(zhì)膜形成工藝到布線形成工藝的一系列工藝， 從而在上部布線層U9a上依次疊置新的通孔118b和新的上部布線 層119b。由此，可以增加上部布線層的厚度。如圖20所示，由于上 部布線層119a比下部布線層111寬，因此通孔118b可以寬于通孔 118a。同樣地，上部布線層119b可以寬于上部布線層119a。
可以將這樣的變化和修改理解為處于由所附權(quán)利要求書所限定 的本發(fā)明的范圍內(nèi)。
權(quán)利要求
1、一種半導(dǎo)體器件，包括半導(dǎo)體襯底(2)；形成在所述半導(dǎo)體襯底(2)中的半導(dǎo)體元件(10、20、30)；設(shè)置在所述半導(dǎo)體襯底(2)上的層間電介質(zhì)膜(51、54、57、60)；多個布線層(52、55、58)，使其形成為多層，并且通過所述層間電介質(zhì)膜(51、54、57、60)將其電耦合到所述半導(dǎo)體元件(10、20、30)；以及電耦合到所述多個布線層(52、55、58)中的頂部布線層(58)的電極焊盤(62)，將所述焊盤(62)配置為與金屬構(gòu)件(70)鍵合，用于將所述半導(dǎo)體元件(10、20、30)電耦合到外部器件，其中將所述頂部布線層(58)配置為兼作設(shè)置在所述電極焊盤(62)之下的電極層的頂部布線-電極層(58)，其中利用具有第一楊氏模量值的第一材料形成所述頂部布線-電極層(58)，其中利用具有小于所述第一楊氏模量值的第二楊氏模量值的第二材料形成所述電極焊盤(62)；其中將所述頂部布線-電極層(58)的電極層設(shè)置在所述半導(dǎo)體元件(10、20、30)的正上方，其中使所述電極焊盤(62)和所述電極層形成為多層，以形成焊盤結(jié)構(gòu)，并且其中所述層間電介質(zhì)膜(51、54、57、60)包括絕緣膜(60)，所述絕緣膜(60)包圍所述頂部布線-電極層(58)，以覆蓋所述頂部布線-電極層(58)的側(cè)壁。
2、 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件， 其中利用第三材料形成所述金屬構(gòu)件(70)，并且 其中所述第一材料和所述第二材料之間的第一相互擴散系數(shù)小于所述第二材料和所述第三材料之間的第二相互擴散系數(shù)。
3、 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件， 其中所述第一材料為銅或銅合金， 其中所述第二材料為鋁或鋁合金，并且 其中所述第三材料為金。
4、 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件， 其中所述金屬構(gòu)件(70)為鍵合引線(70)， 其中設(shè)置所述電極焊盤(62)的厚度，從而在將所述鍵合引線(70)引線鍵合到所述電極焊盤(62)之后，使所述電極焊盤(62) 保持置于所述鍵合引線(70)和所述頂部布線一電極層(58)之間。
5、 根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其中使所述頂部布線一電極層(58)的外邊緣與所述鍵合引線 (70)和所述電極焊盤(62)之間的接觸面(71)的外邊緣在平行 于所述接觸面(71)的方向上至少相隔lum。
6、 根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，還包括 設(shè)置在所述層間電介質(zhì)膜(51、 54、 57、 60)中的通孔中的接觸構(gòu)件(59)，其位于所述頂部布線一電極層(58)的所述電極層的 正下方，以將所述頂部布線一電極層(58)耦合到所述多個布線層 (52、 55、 58)中的第一個布線層(55)。
7、 根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其中利用具有大于所述第一楊氏模量值的第三楊氏模量值的第 三材料形成所述接觸構(gòu)件(59)，并且其中所述接觸構(gòu)件(59)的外邊緣與所述鍵合引線和所述電極 焊盤(62)之間的接觸面的外邊緣在平行于所述接觸面的方向上至 少相隔lum。
8、 根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其中利用具有大于所述第一楊氏模量值的第三楊氏模量值的第 三材料形成所述接觸構(gòu)件(59)，并且其中所述頂部布線一電極層(58)和所述接觸構(gòu)件(59)的總 厚度等于或大于0.3um。
9、 根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中所述頂部布線一電極層(58)和所述接觸構(gòu)件(59)的總 厚度等于或大于0.7 ix m。
10、 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件， 其中所述頂部布線一電極層(58)的厚度等于或大于0.5um。
11、 根據(jù)權(quán)利要求10所述的半導(dǎo)體器件， 其中所述頂部布線一電極層(58)的厚度等于或大于lum。
12、 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括鈍化膜(61)，其覆蓋所述頂部布線一電極層(58)的頂表面， 并具有暴露所述電極焊盤(62)的開口。
13、 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括鈍化膜(61)，其覆蓋所述頂部布線一電極層(58)的頂表面和 所述電極焊盤(62)的周邊部分。
14、根據(jù)權(quán)利要求12所述的半導(dǎo)體器件， 其中采用化學(xué)氣相淀積來淀積所述鈍化膜(61)。
15、根據(jù)權(quán)利要求1-14中任一項所述的半導(dǎo)體器件， 其中所述鈍化膜(61)的頂表面相對于所述絕緣膜(60)的頂表面基本上是平的。
16、 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件， 其中所述半導(dǎo)體元件(10、 20、 30)包括功率元件(10、 20、30)和邏輯電路，并且其中將所述頂部布線一電極層(58)電連接到所述功率元件(10、 20、 30)和所述邏輯電路中的每一個。
17、 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中將所述半導(dǎo)體襯底(2)配置為絕緣體上硅襯底(2)，所述 絕緣體上硅襯底(2)具有支撐襯底(3)、設(shè)置在所述支撐襯底(2) 上的有源層(5)和置于所述支撐襯底(3)和所述有源層(5)之間 的氧化物膜(4)，并且其中通過形成在所述有源層(5)中并由絕緣構(gòu)件(9)所填充 的溝槽(8)將所述半導(dǎo)體元件(10、 20、 30)無源隔離。
18、 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中在形成所述頂部布線一電極層(58)的層上存在自由空間 (卯)，并且其中在所述自由空間(90)中形成由所述第一材料形成的虛擬 圖案(91)。
19、 根據(jù)權(quán)利要求18所述的半導(dǎo)體器件， 其中將所述電極焊盤(62)連接到所述虛擬圖案(91)，并且 其中所述虛擬圖案(91)通過所述電極焊盤(62)可連接到所述金屬構(gòu)件(70)。
20、 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述電極焊盤(62)可以由于鍵合力而發(fā)生塑性變形，其 中所述鍵合力是當(dāng)將所述金屬構(gòu)件(70)鍵合到所述電極焊盤(62) 時而被施加到所述電極焊盤(62)的。
21、 根據(jù)權(quán)利要求20所述的半導(dǎo)體器件， 其中所述第二材料的所述第二楊氏模量值小于或等于8.0X103kg/mm2 。
22、 根據(jù)權(quán)利要求20所述的半導(dǎo)體器件， 其中所述電極焊盤(62)的厚度大于或等于0.5txm。
23、 根據(jù)權(quán)利要求20所述的半導(dǎo)體器件， 其中所述頂部布線一電極層(58)不會由于所述鍵合力而發(fā)生塑性變形。
24、 根據(jù)權(quán)利要求22所述的半導(dǎo)體器件， 其中所述第一材料的所述第一楊氏模量值大于或等于i.oxio4kg/mm2。
25、 根據(jù)權(quán)利要求20所述的半導(dǎo)體器件， 其中將所述焊盤結(jié)構(gòu)設(shè)置在所述半導(dǎo)體元件(10、 20、 30)的正上方。
26、 一種形成半導(dǎo)體器件的布線的方法，所述方法包括(a) 制備具有其上形成下部布線層(1U)的表面(110a)的 襯底(110);(b) 在所述襯底(110)的表面(110a)上形成第一層間電介 質(zhì)膜(112);(c) 對所述第一層間電介質(zhì)膜(112)進行各向異性蝕刻直到 暴露所述下部布線層(111)為止，由此形成通孔溝槽(113);(d) 在所述第一層間電介質(zhì)膜(112)和所述通孔溝槽(113) 上形成第二層間電介質(zhì)膜(114); (e) 通過對所述第一和第二層間電介質(zhì)膜(112、 114)進行各 向異性蝕刻形成布線溝槽(115)，所述布線溝槽(115)連接到所述 通孔溝槽(113);(f) 將步驟(d)和步驟(e)重復(fù)一定的次數(shù)；以及(g) 在步驟(f)之后，利用導(dǎo)電布線材料填充所述通孔溝槽 (113)和所述布線溝槽(115)，以形成上部布線層(119)和通孔 (118)，所述通孔(118)電連接所述上部布線層(119)和所述下部布線層(111)。
27、 根據(jù)權(quán)利要求26所述的方法，其中在步驟(d)中，形成厚度小于或等于第一層間電介質(zhì)膜 (112)的厚度的所述第二層間電介質(zhì)膜(114)。
28、 根據(jù)權(quán)利要求26所述的方法，其中在步驟(e)中，對所述第一和第二層間電介質(zhì)膜(112、 114)的各向異性蝕刻量大于所述第二層間電介質(zhì)膜(114)的厚度。
29、 半導(dǎo)體器件的布線，所述布線通過根據(jù)權(quán)利要求26-28中 任一項所述的方法來形成，其中所述通孔(118)具有傾斜部分，其使得所述通孔(118) 朝向所述下部布線層(111)變窄。
全文摘要
一種半導(dǎo)體器件，包括襯底(2)、形成在襯底(2)中的元件(10、20、30)、形成在襯底(2)上的層間電介質(zhì)膜(51、54、57、60)、布線層(52、55、58)和電極焊盤(62)。使布線層(52，55，58)形成為多層，并通過層間電介質(zhì)膜(51、54、57、60)使其電連接到所述元件(10、20、30)。將電極焊盤(62)電耦合到布線層(52、55、58)的頂部布線層(58)。將頂部布線層(58)配置為兼作設(shè)置在電極焊盤(62)之下的電極層的頂部布線—電極層(58)。將頂部布線—電極層(58)的電極層設(shè)置在半導(dǎo)體元件(10、20、30)的正上方。使電極焊盤(62)和電極層形成為多層，以形成焊盤結(jié)構(gòu)。
文檔編號H01L23/485GK101170091SQ200710166889
公開日2008年4月30日 申請日期2007年10月23日 優(yōu)先權(quán)日2006年10月24日
發(fā)明者堅田滿孝, 小邑篤, 成瀨孝好, 葛原剛 申請人:株式會社電裝