專利名稱：半導(dǎo)體元件及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體元件及其制作方法，且特別涉及一種存儲器元件 及其制作方法。
背景技術(shù)：
動態(tài)隨t幾存取存儲器(dynamic random access memory, 以下簡稱為 DRAM)通過存儲單兀(memory cell)內(nèi)電容器的充電(charging)狀態(tài)來 儲存數(shù)據(jù)。隨著DRAM體積的縮小，存儲器中存儲單元的面積必須不斷減少， 使集成電路中能容納大量存儲單元單元，從而提高DRAM的密度。然而，為 儲存足夠的電荷，存儲單元電容的電極板部分必須具有足夠的表面積。因此， 借助溝槽電容，在襯底內(nèi)制作溝槽電容儲存區(qū)，以縮減存儲單元所占用的面 積。
目前半導(dǎo)體業(yè)界廣泛使用垂直晶體管(vertical transistor)結(jié)構(gòu)，其優(yōu)點
在于可以將柵極的長度維持在一個可得到低漏電流的適當(dāng)值，不但不會減小 位線電壓，也不會增加存儲單元的橫向面積。并且，以直接設(shè)置于垂直晶體 管下方的深溝槽電容(deep trench capacitor)配合上述垂直晶體管，可更進(jìn) 一步降低占用存儲單元的面積。
在上述垂直式存儲裝置技術(shù)中，儲存電容設(shè)置于深溝槽的下半部，而存 取場效晶體管則設(shè)置于深溝槽的上半部。另外，厚介電層設(shè)置于電容與晶體 管之間作為電性絕緣層，其稱作溝槽頂端氧化硅層(trench top oxide， TTO)。
當(dāng)元件尺寸不斷縮小時(例如運用溝道長度小于50nm以下的工藝時)， 由于溝槽開口太小， 一般借助離子注入形成源/漏極的工藝會產(chǎn)生注入不均的 問題，所以業(yè)界亟需一種可以解決上述問題的方法。

發(fā)明內(nèi)容
為了解決上述問題，本發(fā)明提供一種半導(dǎo)體元件的制作方法，包括以下步驟提供上方具有堆疊層的襯底，其中該堆疊層與該襯底具有溝槽，而該 溝槽的底部低于該襯底的表面；進(jìn)行外延工藝，以在該溝槽的側(cè)壁與底部形 成外延層；在該外延層的表面順應(yīng)性地沉積氧化層；以及除去部分位于該溝 槽的底部的外延層以露出部分襯底。
上述半導(dǎo)體元件的制作方法中，該外延工藝可包括氣相外延法或液相外 延法。
上述半導(dǎo)體元件的制作方法中，該外延工藝可為現(xiàn)場外延工藝。 上述半導(dǎo)體元件的制作方法中，該外延工藝可包括氫化物氣相外延法、
分子束外延法或有機金屬化學(xué)氣相沉積法。
上述半導(dǎo)體元件的制作方法可在進(jìn)行該外延工藝的步驟前包括去除該溝
槽底部與側(cè)壁的原生氧化物層。
上述半導(dǎo)體元件的制作方法中，除去部分位于該溝槽底部的該氧化層和
該外延層以露出部分該襯底的方法可包括干蝕刻法或濕蝕刻法。
上述半導(dǎo)體元件的制作方法中，除去部分位于該溝槽底部的該氧化層和
該外延層以露出部分該襯底的方法可為反應(yīng)性離子蝕刻法。 上述半導(dǎo)體元件的制作方法中，該襯底可為p型硅襯底。 上述半導(dǎo)體元件的制作方法中，該堆疊層可為介電層。 上述半導(dǎo)體元件的制作方法中，該堆疊層可包括墊氧化物層與氮化物層。 上述半導(dǎo)體元件的制作方法中，位于該開口的側(cè)壁的外延層可作為晶體
管的源極/漏極區(qū)域。
上述半導(dǎo)體元件的制作方法中，該氧化層可為四乙氧基硅烷(TEOS)或
氧化硅。
本發(fā)明還提供一種半導(dǎo)體元件，包括襯底，該襯底含有溝槽，該溝槽 具有底部和一對側(cè)壁；外延層，位于該溝槽的側(cè)壁；以及氧化層，位于該外 延層的表面。
上述半導(dǎo)體元件中，該氧化層可為四乙氧基硅垸或氧化硅。 上述半導(dǎo)體元件中，該襯底可為p型硅襯底。
本發(fā)明另外提供一種半導(dǎo)體元件，包括含有堆疊層和溝槽的半導(dǎo)體襯 底；位于該溝槽側(cè)壁的外延層；以及位于該外延層表面的氧化層。 本發(fā)明能夠解決源/漏極離子注入不均的問題。為讓本發(fā)明的上述和其他目的、特征、和優(yōu)點能更明顯易懂，下文特舉 出優(yōu)選實施例，并配合附圖進(jìn)行如下詳細(xì)說明。


圖1A至圖1B是顯示一比較例的動態(tài)隨機存取存儲器的工藝剖面圖。 圖2A 圖2E是顯示本發(fā)明一優(yōu)選實施例的動態(tài)隨機存取存儲器的工藝 剖面圖。
其中，附圖標(biāo)記說明如下-100 半導(dǎo)體襯底；
101 墊氧化硅層； 102 氮化硅層； 110~溝槽； 112 原生氧化物層；
114、 114a 外延層； 120 氧化層。
具體實施例方式
比較例
圖1A至圖1B是顯示一比較例的動態(tài)隨機存取存儲器的工藝剖面圖。
請參閱圖1A，首先，提供半導(dǎo)體襯底IOO，例如硅襯底，其具有由墊氧 化硅層101及氮化硅層102共同形成的掩模層定義出的溝槽110。
通常，由于溝槽IIO暴露于空氣中，因此會形成原生氧化物層112。請 參閱圖1B，在進(jìn)行后續(xù)工藝之前，通常會先除去原生氧化物層112，以利后 續(xù)柵極工藝等的進(jìn)行。
實施例
以下，僅就本實施例的特征加以描述，其余公知的存儲器單元制造方法 不在此贅述。
圖2A 圖2E是顯示本發(fā)明一優(yōu)選實施例的動態(tài)隨機存取存儲器的工藝 剖面圖。
請參閱圖2A，首先，提供半導(dǎo)體襯底IOO，例如p型硅襯底，其具有由墊氧化硅層101及氮化硅層102共同形成的掩模層定義出的溝槽110。其中， 可借助高溫爐管進(jìn)行加熱氧化的方式，在半導(dǎo)體襯底100的表面形成墊氧化 硅層101;另外，氮化硅層102可以借助低壓化學(xué)氣相沉積法形成。
通常，由于溝槽110暴露于空氣中，因此會在溝槽110側(cè)壁形成薄薄的 原生氧化物層112。
請參閱圖2B，接著除去原生氧化物層112。其中，除去原生氧化物層112 的方法包括干蝕刻法或濕蝕刻法、氣相蝕刻法。
接下來為本實施例的技術(shù)特征部分，請參閱圖2C，除去原生氧化物層 112之后在溝槽IIO進(jìn)行現(xiàn)場外延工藝(in-situ epitaxy)，也就是說除了在溝 槽110內(nèi)形成一層外延層114外，同時還在外延層114中加入摻雜物。其中， 上述現(xiàn)場外延工藝可以利用氣相外延法或液相外延法；而氣相外延法中較常 用的是氫化物氣相外延法、分子束外延法或有機金屬化學(xué)氣相沉積法。至于 上述外延法均為現(xiàn)有技術(shù)，在此也不再贅述。
請參閱圖2D，接著在氮化硅層102和外延層114的表面順應(yīng)性地沉積氧 化層120，該氧化層可例如是四乙氧基硅垸或是氧化硅，而沉積方式可利用 如化學(xué)氣相沉積(CVD)方式進(jìn)行。
接著請參閱圖2E，除去部分位于溝槽110底部的氧化層120和外延層 114以露出部分硅襯底，而除去的方法以干蝕刻法等各向異性蝕刻法為優(yōu)選， 例如反應(yīng)性離子蝕刻法等。部分殘留于溝槽IIO側(cè)壁的外延層114a作為晶體 管的源極/漏極區(qū)域，而源極區(qū)域與漏極區(qū)域間的半導(dǎo)體襯底100即為溝道區(qū) 域。后續(xù)工藝可依據(jù)現(xiàn)有技術(shù)以完成下凹式溝道(recess channel)晶體管。
借助本發(fā)明的方法，可以解決現(xiàn)有技術(shù)中源/漏極注入不均的問題。
雖然以上通過數(shù)個優(yōu)選實施例公開了本發(fā)明，然而其并非用以限定本發(fā) 明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，應(yīng)可作任意的改 動與修改，因此本發(fā)明的保護(hù)范圍應(yīng)以所附權(quán)利要求為準(zhǔn)。
權(quán)利要求
1.一種半導(dǎo)體元件的制作方法，包括以下步驟提供上方具有堆疊層的襯底，其中該堆疊層與該襯底具有溝槽；進(jìn)行外延工藝，以在該溝槽的側(cè)壁與底部形成外延層；在該外延層的表面順應(yīng)性沉積氧化層；以及除去部分位于該溝槽底部的該氧化層和該外延層以露出部分該襯底。
2. 如權(quán)利要求1所述的半導(dǎo)體元件的制作方法，其中該外延工藝為現(xiàn)場 外延工藝。
3. 如權(quán)利要求1所述的半導(dǎo)體元件的制作方法，在進(jìn)行該外延工藝的步 驟前包括去除該溝槽底部與側(cè)壁的原生氧化物層。
4. 如權(quán)利要求1所述的半導(dǎo)體元件的制作方法，其中除去部分位于該溝 槽底部的該氧化層和該外延層以露出部分該襯底的方法為反應(yīng)性離子蝕刻 法。
5. 如權(quán)利要求1所述的半導(dǎo)體元件的制作方法，其中該襯底為p型硅襯底。
6. 如權(quán)利要求1所述的半導(dǎo)體元件的制作方法，其中該堆疊層為介電層。
7. 如權(quán)利要求1所述的半導(dǎo)體元件的制作方法，其中該堆疊層包括墊氧 化物層與氮化物層。
8. 如權(quán)利要求1所述的半導(dǎo)體元件的制作方法，其中位于該開口的側(cè)壁 的外延層作為晶體管的源極/漏極區(qū)域。
9. 一種半導(dǎo)體元件，包括襯底，該襯底含有溝槽，該溝槽具有底部和一對側(cè)壁； 外延層，位于該溝槽的側(cè)壁；以及 氧化層，位于該外延層的表面。
10. 如權(quán)利要求9所述的半導(dǎo)體元件，其中該襯底為p型硅襯底。
全文摘要
一種半導(dǎo)體元件及其制作方法，包括提供上方具有堆疊層的襯底，其中該堆疊層與該襯底具有溝槽，而該溝槽的底部低于該襯底的表面；進(jìn)行外延工藝，以在該溝槽的側(cè)壁與底部形成外延層；在該外延層表面順應(yīng)性地沉積氧化層；以及除去部分位于該溝槽的底部的氧化層和外延層以露出部分襯底。本發(fā)明能夠解決源/漏極離子注入不均的問題。
文檔編號H01L21/00GK101409210SQ200710180919
公開日2009年4月15日 申請日期2007年10月9日 優(yōu)先權(quán)日2007年10月9日
發(fā)明者吳奇煌, 楊建榮 申請人:南亞科技股份有限公司