專利名稱：堆疊式芯片封裝結構與堆疊式封裝結構的制作方法
技術領域：
本發(fā)明是有關于一種芯片封裝結構的制作方法，且特別是有關于一種 堆疊式芯片封裝結構與堆疊式封裝結構的制作方法。
背景技術：
在現(xiàn)今的信息社會中，使用者均是追求高速度、高質量、多功能性的 電子產(chǎn)品。就產(chǎn)品外觀而言，電子產(chǎn)品的設計是朝向輕、薄、短、小的趨 勢邁進。為了達到上述目的，許多公司在進行電路設計時，均融入系統(tǒng)化 的概念，使得單顆芯片可以具備有多種功能，以節(jié)省配置在電子產(chǎn)品中的 芯片數(shù)目。另外，就電子封裝技術而言，為了配合輕、薄、短、小的設計
趨勢，亦發(fā)展出諸如多芯片模塊(multi-chip module, MCM)的封裝設計 概念、芯片尺寸構裝(chip scale package, CSP)的封裝設計概念及芯片封 裝體堆疊結構的封裝設計的概念等。
圖1A 1D所示為在中國臺灣專利公開號第200608540號專利中所揭 露的堆疊式封裝結構的制作流程剖面示意圖。首先，請參考圖1A所示， 提供一封裝基板丄IO以及一第一芯片120，并利用芯片倒裝的方式將第一 芯片120固定于封裝基板110上。此外，在完成芯片倒裝接合的步驟后， 在第一芯片120與封裝基板110之間形成一底膠130，并進行一烘烤工藝， 以將此底膠130固化。接下來，請參考圖1B所示，使用一黏著層140將 一封裝體150固定于第一芯片120上。其中，此封裝體150包含一芯片尺 寸封裝(Chip Scale Package, CSP)的基板152以及一配置于基板152上且與 其電性連接的第二芯片154。此外，封裝體150是通過打線接合技術與封 裝基板110電性連接。之后，請參考圖1C所示，將一第三芯片160以黏 晶(die attachment)的技術黏著于基板152的另一表面上，并利用打線接合 技術使其與封裝基板110電性連接。最后，請參考圖1D所示，于封裝基 板110上形成一封裝膠體170，以包覆第一芯片120、封裝體150以及第三芯片160，以保護上述組件不受外界環(huán)境與微塵的影響。
然而，在圖1A中所示的將第一芯片120芯片倒裝接合于封裝基板110 的工藝中，由于封裝基板110是采用厚度較薄的芯片尺寸封裝的基板，且 第一芯片120是采用厚度為4mils的薄型芯片。因此，當完成底膠130烘 烤的工藝后，第一芯片120會產(chǎn)生嚴重的翹曲，如此，將導致后續(xù)堆疊上 封裝體150時會有作業(yè)上的困難。

發(fā)明內容
本發(fā)明的目的在于提供一種堆疊式芯片封裝結構及堆疊式封裝結構 的制作方法，此制作方法主要是由改變工藝的先后順序，以解決公知技術 中因封裝基板與第一芯片的厚度太薄，而容易造成封裝基板與第一芯片產(chǎn) 生翹曲的情形。
為實現(xiàn)上述目的，本發(fā)明提供的堆疊式芯片封裝結構的制作方法，包 括下列步驟。首先，提供一基板、 一第一芯片以及一第二芯片。其中，此 基板具有一上表面以及與其相對的一下表面；第一芯片具有一第一表面以 及與其相對的一第二表面；而第二芯片具有一第三表面以及與其相對的一
第四表面，且第二芯片具有多個配置于第四表面的凸塊。接著，將第二芯 片的第三表面固定于第一芯片的第二表面上。之后，將第一芯片與第二芯 片倒置于基板的上表面上，并利用芯片倒裝接合技術使第二芯片通過這些 凸塊與基板電性連接。接下來，電性連接第一芯片與基板。最后，于基板 上形成一封裝膠體，以包覆第一芯片、第二芯片及這些凸塊。
在本發(fā)明的一實施例中，在將第二芯片固定于第一芯片上的步驟中， 是先于第一芯片的第二表面上形成一黏著層，使第二芯片的第三表面通過 此黏著層而固定于第一芯片的第二表面上。
在本發(fā)明的一實施例中，堆疊式芯片封裝結構的制作方法還包括進行 一烘烤工藝，以固化此黏著層。
在本發(fā)明的一實施例中，其中電性連接第一芯片與基板的步驟中，是 利用打線接合技術使第一芯片與基板電性連接。
在本發(fā)明的一實施例中，其中在利用芯片倒裝接合技術使第二芯片通 過這些凸塊與基板電性連接之后，還包括于第二芯片與基板之間形成一底膠，以包覆這些凸塊。
在本發(fā)明的一實施例中，堆疊式芯片封裝結構的制作方法還包括進行 一烘烤工藝，以固化此底膠。
在本發(fā)明的一實施例中，其中在利用芯片倒裝接合技術使第二芯片通 過這些凸塊與基板電性連接之后，還包括將一第三芯片配置于第一芯片的 第一表面上，并電性連接第三芯片與基板。
在本發(fā)明的一實施例中，其中第三芯片是利用打線接合技術與基板電 性連接。
在本發(fā)明的一實施例中，堆疊式芯片封裝結構的制作方法還包括于基 板的下表面上形成多個焊球。
本發(fā)明另提出一種堆疊式封裝結構的制作方法，包括下列步驟。首先， 提供一第一基板、 一芯片封裝體以及一第二芯片。其中，此芯片封裝體包 括一第二基板、 一配置于第二基板上且與其電性連接的第一芯片，以及一 配置于第二基板上以包覆第一芯片的第一封裝膠體。第一基板與第二基板
分別具有一上表面以及與其相對的一下表面；第二芯片具有一第一表面以 及與其相對的一第二表面，且第二芯片具有多個配置于該第二表面的凸 塊。之后，將第二芯片的第一表面固定于第一封裝膠體上。接下來，將芯 片封裝體與第二芯片倒置于第一基板的上表面上，并利用芯片倒裝接合技 術使第二芯片通過這些凸塊與第一基板電性連接。之后，電性連接第一基 板與第二基板。最后，于第一基板上形成一第二封裝膠體，以包覆此芯片 封裝體、第二芯片及這些凸塊。
在本發(fā)明的一實施例中，第一芯片是通過打線接合或芯片倒裝接合技 術與第二基板電性連接。
在本發(fā)明的一實施例中，在將第二芯片的第一表面固定于第一封裝膠 體上的步驟中，是先于第一封裝膠體上形成一黏著層，使第二芯片的第一 表面通過黏著層而固定于第一封裝膠體上。
在本發(fā)明的一實施例中，堆疊式封裝結構的制作方法還包括進行一烘 烤工藝，以固化此黏著層。
在本發(fā)明的一實施例中，電性連接第一基板與第二基板的步驟中，是 利用打線接合技術使第一基板與第二基板電性連接。在本發(fā)明的一實施例中，在利用芯片倒裝接合技術使第二芯片通過這 些凸塊與基板電性連接之后，還包括于第一芯片與基板之間形成一底膠， 以包覆這些凸塊。
在本發(fā)明的一實施例中，堆疊式封裝結構的制作方法還包括進行一烘 烤工藝，以固化此底膠。
在本發(fā)明的一實施例中，在利用芯片倒裝接合技術使第二芯片通過這 些凸塊與第一基板電性連接之后，還包括將一第三芯片配置于第二基板的 下表面上，并電性連接第三芯片與第一基板。
在本發(fā)明的一實施例中，第三芯片是利用打線接合技術與第一基板電 性連接。
在本發(fā)明的一實施例中，堆疊式封裝結構的制作方法還包括于第一基 板的下表面上形成多個焊球。
本發(fā)明的堆疊式芯片封裝結構及堆疊式封裝結構的制作方法主要是 先將兩個芯片(或是一個芯片與一個芯片封裝體)黏著固定在一起之后，再 倒置于基板上作芯片倒裝接合的工藝。由于兩個芯片黏著固定在一起之 后，其整體的厚度較厚，因此，即可克服公知技術中因封裝基板與芯片的 尺寸較薄，而造成芯片翹曲的問題。將兩個芯片先黏著在一起后，再使其 芯片倒裝接合于基板上的方式，可使后續(xù)工藝較易進行，進而提升制作完 成的堆疊式芯片封裝結構及堆疊式封裝結構的可靠度。


圖1A 1D所示為在中國臺灣專利公開號第200608540號專利中所揭 露的堆疊式封裝結構的制作流程剖面示意圖。
圖2A 2F所示為根據(jù)本發(fā)明一實施例的一種堆疊式芯片封裝結構的 制作流程剖面示意圖。
圖3所示為在完成圖2C中所示的芯片倒裝接合工藝后，直接在第一 芯片與基板之間形成一底膠的剖面示意圖。
圖4所示為利用三個芯片堆疊而成的堆疊式芯片封裝結構的剖面示意圖。
圖5所示為根據(jù)本發(fā)明一實施例的一種堆疊式封裝結構的剖面示意圖。
附圖中主要組件符號說明:
110:封裝基板
120:第一心片
130:底膠
140:黍占著層
150:封裝體
152:基板
154:第—心片
跳第二心片
170:封裝膠體
200:堆疊式芯片封裝結構
200，堆疊式封裝結構
210:基板
210a:上表面
210b:下表面
212:焊球
220:第一芯片
220a:第一表面
220b:第二表面
230:第—心片
230a:第三表面
230b:第四表面
232:凸塊
240:黍占著層
250、252、 254:打線導線
260:封裝膠體
270:底膠
280:第三芯片
290:芯片封裝體292:基板
292a:接墊 294:芯片 296:封裝膠體
具體實施例方式
為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉較佳實施例， 并配合附圖作詳細說明如下。
圖2A 2F所示為根據(jù)本發(fā)明的一實施例的一種堆疊式芯片封裝結構 的制作流程剖面示意圖。首先，請參考圖2A所示，提供一基板210、 一 第一芯片220以及一第二芯片230。其中，此基板210具有一上表面210a 以及與其相對的一下表面210b;第一芯片220具有一第一表面220a以及 與其相對的一第二表面220b;第二芯片230具有一第三表面230a以及與 其相對的一第四表面230b，且第二芯片230具有多個配置于第四表面230b 的凸塊232。接下來，請參考圖2B所示，將第二芯片230的第三表面230a 固定于第一芯片220的第二表面220b上。在本發(fā)明的一實施例中，第二 芯片230是由一黏著層240而固定于第一芯片220上。此黏著層240可為 銀膠(epoxy)、膠膜(adhesive film)或是其它可用以黏合第一芯片220與第二 芯片230的材料。此外，可依據(jù)所選擇的黏著層240的材料，而進行一固 化工藝，例如烘烤工藝，以將此黏著層240固化。
之后，請參考圖2C所示，將圖2B中的第一芯片220與第二芯片230 倒置于基板210的上表面210a上，并利用芯片倒裝接合技術使第二芯片 230通過這些凸塊232而與基板210電性連接。在此步驟中，是對凸塊232 進行一回焊(reflow)工藝，使第二芯片230可通過這些凸塊232而與基板 210電性連接。接著，請參考圖2D所示，電性連接第一芯片220與基板 210。在此實施例中，是利用打線接合技術于第一芯片220與基板210之 間形成打線導線250，使第一芯片220可通過打線導線250而與基板210 電性連接。最后，請參考圖2E所示，于基板210上形成一封裝膠體260， 此封裝膠體260會包覆第一芯片220及第二芯片230，且填充于各凸塊232 之間，以保護這些組件免于受損及受潮。至此，即完成堆疊式芯片封裝結構200的基本工藝。
在完成上述工藝后，請參考圖2F所示，可選擇性地于基板210的下 表面210b上形成多個焊球212，使整個堆疊式芯片封裝結構200可通過這 些焊球212而與電路板或是其它電子組件電性連接。
此外，在圖2A 2F所示的工藝中，是先完成芯片的堆疊后，再形成封 裝膠體260，以包覆所有的芯片及凸塊。然而，請參考圖3所示，亦可于 完成圖2C中所示的芯片倒裝接合工藝后，直接于第一芯片220與基板210 之間形成一底膠270，以包覆這些凸塊232。而在形成底膠270后，同樣 需要經(jīng)過一道烘烤工藝，使底膠270固化。在完成如圖3中所示的形成底 膠270的步驟后，同樣可進行如圖2D 2E中所示的步驟，以形成堆疊式 芯片封裝結構200。
在上述實施例中，是以兩個芯片的堆疊為例以作說明。然而，使用者 若欲進行三個芯片的堆疊時，請參考圖4所示，可在完成圖2C中所示的 步驟后，利用黏晶的技術將一第三芯片280固定于第一芯片220的第一表 面220a上，并使第三芯片280與基板210電性連接。在本發(fā)明的一實施 例中，可在利用打線接合技術使第一芯片220與基板210電性連接時，同 時于第三芯片280與基板210之間形成打線導線252，以使第三芯片280 通過打線導線252與基板210電性連接。之后，同樣是進行形成封裝膠體 260的步驟，即可完成三個芯片的堆疊。
此外，亦可利用圖2A 2E中所示的工藝將已完成封裝的芯片封裝體 (例如芯片尺寸的封裝體(Chip Scalepackage))與其它芯片堆疊，以制作出 堆疊式封裝結構。圖5所示為根據(jù)本發(fā)明的一實施例的一種堆疊式封裝結 構的剖面示意圖。請參考圖5所示，此堆疊式封裝結構200'其制作流程大 致上與圖2F中所示的堆疊式芯片封裝結構200的制作流程雷同。而二者 不同之處主要在于在堆疊式封裝結構200'的制作流程中，是利用一芯片 封裝體290作為承載，并將第二芯片230固定于芯片封裝體290上，之后， 同樣是進行圖2C 2F中所示的步驟，即可完成堆疊式封裝結構200'的制 作。更進一步而言，如圖5所示，此芯片封裝體290包含一基板292、 一 芯片294以及一封裝膠體296。芯片294是配置于基板292上，且與基板 292電性連接。在此實施例中，芯片294是通過打線接合的方式與基板292電性連接。然而，芯片294亦可通過芯片倒裝接合的方式與基板292電性 連接，本發(fā)明對此不作任何限制。而封裝膠體296是配置于基板292上， 且包覆住芯片294及打線導線，以保護上述組件免于受損及受潮。
在后續(xù)電性連接芯片封裝體290與基板210的步驟中，同樣可利用打 線接合技術使芯片封裝體290的基板292上的接墊292a可通過打線導線 254而與基板210電性連接。此外，亦可再利用黏晶技術將一第三芯片280 配置于芯片封裝體290上，以構成具有一個芯片封裝體搭配兩個芯片的堆 疊式封裝結構200，。由于此堆疊式封裝結構200'的制作流程大致上與圖 2F中所示的堆疊式芯片封裝結構200的制作流程相同，所以，對于細部的 流程不再多作贅述。
綜上所述，本發(fā)明的堆疊式芯片封裝結構及堆疊式封裝結構的制作方 法主要是利用芯片或芯片封裝體作為承載，即先將兩個芯片(或是一個芯片 與一個芯片封裝體)黏著固定在一起之后，再倒置于基板上作芯片倒裝接合 的工藝。由于兩個芯片黏著固定在一起之后，其整體的厚度較厚，因此， 即可克服習知技術中因封裝基板與芯片的尺寸較薄，而在完成底膠烘烤工 藝后易造成芯片翹曲的問題。此方式可使后續(xù)工藝較易進行，進而提升制 作完成的堆疊式芯片封裝結構及堆疊式封裝結構的可靠度。
雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，本 領域技術人員在不脫離本發(fā)明的精神和范圍內，當可作些許的更動與潤 飾，因此本發(fā)明的保護范圍當視申請的權利要求范圍所界定的內容為準。
權利要求
1. 一種堆疊式芯片封裝結構的制作方法，包括提供一基板、一第一芯片以及一第二芯片，其中該基板具有一上表面以及與其相對的一下表面，該第一芯片具有一第一表面以及與其相對的一第二表面，該第二芯片具有一第三表面以及與其相對的一第四表面，且該第二芯片具有多個配置于該第四表面的凸塊；將該第二芯片的該第三表面固定于該第一芯片的該第二表面上；將該第一芯片與該第二芯片倒置于該基板的該上表面上，并利用芯片倒裝接合技術使該第二芯片通過該些凸塊與該基板電性連接；電性連接該第一芯片與該基板；以及于該基板上形成一封裝膠體，以包覆該第一芯片、該第二芯片及該些凸塊。
2、 如權利要求1所述的堆疊式芯片封裝結構的制作方法，其中，在 將該第二芯片固定于該第一芯片上的步驟中，是先于該第一芯片的該第二 表面上形成一黏著層，使該第二芯片的該第三表面通過該黏著層而固定于 該第一芯片的該第二表面上。
3、 如權利要求2所述的堆疊式芯片封裝結構的制作方法，其中，還 包括進行一烘烤工藝，以固化該黏著層。
4、 如權利要求1所述的堆疊式芯片封裝結構的制作方法，其中，在 利用芯片倒裝接合技術使該第二芯片通過該些凸塊與該基板電性連接之 后，還包括于該第二芯片與該基板之間形成一底膠，以包覆該些凸塊。
5、 如權利要求1所述的堆疊式芯片封裝結構的制作方法，其中，在 利用芯片倒裝接合技術使該第二芯片通過該些凸塊與該基板電性連接之 后，還包括將一第三芯片配置于該第一芯片的該第一表面上，并電性連接 該第三芯片與該基板。
6、 如權利要求1所述的堆疊式芯片封裝結構的制作方法，其中，還 包括于該基板的該下表面上形成多數(shù)個焊球。
7、 一種堆疊式封裝結構的制作方法，包括.-提供一第一基板、 一芯片封裝體以及一第二芯片，其中該芯片封裝體包括一第二基板、 一配置于該第二基板上且與其電性連接的第一芯片，以 及一配置于該第二基板上以包覆該第一芯片的第一封裝膠體，該第一基板 與該第二基板分別具有一上表面以及與其相對的一下表面，該第二芯片具 有一第一表面以及與其相對的一第二表面，且該第二芯片具有多個配置于 該第二表面的凸塊；將該第二芯片的該第一表面固定于該第一封裝膠體上； 將該芯片封裝體與該第二芯片倒置于該第一基板的該上表面上，并利 用芯片倒裝接合技術使該第二芯片通過該些凸塊與該第一基板電性連接； 電性連接該第一基板與該第二基板；以及于該第一基板上形成一第二封裝膠體，以包覆該芯片封裝體、該第二 芯片及該些凸塊。
8、 如權利要求7所述的堆疊式封裝結構的制作方法，其中，在將該 第二芯片的該第一表面固定于該第一封裝膠體上的步驟中，是先于該第一 封裝膠體上形成一黏著層，使該第二芯片的該第一表面通過該黏著層而固 定于該第一封裝膠體上。
9、 如權利要求8所述的堆疊式封裝結構的制作方法，其中，還包括 進行一烘烤工藝，以固化該黏著層。
10、 如權利要求7所述的堆疊式封裝結構的制作方法，其中，在利用 芯片倒裝接合技術使該第二芯片通過該些凸塊與該基板電性連接之后，還 包括于該第一芯片與該基板之間形成一底膠，以包覆該些凸塊。
11、 如權利要求7所述的堆疊式封裝結構的制作方法，其中，在利用 芯片倒裝接合技術使該第二芯片通過該些凸塊與該第一基板電性連接之 后，還包括將一第三芯片配置于該第二基板的該下表面上，并電性連接該 第三芯片與該第一基板。
12、 如權利要求7所述的堆疊式封裝結構的制作方法，其中，還包括 于該第一基板的該下表面上形成多數(shù)個焊球。
全文摘要
一種堆疊式芯片封裝結構的制作方法，包括下列步驟。首先，提供一基板、一第一芯片與一第二芯片，且第二芯片的一表面配置有多個凸塊。之后，將第二芯片固定于第一芯片的一側。接下來，第二芯片與第一芯片倒置于基板上，并利用芯片倒裝接合技術使第二芯片通過這些凸塊與基板電性連接。接下來，電性連接第一芯片與基板。最后，于基板上形成一封裝膠體，以包覆第一芯片、第二芯片及這些凸塊。
文檔編號H01L21/50GK101303985SQ200810109898
公開日2008年11月12日 申請日期2008年6月5日 優(yōu)先權日2008年6月5日
發(fā)明者楊朝欽 申請人:日月光半導體制造股份有限公司