側向dmos器件及其制造方法

文檔序號：6898503閱讀：211來源：國知局

專利名稱：側向dmos器件及其制造方法
技術領域：
本發(fā)明涉及一種半導體器件，更特別地，涉及一種側向雙擴散 MOSFET (以下，稱為'LDMOS，)及其制造方法。
背景技術：
雙極-CMOS-DMOS (BCD)處理是一種片上系統(tǒng)(SOC )技術，其廣泛用于自動化應用、打印頭驅動、監(jiān)控等。LDMOS可用作BCD處理中的主要器件，并主要使用在功率集成電路(PIC)中。 LDMOS器件與雙才及晶體管相比具有高輸入阻抗，乂人而具有大功率增益和簡單柵極驅動電路。此外，由于LDMOS器件是單極器件，當斷開該器件時，不存在由存儲或重組少凄t載體而導致的時延。如示例圖1中所示，才是供了一種具有驅動電感負載的LDMOS 器件ml和m2的推沖免式結構或橋式結構，。二才及管表示LDMOS器件的體二4及管。LDMOS器件ml和m2通過電流路徑Iml和Im2 來馬區(qū)動電感負載。在下文中，LDMOS ml稱、為高側LDMOS，而 LDMOS m2稱為^[氐側LDMOS。如示例圖2中所示，提供了一種普通高側LDMOS，其包括P 型半導體襯底202，其具有在其上和/或其上方形成的N型埋層204 以及P型外延層。N型埋層204可用于減小乂人P型體(P-type body ) 210延伸出的耗盡層的寬度，因此，當向N+型漏極區(qū)218加載電壓時，該N型埋層可充分提高擊穿電壓。進一步，當在用作襯底的單晶晶片上提取氣態(tài)的半導體晶體時，P型外延層用來使晶體沿著P 型襯底202的晶軸生長，并減小P型襯底202的電阻。然后，在P 型半導體襯底202上和/或上方形成N型深阱206，并在實施用于形成N型深阱206的離子注入時通過對P型半導體襯底202涂覆掩模來形成深阱切除區(qū)(cutout area) 208。 P型體210形成于N型深阱 206中。通過向柵極區(qū)214加載偏置電壓，在P型體210表面附近形成溝道區(qū)域，該溝道區(qū)域在P型體210和N型深阱206間的4妄觸表面與N+型源極區(qū)220之間。當實施用于形成N型深阱206的離子注入時通過對P型半導體襯底202涂覆掩才莫來形成深阱切除區(qū) 208，因此，在接通高側LDMOS的情況下，當給N+型漏極區(qū)218 加載高電壓時，該深阱切除區(qū)用來4是高擊穿電壓。然后，在有源區(qū) 和場區(qū)(field area)上形成絕*彖層212,該絕》彖層包4舌熱生長(thermally grown )的場效應氧化薄膜(i者如二氧化石圭薄膜)。然后，形成4冊才及區(qū)214并形成淺N型阱216 ( shallow N-type well )、 N+型源極區(qū)220、 N+型漏極區(qū)218、以及用于增強與P型體210的接觸(contact)的P+型雜質層222。穿。當工作電壓升高時，柵極邊緣的電場升高，體電流增大，而長期安全工作區(qū)(SOA)的能力下降。因此，在BCD處理中;^艮難實現(xiàn)具有更高工作電壓的LDMOS。為了提高擊穿電壓，可以使用這樣一種方法，在該方法中增加P型外延層的厚度并且加寬深阱切除區(qū)208的寬度。然而，這種方法同樣會導致LDMOS器件的導通電阻(Rsp)增加，因此，這種方法不適于4是高LDMOS器件的整體實用性。發(fā)明內(nèi)容實施例涉及一種半導體器件，更特別地，涉及一種側向雙擴散 MOSFET(以下，稱為"LDMOS")及其制造方法，其中新添加了 N型調節(jié)層(adjusting layer),用來增加P型外延層的厚度，加寬深阱切除區(qū)的寬度以及提高擊穿電壓，同時不降低LDMOS器件的導通電阻性質。實施例涉及一種側向DMOS器件，其具有在第一導電型半導體襯底上和/或上方限定的有源區(qū)和場區(qū)，并且可包括以下步驟中的至少一個在第一導電型半導體襯底上和/或上方形成第二導電型深阱和第二導電型調節(jié)層，該第二導電型調節(jié)層位于第二導電型深阱中；在第二導電型深阱中形成第一導電型體；在有源區(qū)和場區(qū)形成絕緣層；在有源區(qū)形成柵極區(qū)；以及然后在第一導電型體中形成第二導電型源極區(qū)并在第二導電型深阱中形成第二導電型漏極區(qū)。實施例涉及一種側向DMOS器件，其可包括以下步驟中的至少一個提供具有有源區(qū)和場區(qū)的第一導電型半導體村底；然后在第一導電型半導體襯底上形成第二導電型深阱；然后形成第二導電型調節(jié)層，其位于第一導電型半導體襯底上的第二導電型深阱中；然后在第二導電型深阱中形成第一導電型體；然后在場區(qū)和有源區(qū) 中的第一導電型半導體村底上形成絕緣層；然后在有源區(qū)中的第一導電型半導體襯底上形成柵極區(qū)；然后在第一導電型體中形成第二導電型源極區(qū)；以及然后在第二導電型深阱中形成第二導電型漏極區(qū)。實施例涉及一種LDMOS器件，其具有在第一導電型半導體襯底上和/或上方限定的有源區(qū)和場區(qū)，并且可包4舌以下多個部分中的至少一個第二導電型深阱，其形成在第一導電型半導體村底上和 /或上方；第二導電型調節(jié)層，其位于第二導電型深阱中；第一導電型體，其形成在第二導電型深阱中；絕緣層，其形成在有源區(qū)和場區(qū)；柵極區(qū)，其形成在有源區(qū)；第二導電型源極區(qū)，其形成在第一導電型體中；以及第二導電型漏極區(qū)，其形成在第二導電型深阱中。根據(jù)實施例，盡管第一導電型是P型而第二導電型是N型，但是第一導電型可為N型而第二導電型可為P型。
實施例涉及一種LDMOS器件，其可包括以下多個部分中的至少一個第一導電型半導體襯底，其具有有源區(qū)和場區(qū)；第二導電型深阱，其形成在第一導電型半導體襯底上；第二導電型調節(jié)層，其位于第二導電型深阱中；第一導電型體，其形成在第二導電型深阱中；絕緣層，其形成于場區(qū)和有源區(qū)中的第一導電型半導體襯底上；柵極區(qū)，其形成在有源區(qū)中的第一導電型半導體襯底上；第二導電型源極區(qū)，其形成在第一導電型體中；以及第二導電型漏才及區(qū)，其形成在第二導電型深阱中。

示例圖1和圖2示出了具有驅動電感負載的LDMOS器件的推 4免式結構或橋式結構和高側LDMOS。
示例圖3A和圖3B才艮據(jù)實施例分別示出了高側LDMOS和低側LDMOS。
示例圖4A到圖4D根據(jù)實施例示出了具有85V工作電壓的高側LDMOS。示例圖5A到圖5B根據(jù)實施例示出了曲線圖，該曲線圖根據(jù) 高側LDMOS器件和高測LDMOS器件中的深阱切除區(qū)的寬度變化來對擊穿電壓的變化和導通電阻的變化進4于比4交。示例圖6 4艮據(jù)實施例示出了曲線圖，該曲線圖對具有50V工作電壓的高側LDMOS器4牛的體電流與具有85V工作電壓的高側 LDMOS和低側LDMOS的體電流進行比較。
具體實施方式
現(xiàn)在將詳細地參考本發(fā)明的優(yōu)選實施例，其示例在附圖中示出。無論何處，將在所有的附圖中使用相同的參考編號來表示相同或相似的元件。如示例圖3A中所示，4艮據(jù)實施例，高側LDMOS可包括P 型半導體^)"底302，其具有形成在其上和/或其上方的N型i里層304; 以及P型外延層，其具有厚度P-EPI。 N型埋層304可用來減小從 P型體310延伸的耗盡層的寬度，從而當向N+型漏極區(qū)318力口載電壓時，可充分提高擊穿電壓。P型外延層可用來減小襯底302的阻抗。然后，可在P型半導體襯底302上和/或上方形成N型深阱306。在實施用于形成N型深阱306的離子注入時，通過對P型半導體襯底302涂覆掩才莫來在襯底302上和/或上方形成與N型深阱306相鄰的深阱切除區(qū)308。這意p木著，當實施用于形成N型-果阱306的離子注入時通過對P型半導體^)"底302涂覆4奄才莫可形成深阱切除區(qū) 308,從而，在接通高側LDMOS的情況下，當給N+型漏極區(qū)318 加載高電壓時該深阱切除區(qū)可用來^是高擊穿電壓。p型體310可在N型深阱306中形成，也可在形成在N型深阱306的內(nèi)側上的深阱切除區(qū)308中形成。為了提高擊穿電壓，深阱切除區(qū)308的寬度可比具有相同導通電阻的LDMOS器件的寬度寬。因此，根據(jù)實施例，深阱切除區(qū)308可為低濃度P型，而具有較小寬度的深阱切除區(qū)為 N型。通過向柵極區(qū)314加載偏置電壓，可在P型體310的表面附近形成溝道區(qū)域，該溝道區(qū)域在P型體310和N型調節(jié)層324間的接觸表面與N+型源極區(qū)320之間?？赏ㄟ^在實施了用于形成N型深阱306的離子注入之后實施離子注入以及隨后通過實施4,進型 (drive-in)或擴散處理來形成N型調節(jié)層324。然后，絕纟彖層312 可形成在有源區(qū)和場區(qū)上，在有源區(qū)上形成4冊才及區(qū)314?？稍贜型深阱306中形成淺N型阱316和N+型漏才及區(qū)318。 N+型源才及區(qū)320 可形成在P型體310中，并形成用于增強與P型體310的4妾觸的 P+型雜質層322。為了提高擊穿電壓，提出了一種方法，在該方法中，與制造具有相同工作電壓的LDMOS的方法相比，增加了 P型外延層的厚度并加寬了深阱切除區(qū)的寬度。可是，這種方法導致LDMOS器件的導通電阻(Rsp)的增加。因此，根據(jù)實施例，提出了一種方法，在該方法中，增加了 P型外延層的P-EPI厚度并加寬了深阱切除區(qū)308 的寬度以提高擊穿電壓，并添加了 N型調節(jié)層324以降低LDMOS 器件的導通電阻。根據(jù)實施例，N型調節(jié)層324可被添加到LDMOS 器件中，該LDMOS器件具有40V到60V之間(優(yōu)選為50V )的工作電壓。P型外延層可具有7.0(am到7.2lam之間(優(yōu)選為7.1pm) 的厚度，而深阱切除區(qū)308可具有O(im到2pm之間(優(yōu)選為1.5nm ) 的寬度。此外，才艮據(jù)實施例，LDMOS器件可具有70V到90V之間 (優(yōu)選為85V)的工作電壓，P型外延層可具有7.5pm到8.0(im之間(優(yōu)選為7.6pm )的厚度，而深阱切除區(qū)308可具有3[mi到5|im 之間(優(yōu)選為4nm)的寬度，與具有50V工作電壓的LDMOS相比，這樣可4是高擊穿電壓而不增加LDMOS器件的導通電阻。如示例圖3B中所示，才艮據(jù)實施例，低側LDMOS可包括N型調節(jié)層324和其他部分，該其他部分具有與示例圖3A中所示的高側LDMOS的那些部分相同的功能和結構。然而，省略了N型埋層 304,以及深阱切除區(qū)308具有與高側LDMOS的寬度相比更窄的寬度。如示例圖4A到圖4D中所示，4艮據(jù)實施例，用于形成具有70V 到90V之間(優(yōu)選為85V)的工作電壓的高側LDMOS的方法可包括纟是供P型半導體襯底402,其具有形成于其上的N型埋層404，和具有厚度P-EPI的P型外延層。P型外延層的厚度P-EPI可在 7.5nm到8.0(am之間，優(yōu)選為7.6(im。然后，N型深阱406可形成在P型半導體襯底402上和/或上方，并且在實施用于形成N型深阱406的離子注入時可通過對P型半導體襯底402涂覆掩沖莫來形成深阱切除區(qū)408。深阱切除區(qū)408具有3pm到5pm之間(優(yōu)選為 4fim )的寬度DNW-cutout?？赏ㄟ^在濃度在2.5E12離子(ion ) /cm2 到4.0E12離子/cm2之間(優(yōu)選為3.4E12離子/cm2)以及功率在 800KeV到1000KeV之間(優(yōu)選為900KeV )的條件下，使用磷(P ) 來實施離子注入以形成N型;果阱406。如示例圖4B中所示，可通過4吏用石申(As)來實施離子注入以及通過隨后實施推進型或擴散處理來形成N型調節(jié)層424?？稍跐?度在0.5E12離子/cm2到1.5E12離子/cm2之間(優(yōu)選為1.0E12離子 /cm2)以及功率在100KeV到200KeV之間(優(yōu)選為135KeV)的條 4牛下實施離子注入?？稍谟糜谛纬蒒型深阱406的離子注入之后形成N型調節(jié)層424。優(yōu)選地，N型深阱406同N型調節(jié)層424—樣可通過推進型或擴散處理而擴散至預定或期望的深度，因此N型深阱406和N型調節(jié)層424的形成可以同時完成。P型體410可形成在N型深阱406中和/或N型深阱406的深阱切除區(qū)408中。在濃度在1.0E13離子/cm2到3.0E13離子/cm2之間(優(yōu)選為2.5E13離子/cm2)以及功率在10KeV到100KeV之間(優(yōu)選為50KeV )的條件下，使用硼(B)來實施離子注入，在保留上述硼離子注入中使用的光刻膠的情況下實施硬烤處理(hardbake)，然后在濃度在5.0E13 離子/cm2到1.0E14離子/cm2(優(yōu)選為7.5E13離子/cm2)以及功率在 100KeV到200KeV之間(優(yōu)選為160KeV )的條件下，使用砷(As ) 來實施離子注入，通過上述處理可形成P型體410。如示例圖4C中所示，4妄下來可在^H"底402的有源區(qū)和場區(qū)上形成絕緣層412。然后可在包括絕緣層412的P型半導體村底402 的表面上和/或上方形成柵極區(qū)414。絕緣層412可包括熱生長的場氧化薄膜(field oxide film ),諸如二氧化硅。4冊極區(qū)414可從隨后形成的N+型源極區(qū)420的一個部分的最高表面延伸至絕緣層412 的最高表面，該柵極區(qū)包括摻有雜質的多晶硅?？捎脰艠O絕緣材料將柵極區(qū)414從P型半導體襯底402的表面隔離開，該柵極絕緣材料由氧化物、氮化物、或它們的化合物(即，堆疊的氮化物/氧化物 (NO層)或氧化物/氮化物/氧化物(ONO層))組成。側壁區(qū)413 可形成在4冊才及區(qū)414的4冊電4及的側壁上。側壁區(qū)413可由氧4匕物(i者如二氧化硅)或氮化物(諸如氮化硅)組成。如示例圖4D中所示，4妄下來可4吏用石粦(P)來實施離子注入以形成淺N型深阱416。可使用磷(P)或砷(As)來實施離子注入以形成N+型源才及區(qū)420和N+型漏才及區(qū)418?？尚纬捎糜谠鰪娕cP 型體410的接觸的P+型雜質層422。如示例圖5A和圖5B中所示，才艮據(jù)實施例和在對比或普通的 LDMOS器件中的實施例，曲線圖根據(jù)高側LDMOS器件中的深阱切除區(qū)408的寬度變化分別對擊穿電壓的變化和導通電阻Rsp的變化進行比較。如示例圖5A中所示，橫軸代表深阱切除區(qū)408的寬度DNW cutout,以pm為測量單位，而縱軸代表擊穿電壓(BVdss)，以伏特(Volts)為測量單位。才艮據(jù)實施例，為了才是高擊穿電壓，P型外延層可具有7,5pm到8.0pm (優(yōu)選為7.6pm)的厚度P-EPI Thk,而深阱切除區(qū)408可具有不同的寬度DNW cutout。此外，與實施例相比，示出了具有7.0pm到7.2pm (優(yōu)選為7.1pm )的厚度P-EPI Thk的P 型外延層(以下稱為"對比示例1")的情況以及具有7.5|im到8.0[xm(優(yōu)選為7.6pm )的厚度P-EPI Thk的P型外延層(以下稱為"對比示例2")的情況。如上迷實驗結果，由于增加了 P型外延層的厚度，在深阱切除區(qū)408的寬度DNW cutout在3|im到5jim之間(4尤選為4|im )的十青況下，根據(jù)實施例，在高側LDMOS中的擊穿電壓最大可上升至98V 到105V之間(優(yōu)選為104V )，這要高于對比示例1中的擊穿電壓。如示例圖5B中所示，才黃軸表深阱切除區(qū)408的寬度DNW cutout,以|am為測量單位，而縱軸代表LDMOS器件的導通電阻 Rsp,以mQ/cm2為測量單位。在對比示例2的LDMOS器件中，由于P型外延層的厚度在7.5pm到8.0pm之間(優(yōu)選為7.6pm),而 ;果阱+刀除區(qū)408的寬度DNW cutout在3(am到5(am之間(優(yōu)選為 4(im),這樣擊穿電壓會很高而導通電阻Rsp同樣很高，導通電阻R印在2.0 mQ/cm2到2.5 mQ/cm2之間(優(yōu)選為2.3 mQ/cm2 )?？墒?，在對比示例1的LDMOS器件中，擊穿電壓要低于對比示例2的 LDMOS器件中的擊穿電壓，而對比示例1的LDMOS器件中的導通電阻Rs"艮〗氐。深阱切除區(qū)408更寬的寬度DNW cutout或P型外延層的厚度P-EPI Thk導致?lián)舸╇妷汉蛯娮瓒荚黾?。根?jù)實施例，高側LDMOS器件的N型深阱切除區(qū)408具有很寬的寬度DNW cutout,其在3nm到5pm之間(優(yōu)選為4(im)，而其P型外延層具有很厚的厚度P-EPI Thk，其在7.5nm到8.0[am之間(優(yōu)選為7.6pm),可是該高側LDMOS器件具有高擊穿電壓。這與只十比示例2的LDMOS器4牛的情況相4以。才艮才居實施例，高側 LDMOS器件同樣具有1.4mQ/cm2到1.8 mQ/cm2之間(優(yōu)選為1.64 mn/cm2)的導通電阻，這要低于對比示例1或對比示例2中的 LDMOS器件的導通電阻。原因在于通過添加摻有雜質的N型調節(jié) 層424,導通電阻相對減小了。因此，LDMOS器件典型通常具有厚度為7.0pm到7.2pm之間 (優(yōu)選為7.1jam)的P型外延層以及寬度為O[im到2pm之間(優(yōu) 選為1.5pm )的深阱切除區(qū)，具有約60V到80V之間(優(yōu)選為70V ) 的擊穿電壓以及約40V到60V之間(優(yōu)選為50V)的工作電壓，根據(jù)實施例可將這種LDMOS器件改為這樣一種LDMOS器件，其具有厚度為7.5]am到8.0nm之間(優(yōu)選為7.6pm)的P型外延層、寬度為3lam到5[im之間(優(yōu)選為4pm )的深阱切除區(qū)、以及N型調節(jié)層。這種改動可能產(chǎn)生一種大幅增強的LDMOS器件，其具有約98V到105V之間(優(yōu)選為100V)的擊穿電壓以及約70V到90V 之間(優(yōu)選為85V)的工作電壓，同時防止導通電阻增加。如示例圖6中所示，曲線圖比較了根據(jù)實施例產(chǎn)生的高側 LDMOS器〗牛和4氐側LDMOS器件的體電流并包4舌普通高側 LDMOS器件的體電流的前述特性，該普通高側LDMOS器件具有 40V到60V之間(優(yōu)選為50V)的工作電壓。橫軸代表柵極電壓，以伏特為測量單位，而縱軸代表體電流，以10E-5 Amps/pm為測量單位。才艮據(jù)實施例在第一峰值得到的LDMOS器件的體電流^f氐于高側LDMOS器件的體電流。也就意味著，根據(jù)實施例LDMOS的結構降低了體電流的第一峰值，同時具有4艮高的擊穿電壓而不增加導通電阻。如上所述，根據(jù)實施例在LDMOS器件及其制造方法中，深阱切除區(qū)可具有^艮寬的寬度而外延層具有^艮厚的厚度以提高擊穿電壓，可另外形成摻有雜質的調節(jié)層以防止LDMOS器件的導通電阻的增加。進一步，可通過普通處理來實現(xiàn)調節(jié)層的添加，/人而即使通過與現(xiàn)有處理相同的處理，調節(jié)層的添加也4吏得具有4艮高工作電壓的LDMOS器件的形成成為可能。盡管本文中描述了多個實施例，但是應該理解，本領域技術人員可以想到多種其H修改和實施例，它們都將落入本/>開的原則的精神和范圍內(nèi)。更特別地，在本7>開、附圖、以及所附4又利要求的范圍內(nèi)，可以在主題結合排列的排列方式和/或組成部分方面進行各種4務改和改變。除了組成部分和/或4非列方面的^f奮改和改變以外，可選地4吏用對本領域4支術人員來i兌是顯而易見的選4奪。
權利要求
1.一種方法，包括提供第一導電型半導體襯底，其具有有源區(qū)和場區(qū)；然后在所述第一導電型半導體襯底上形成第二導電型深阱；然后形成第二導電型調節(jié)層，其位于所述第一導電型半導體襯底上的所述第二導電型深阱中；然后在所述第二導電型深阱中形成第一導電型體；然后在所述場區(qū)和所述有源區(qū)中的所述第一導電型半導體襯底上形成絕緣層；然后在所述有源區(qū)中的所述第一導電型半導體襯底上形成柵極區(qū)；然后在所述第一導電型體中形成第二導電型源極區(qū)；以及然后在所述第二導電型深阱中形成第二導電型漏極區(qū)。
2. 根據(jù)權利要求1所述的方法，其中，形成所述第二導電型深阱包括使用雜質來實施離子注入。
3. 根據(jù)權利要求1所述的方法，其中，形成所述第二導電型調節(jié) 層包括使用雜質來實施離子注入；以及然后實施擴散處理。
4. 根據(jù)權利要求1所述的方法，在形成所述第二導電型深阱和所述第二導電型調節(jié)層之前，進一步包括在所述第一導電型半導體襯底上形成第二導電型埋層。
5. 根據(jù)權利要求1所述的方法，其中，形成所述第二導電型深阱包括在為形成所述第二導電型深阱而實施所述離子注入時，通過對所述第一導電型半導體襯底涂覆掩模來形成深阱切除區(qū)。
6. 根據(jù)權利要求1所述的方法，在形成所述第二導電型深阱之前，進一步包括在所述第一導電型半導體村底上形成第一導電型外延層。
7. 根據(jù)權利要求1所述的方法，其中，形成所述第二導電型深阱包括4吏用石申來實施離子注入。
8. 根據(jù)權利要求1所述的方法，其中，形成所述第二導電型調節(jié) 層包括^吏用^岸來實施離子注入。
9. 根據(jù)權利要求1所述的方法，其中，形成所述第一導電型體包括使用硼使用光刻膠來實施離子注入；然后在不去除所述光刻膠的情況下實施硬烤處理；以及然后使用砷來實施離子注入。
10. —種裝置，包括第一導電型半導體襯底，其具有有源區(qū)和場區(qū)；第二導電型深阱，其形成在所述第一導電型半導體襯底上；第二導電型調節(jié)層，其位于所述第二導電型深阱中；第一導電型體，其形成在所述第二導電型深阱中；絕緣層，其形成在所述場區(qū)和所述有源區(qū)中的所述第一導電型半導體襯底上；柵極區(qū)，其形成在所述有源區(qū)中的所述第一導電型半導第二導電型源極區(qū)，其形成在所述第一導電型體上；以及第二導電型漏極區(qū)，其形成在所述第二導電型深阱中。
11. 根據(jù)權利要求10所述的裝置，進一步包括第二導電型埋層，其形成在所述第二導電型深阱的下面。
12. 根據(jù)權利要求10所述的裝置，進一步包括位于所述第二導電型深阱中的深阱切除區(qū)。
13. 根據(jù)權利要求12所述的裝置，其中，所述深阱切除區(qū)具有3 到5lam之間的寬度。
14. 才艮據(jù)^L利要求12所述的裝置，其中，所述深阱切除區(qū)具有4[im 的寬度。
15. 根據(jù)權利要求IO所述的裝置，進一步包括第一導電型外延層，其形成在所述第一導電型半導體襯底上。4
16. 根據(jù)權利要求15所述的裝置, 具有7.5到8.0pm之間的厚度
17. 根據(jù)權利要求10所述的裝置，砷離子形成。
18. 根據(jù)權利要求10所述的裝置，由,粦離子形成。
19. 根據(jù)權利要求10所述的裝置, 入的硼離子和砷離子形成。其中，所述第一導電型外延層其中，所述第二導電型深阱由其中，所述第二導電型調節(jié)層其中，所述第一導電型體由注
20. 根據(jù)權利要求10所述的裝置，其中，所述裝置包括LDMOS 器件，所述LDMOS器件具有100V的擊穿電壓和85V的工作電壓。
全文摘要
一種LDMOS器件及其制造方法，其可包括第一導電型半導體襯底，其具有有源區(qū)和場區(qū)；第二導電型深阱，其形成在第一導電型半導體襯底上；第二導電型調節(jié)層，其位于第二導電型深阱中；第一導電型體，其形成在第二導電型深阱中；絕緣層，其形成在場區(qū)和有源區(qū)中的第一導電型半導體襯底上；柵極區(qū)，其形成在有源區(qū)中的第一導電型半導體襯底上；第二導電型源極區(qū)，其形成在第一導電型體中；第二導電型漏極區(qū)，其形成在第二導電型深阱中。因此，這種LDMOS器件具有高擊穿電壓而不增加導通電阻。
文檔編號H01L21/336GK101335211SQ20081012781
公開日2008年12月31日申請日期2008年6月25日優(yōu)先權日2007年6月26日
發(fā)明者高埑柱申請人:東部高科股份有限公司

完整全部詳細技術資料下載