專利名稱：制造閃速存儲器件的方法
技術領域：
本發(fā)明涉及一種半導體器件，更具體地，本發(fā)明涉及一種制造 閃速存儲器件的方法。
背景技術：
閃速存儲器件是一種非易失性存儲介質，即使在斷電時，存儲 在其中的教:據(jù)也不會丟失。當進行諸如錄音，讀取以及刪除等操作 時，具有高處理速度的閃速存儲器件是有利的。因此，閃速存儲器 件已經廣泛用于個人電腦(PC)、機頂盒、打印機以及網絡服務器 等基本輸入輸出系統(tǒng)(Bios)的數(shù)據(jù)存儲。近來，閃速存儲器件已 被廣泛應用于諸如數(shù)碼相機以及蜂窩式移動電話的器件中。然而，隨著閃速存儲器件變得更加高度集成，閃速存儲器件的 元胞(unit cell)的尺寸減小，形成元胞的柵極區(qū)域之間的空間間隔 也隨之同樣減小，從而在形成金屬線時會產生空隙(void)。發(fā)明內容本發(fā)明的具體實施方式
涉及一種制造存儲器件的方法，其用于 在形成層間介電薄膜(interlayer dielectric film )時防止空隙的產生。本發(fā)明.的具體實施方式
涉及一種制造閃速存儲器件的方法，包括下列步艱《中的至少一個在半導體沖十底上和/或上方形成棚4及；然 后在該半導體襯底上和/或上方順序地堆疊第一介電薄膜和第二介 電薄膜，且通過第一蝕刻過程在該4冊極的側壁上和/或上方形成第一 介質圖案和第二介電圖案；然后在該半導體襯底上和/或上方形成源 區(qū)和漏區(qū)；然后在該半導體襯底上和/或上方除去第二介質圖案并形 成第三介電薄膜；然后在該第三介電薄膜上進行第二蝕刻過程，從 而在該柵^及側壁上和/或上方的第一介電圖案和第三介電圖案中形 成隔離體(spacer);然后在形成有柵極和隔離體的半導體襯底上和 /或上方形成層間介電薄膜。本發(fā)明的具體實施方式
涉及一種方法，包括下列步驟中的至少 一個在半導體襯底上形成柵極；然后在該半導體襯底上順序地堆 疊第一介電薄膜和第二介電薄膜；然后通過實施第一蝕刻過程，在 該柵極的側壁上形成包括第 一介電薄膜圖案和第二介電薄膜圖案 的第一隔離體；然后在該半導體襯底中形成源區(qū)和漏區(qū)；然后除去 第二介電薄膜；然后在該半導體襯底上順序地堆疊第三介電薄膜和 第四介電薄膜；然后通過實施第二蝕刻過程，在4冊一及側壁上形成包 括第一介電圖案和第三介電圖案的第二隔離體；然后在包括柵極和 第二隔離體的半導體襯底上形成層間介電薄膜。本發(fā)明的具體實施方式
涉及一種方法，包括下列步驟中的至少 一個在半導體4于底的單元區(qū)(cell area)中形成多個沖冊極并在該半 導體襯底的周邊區(qū)(peripheral area )中形成4冊電4及；然后在該棚-才及 及柵電極的側壁上形成包括第一介電層與第二介電層的第一隔離 體；然后在該半導體襯底中形成源/漏區(qū)；然后除去第二介電層以暴 露第一介電層；然后在該4冊4及和4冊電4及的側壁上形成包4舌第一介電 層和第三介電層的第二隔離體。本發(fā)明的具體實施方式
涉及一種方法，包括下列步驟中的至少一個在半導體坤十底上形成間隔的棚4及；然后在柵-才及的側壁上形 成包括第一氧化層(氧化物層)和第一氮化層(氮化物層)的第一 隔離體；然后在該半導體襯底中形成源/漏區(qū)；然后除去第一氮化層以-使第一氧化層暴露；然后在棚-一及的側壁上形成包括第一氧化層和 第二氮化層的第二隔離體；以及然后在柵極以及源/漏區(qū)上形成硅化物層；然后在包括柵極、硅化物層和第二隔離體的半導體襯底上形 成層間介電薄膜；然后形成透過層間介電薄膜延伸并且電連接到柵 才及、4冊電才及以及源/漏區(qū)的4妾觸插塞(contact plug )。


圖1到圖11示出了根據(jù)具體實施方式
制造閃速存儲器件的方法。
具體實施方式
如圖l所示，在具有單元區(qū)域(cell region)或區(qū)以及周邊區(qū)域 (peri region)或區(qū)的半導體襯底10上和/或上方形成4冊電極18和 沖冊才及20。在單元區(qū)中，可以形成包才舌第一柵4及氧化膜(氧化物薄月莫) 11、浮4冊12、介電薄膜14以及控制才冊才及16的棚4及20。在周邊區(qū) 中，形成第二棚-極氧化膜17以及柵電極18。浮柵12、控制電極16 和柵電極18可以由多晶硅制成?？梢孕纬捎糜谑垢?2與控制柵 極16絕緣的具有氧化物-氮化物-氧化物(ONO)結構的介電薄膜 14。當4空制電才及16用于^l夸偏壓i:敫發(fā)電子(bias voltage exciting electron)施加到在其下方形成的浮4冊12以充電或釋方文該電子時， 浮柵12可以用于存儲數(shù)據(jù)。如圖2所示，然后可在包括柵極20和柵電極18的半導體襯 底10上和/或上方形成隔離體薄力莫34?？梢酝ㄟ^順序地堆疊第一氧化膜30和第一氮化膜(氮化物薄膜)32形成隔離體薄膜34。第一 氧化膜30可以由原石圭酸四乙酯(TEOS)形成并具有范圍在IOOA 到300A之間的厚度。第一氮化膜32可由氮化硅(SiN)形成并具 有范圍在500A到800A之間的厚度。如圖3所示，然后可4吏在雙層結構中形成的隔離體月莫34經受 蝕刻處理從而在柵極20和柵電極18的側壁上形成由第一氧化膜圖 案39和第一氮化膜圖案38組成的第一隔離體。例如，可以形成直 接緊靠(against)在柵極20和柵電極18的側壁并且也在半導體襯 底10上和/或上方的第一氧化薄膜圖案39。在第一氧化膜圖案39 上和/或上方可以形成第一氮4匕膜圖案38。如圖4所示，然后利用第一氮化膜圖案38作為掩膜進行離子 注入過程以形成作為半導體襯底10中的高濃度雜質區(qū)或區(qū)域的源/ 漏區(qū)42。如圖5所示，然后可在實施離子注入過程之后除去第一氮化膜 圖案38。可通過實施濕法蝕刻過程來除去第一氮化膜圖案38。濕 法蝕刻工藝可以包括磷酸(H3P04)。在形成層間介電薄膜之前，除 去第一氮化膜圖案38 4吏得充分地保護(secure)單元區(qū)中形成的沖冊 極20之間的空間間隔成為可能。因此，當順序地形成層間介電薄 月莫時，可以防止產生空隙并且可以充分i也4呆護用于形成之后4妻觸的 處理邊緣(process margin )。此夕卜，根據(jù)除去的第一氮化膜圖案38 的厚度，可以減小柵極20之間的空間間隔，從而可以提高器件集 成度。如圖6所示，然后在包括單元區(qū)中的斥冊極20和周邊區(qū)中的柵 電極18的半導體襯底10上和/或上方形成第二氮化膜50。第二氮 化膜50可以由氮化硅(SiN )制成并且具有范圍在70A到200A之 間的厚度。第二氮化膜50可以用于防止產生由隨后通過自對準石圭化物(salicide )處理在第一氧4匕月莫圖案39上和/上方形成自對準多 晶硅化物導致的異常器件性能。由于在除去第一氮化膜圖案38的 過程中，對于控制想要保持的氮化物膜的預定量還存在工藝限制 (process limit),所以在隨后的處理中進4亍再沉積是更穩(wěn)定可靠的 方法。如圖7所示，可以在第二氮化力莫50上和/或上方形成第二氧化 膜55。第二氧化膜55可以由TEOS制成并且具有范圍在360A到 440A之間的厚度。如圖8所示，然后可以在第二氧化膜55和第二氮化膜50上進 行蝕刻過程，從而形成由緊靠(against)柵極20和柵電極18側壁 的第一氧化膜圖案39和第二氮化膜圖案52組成的第二隔離體54。 在蝕刻過程中，在棚-才及20、 4冊電才及18和源/漏區(qū)42上和/或上方形 成的部分第二氮化膜50和全部第二氧化膜55 ^皮除去。^口圖9所示，然后可3夸石圭4匕物形成金屬(silicide-forming metal) 57沉積在包括單元區(qū)中形成的柵極20、周邊區(qū)中形成的柵電極18、 隔離體54和第一氧化膜圖案39的半導體襯底10上和/或上方。石圭 化物形成金屬57可以由鈷(Co)制成。如圖10所示，然后可以在半導體4于底10上和/或上方實施退火 過程以誘發(fā)硅和金屬之間的反應，從而分別在4冊極20、柵電極18 和源/漏區(qū)42的最上表面上和/或上方同時形成金屬石圭化物層59。經 過該退火過程，可以僅在金屬接觸硅和多晶硅區(qū)域中形成金屬硅化 物層59。結果，由于金屬和硅化物之間的反應被阻斷，在其他區(qū)域 不會形成金屬硅化物層59。在柵極20、柵電極18和源/漏區(qū)42上 同時形成金屬石圭化物層59后，可通過選擇性蝕刻過程除去沒有與 硅和多晶硅反應的硅化物形成金屬57。如圖11所示，然后可以在包括單元區(qū)中形成的棚4及20、周邊 區(qū)中形成的柵電極18、隔離體54、第一氧化膜圖案39和金屬硅化 物層59的半導體襯底10上和/或上方形成層間介電薄力莫60。層間 介電薄膜60可以是金屬前介電(PMD)薄膜并且可由磷硅酸玻璃 (PSG)、硼石辟石圭玻璃(BPSG)和未摻雜的石圭玻璃(USG)中的至 少一種制成。根據(jù)具體實施方式
，通過除去第一氮化物膜圖案38 可以^呆護棚-才及20之間足夠的空間，/人而當形成層間介電薄膜60時， 柵極20之間不會產生空隙。通過對層間介電薄膜60進行選擇性蝕 刻，可以在層間介電薄膜60中形成至少一個暴露金屬石圭化物層59 的通孔(via hole)。然后可將由鴒(W)制成的金屬層埋置于通孔 中以形成電連4妄至棚4及20和源/漏區(qū)42的4妄觸插塞(contact plug )。 根據(jù)具體實施方式
，由于當形成層間介電薄膜60時不產生空隙， 所以當形成接觸插塞時，由空隙造成的擴散現(xiàn)象沒有產生。結果， 在操作過程中閃速存儲器件可以具有增強的性能。此外，當形成接 觸插塞時，空隙的形成也可防止形成橋。才艮據(jù)具體實施方式
，制造閃速存儲器件的方法保護了 (secure) 沖冊才及之間的空間，/人而防止在形成層間介電薄"莫時產生空隙。由此， 當形成沖妄觸插塞時，由于除去了金屬層而防止在器件之間形成橋， 使得保證閃速存儲器件的可靠性以及實現(xiàn)器件的高集成度成為可 能。盡管通過多個示例性的具體實施方式
已經描述了多種具體實 施方式，但是應該理解，本領域技術人員可以想到多種其他修改和具體實施方式
都將落入本公開的原則的精神和范圍內。更具體地， 在本說明書、附圖、以及所附權利要求的范圍內，可以在主題結合 安排的組成部分和/或安排方面進行各種修改和改變。除了組成部分 和/或安排方面的修改和改變以外，可替代地應用對本領域技術人員 來說同樣是顯而易見的。
權利要求
1.一種方法，包括在半導體襯底上形成柵極；然后在所述半導體襯底上順序地堆疊第一介電薄膜和第二介電薄膜；然后通過進行第一蝕刻過程在所述柵極的側壁上形成包括第一介電薄膜圖案和第二介電薄膜圖案的第一隔離體；然后在所述半導體襯底中形成源區(qū)和漏區(qū)；然后除去所述第二介電薄膜；然后在所述半導體襯底上順序地堆疊第三介電薄膜和第四介電薄膜；然后通過進行第二蝕刻過程在所述柵極的所述側壁上形成包括第一介電圖案和第三介電圖案的第二隔離體；然后在包括所述柵極和所述第二隔離體的所述半導體襯底上形成層間介電薄膜。
2. 根據(jù)權利要求1所述的方法，其中，除去所述第二介電圖案包 括通過進行濕法蝕刻過程以除去所述第二介電薄膜圖案。
3. 根據(jù)權利要求2所述的方法，其中，使用磷酸(H3P04)作為 蝕刻溶液來實施所述濕法蝕刻過程。
4. 根據(jù)權利要求1所述方法，其中，所述第一和第四介電薄膜包 括氧化物薄膜而所述第二和第三介電薄膜包括氮化物薄膜。
5. 根據(jù)權利要求4所述方法，其中，所述氧化物薄膜包括TEOS， 而所述氮化物薄力莫包括SiN。
6. 根據(jù)權利要求1所述的方法，其中，順序地堆疊所述第一介電 薄膜和所述第二介電薄膜包括順序地形成具有厚度范圍在IOOA到300A之間的所述第 一介電薄膜和具有厚度范圍在500A到800A之間的所述第二 介電薄月莫。
7. 根據(jù)權利要求1所述的方法，其中，順序地堆疊所述第三介電 薄膜和所述第四介電薄膜包括形成具有厚度范圍在70A到200A之間的所述第三介電 薄膜和具有厚度范圍在360A到440A之間的所述第四介電薄 膜。
8. 根據(jù)權利要求1所述的方法，其中，形成所述第二隔離體包括實施除去部分所述第三介電薄膜和所述全部第四介電薄 膜的所述第二蝕刻過程。
9. 根據(jù)權利要求1所述的方法，其中，形成所述柵極包括在所述 半導體襯底上順序地堆疊柵極氧化物薄膜、浮柵、介電薄膜以及控制柵極。
10. 根據(jù)權利要求1所述的方法，進一步包括，在形成所述第二隔 離體之后和形成所述層間介電薄膜之前在包括所述柵4及和所述第二隔離體的所述半導體村底上 形成金屬層；然后述源/漏區(qū)上形成石圭化物層。
11. 根據(jù)權利要求IO所述的方法，其中，所述金屬層包括鈷。
12. —種方法，包4舌在半導體襯底的單元區(qū)中形成多個柵-才及并且在所述半導 體襯底的周邊區(qū)中形成一4冊電才及；然后在所述才冊極和所述柵電極側壁上形成包括第一介電層和 第二介電層的第一隔離體；然后在所述半導體襯底中形成源/漏區(qū)；然后除去所述第二介電層以暴露所述第一介電層；然后在所述斥冊才及和所述4冊電才及的所述側壁上形成包^"所述第 一介電層和第三介電層的第二隔離體。
13. 根據(jù)權利要求12所述的方法，其中，形成所述第一隔離體包 括在所述半導體襯底的所述最上表面上形成緊靠所述柵極 和所述4冊電才及側壁的所述第一介電薄力莫；然后在所述第一介電薄膜上形成所述第二介電薄膜；然后在所述第一介電薄膜和所述第二介電薄膜上實施第一蝕 刻過程。
14. 根據(jù)權利要求12所述的方法，其中，形成所述第二隔離體包 括在所述第一介電薄膜上形成所述第三介電薄膜；然后在所述第三介電薄膜上形成第四介電薄膜；然后在所述第三介電薄膜和所述第四介電薄膜上實施第二蝕 刻過程。
15. 才艮據(jù)4又利要求14所述的方法，其中，實施所述第二蝕刻過程 包括除去部分所述第三介電薄膜和所述全部第四介電薄膜。
16. 才艮據(jù)權利要求12所述的方法，進一步包括，在形成所述第二 隔離體后在所述柵極、所述柵電極和所述源/漏區(qū)上形成娃化物層；然后在包4舌所述4冊4及、所述4冊電才及、所述石圭4t物層和所述第 二隔離體的所述半導體襯底上形成層間介電薄膜；然后形成延伸穿過所述層間介電薄膜并且電連接至所述棚-極、所述柵電極以及所述源/漏區(qū)的接觸插塞。
17. 根據(jù)權利要求16所述的方法，其中，形成所述硅化物層包括在包括所述柵極、所述柵電極和所述第二隔離體的所述 半導體襯底上形成第一金屬層；然后在所述半導體襯底上實施退火過程。
18. 根據(jù)權利要求17所述的方法，其中，形成所述接觸插塞包括在暴露所述硅化物層的所述層間介電薄膜中形成通孔；然后在所述通孔中形成第二金屬層。
19. 根據(jù)權利要求18所述的方法，其中，所述第一金屬層包括鈷， 而所述第二金屬層包括鴒。
20. —種方法，包4舌在半導體襯底上形成間隔的棚-才及；然后在所述沖冊極側壁上形成包括第 一 氧化層和第 一 氮化層的 第一隔離體；然后在所述半導體襯底中形成源/漏區(qū)；然后除去所述第一氮化層以暴露所述第一氧化層；然后在所述4冊極的所述側壁上形成包括所述第一氧化層和第 二氮化層的第二隔離體；然后在所述棚4及和所述源/漏區(qū)上形成石圭化物層；然后在包括所述棚4及、所述石圭化物層和所述第二隔離體的所 述半導體襯底上形成層間介電薄膜；然后形成延伸穿過所述層間介電薄膜且電連接至所述柵才及、 所述柵電極以及所述源/漏區(qū)的接觸插塞。
全文摘要
一種制造閃速存儲器件的方法，其防止在形成層間介電薄膜時產生空隙。該方法可以包括在半導體襯底上形成柵極，然后在該半導體襯底上順序地堆疊第一介電薄膜和第二介電薄膜，然后通過進行第一蝕刻過程在所述柵極側壁上形成包括第一介電薄膜圖案和第二介電薄膜圖案的第一隔離體，然后在該半導體襯底中形成源區(qū)和漏區(qū)，然后去除該第二介電薄膜，然后在該半導體襯底上順序地堆疊第三電質薄膜和第四介電薄膜，然后通過進行第二蝕刻過程在柵極側壁上形成包括第一介質圖案和第三介質圖案的第二隔離體，然后在包括柵極和第二隔離體的半導體襯底上形成層間介電薄膜。
文檔編號H01L21/768GK101335246SQ20081012781
公開日2008年12月31日 申請日期2008年6月25日 優(yōu)先權日2007年6月26日
發(fā)明者任賢珠 申請人:東部高科股份有限公司