專利名稱：高擊穿電壓的雙柵極半導體器件的制作方法
技術(shù)領域：
本發(fā)明總地涉及半導體器件。更具體而言，本發(fā)明涉及一種為功率應用而配置的 半導體器件。
背景技術(shù)：
為射頻(RF)功率應用而設計的互補金屬氧化物半導體(CMOS)器件傳統(tǒng)上要求在 提高的RF性能比對更高的擊穿電壓之間的折衷。例如可以通過減小柵極幾何尺寸(例如 通過使用短溝道長度)來提高CMOS器件的RF性能。然而更小的柵極幾何尺寸降低CMOS 器件的擊穿電壓。由于降低的擊穿電壓在放大器配置中限制可在CMOS器件的輸出處獲得 的電壓擺動，所以這樣的CMOS器件在功率應用中不太有用。在針對擊穿電壓問題的一種方案中，可以設計CMOS器件以求電流驅(qū)動更大而電 壓擺幅更小。然而更大電流驅(qū)動可能要求CMOS器件中的晶體管的寬度制作得大，因此給驅(qū) 動電路帶來所不希望的電容性負載。針對擊穿電壓問題的另一方案使用橫向擴散金屬氧化物半導體(LDMOS)晶體管。 LDMOS晶體管在有源區(qū)域與漏極之間具有漂移區(qū)域。漂移區(qū)域為輕度摻雜并且經(jīng)受最大電 壓擺幅。由于漂移區(qū)域中的摻雜濃度受擊穿電壓要求限制，所以LDMOS器件折衷更高擊穿 電壓與從漏極流向源極端子的漏極電流的更高總電阻(稱為導通狀態(tài)電阻)。針對擊穿電壓問題的另一方案使用具有更厚和更高電阻率的襯底的器件。這些 器件可以提供更高電壓性能但是也引入更高導通狀態(tài)損耗。這些器件包括降低表面電場 (RESURF)器件，其中襯底二極管的耗盡區(qū)域與橫向二極管的耗盡區(qū)域相互作用以降低表面 電場。在這些器件中，由于耗盡區(qū)域的橫向變寬，電壓擊穿增加。因此需要一種與常規(guī)半導體器件相比提供改進的RF能力和更高功率的高擊穿電 壓的半導體器件。
發(fā)明內(nèi)容
本發(fā)明的實施例包括一種用于控制高擊穿電壓的雙柵極半導體器件的方法。該方 法包括形成高擊穿電壓的雙柵極半導體器件，該器件包括在襯底上的金屬氧化物半導體柵 極和基本上在阱區(qū)域中的結(jié)柵極，該阱區(qū)域基本上在襯底中。該方法還包括基本上在阱區(qū) 域中形成漏極；基本上在襯底中形成源極；以及將控制電路耦合到結(jié)柵極，該控制電路被 配置成通過改變結(jié)柵極的有效電阻來控制在漏極與源極之間流動的電流。根據(jù)本發(fā)明的另一實施例，一種方法包括通過以下操作來控制高擊穿電壓的雙柵 極半導體器件形成具有第一摻雜類型的襯底；基本上在襯底中形成源極，該源極具有第 二摻雜類型；在設置于襯底上的氧化物層上形成第一柵極；形成基本上在襯底中并且具有 第二摻雜類型的阱區(qū)域；基本上在阱區(qū)域中形成第二柵極，該第二柵極具有第一摻雜類型； 以及基本上在阱區(qū)域中形成漏極，該漏極具有第二摻雜類型。該方法還包括將控制電路耦 合到第二柵極，該控制電路被配置成通過改變在阱區(qū)域中的漏極與源極之間的有效電阻來控制高擊穿電壓的雙柵極半導體器件，其中有效電阻控制在阱區(qū)域中的漏極與源極之間流 動的電流。本發(fā)明的實施例包括一種用于功率應用的高擊穿電壓的雙柵極半導體器件，該器 件包括襯底，具有第一摻雜類型；源極，基本上形成于襯底中，該源極具有第二摻雜類型； 第一柵極，形成在設置于襯底上的氧化物層上；阱區(qū)域，具有第二傳導類型并且基本上形成 于襯底中；以及漏極，基本上形成于阱區(qū)域中，該漏極具有第二摻雜類型。本發(fā)明的實施例 還包括第二柵極，基本上形成于阱區(qū)域中，該第二柵極具有第一摻雜類型，其中在高擊穿 電壓的雙柵極半導體器件中流動的電流響應于向第二柵極施加的電壓。
附圖中的元件是為求簡化和簡潔起見示出，而未按比例繪制。一些元件的尺寸可 以相對于其它元件有所擴大以有助于改進對本發(fā)明各種實施例的理解。圖1圖示了包括MOS柵極、結(jié)柵極和兩個相鄰N+區(qū)域的雙柵極半導體器件的示例 橫截面。圖2圖示了包括MOS柵極、結(jié)柵極和使用傳導層來耦合的兩個N+區(qū)域的雙柵極半 導體器件的示例橫截面。圖3圖示了包括MOS柵極和結(jié)柵極以及設置于MOS柵極與結(jié)柵極之間的單個N+ 區(qū)域的雙柵極半導體器件的示例橫截面。圖4圖示了處于操作的第二模式中的圖3的雙柵極半導體器件的示例橫截面。圖5圖示了圖1至圖2的雙柵極半導體器件的示例電路圖。圖6圖示了包括MOS柵極和結(jié)柵極的雙柵極半導體器件的示例橫截面。
具體實施例方式一種雙柵極半導體器件提供如下高擊穿電壓，該擊穿電壓允許對功率應用有用的 輸出電壓的大的偏移。該雙柵極半導體器件可以視為包括金屬氧化物半導體(MOS)柵極和 結(jié)柵極的雙柵極器件，其中結(jié)柵極的偏置可以是MOS柵極的柵極電壓的函數(shù)。雙柵極半導 體器件的擊穿電壓是MOS柵極和結(jié)柵極的擊穿電壓之和。由于單獨的結(jié)柵極具有本征高擊 穿電壓，所以雙柵極半導體器件的擊穿電壓高于單獨的MOS柵極的擊穿電壓。雙柵極半導體器件與常規(guī)互補金屬氧化物半導體(CMOS)器件相比除了在更高功 率水平的可操作性之外還提供提高的RF能力。該雙柵極半導體器件可以使用本領域已知 的半導體制作技術(shù)來基本上于襯底上和/或襯底中制作，并且可以使用用于CMOS和邏輯器 件的標準制作工藝，其中對工藝流程的修改很少。MOS柵極可以包括如下金屬氧化物半導體結(jié)構(gòu)，該結(jié)構(gòu)在電壓施加于MOS柵極時 修改半導體結(jié)構(gòu)中的電荷分布，因此控制半導體結(jié)構(gòu)的傳導特性。MOS柵極因此可以作為電 控制的柵極或者開關來工作?？梢栽诮饘傺趸锇雽w場效應晶體管(MOSFET)器件中發(fā) 現(xiàn)這一類柵極。結(jié)柵極包括半導體材料的溝道的如下區(qū)域，該區(qū)域具有與溝道的其余區(qū)域 的摻雜特性相反的摻雜特性，從而當向結(jié)柵極施加電壓時溝道中的電荷分布被修改并且由 此控制溝道的傳導特性。結(jié)柵極因此可以作為電控制的柵極或者開關來工作?？梢栽诮Y(jié)場 效應晶體管(JFET)中發(fā)現(xiàn)這一類柵極。結(jié)柵極的有效電阻是由結(jié)柵極的電壓控制的溝道的電阻?？梢灾谱魅缦码p柵極半導體器件，該器件在MOS柵極與結(jié)柵極之間包括一個或者 多個注入?yún)^(qū)域。與在MOS柵極與結(jié)柵極之間包括一個或者多個注入?yún)^(qū)域的實施例相比，在 MOS柵極與結(jié)柵極之間無注入?yún)^(qū)域的實施例可以提供用于雙柵極半導體器件的更高空間密 度配置。除了修改在MOS柵極溝道與漂移區(qū)域之間的耗盡區(qū)域之外，這些各種實施例的操 作原理是類似的。圖1圖示了包括MOS柵極、結(jié)柵極和兩個相鄰N+區(qū)域(S卩，注入?yún)^(qū)域)的雙柵極半 導體器件的示例橫截面。雙柵極半導體器件100可以使用本領域已知的半導體制作技術(shù)由 摻雜硅、多晶硅、金屬以及絕緣層的區(qū)域和/或?qū)有纬伞ｋp柵極半導體器件100包括P-襯底 110、形成于P-襯底110中的N-阱120、N+源極130、柵極140、氧化物層150、N+區(qū)域160、 N+區(qū)域162、P+柵極170和N+漏極180。如這里所用，“ + ”符號表明所示傳導類型的強摻 雜(例如N+表明N型強摻雜)，并且“_”符號表明所示傳導類型的弱摻雜(例如P-表明P 型弱摻雜)。電信號如Vgl和控制電壓Vg2可以分別耦合到柵極140和P+柵極170。電信號也 可以使用附加多晶硅層(未示出)或者金屬層(未示出)來耦合到N+源極130、N+區(qū)域 160、N+區(qū)域162和N+漏極180，這些層使用本領域已知的半導體制作技術(shù)來設置于N+源 極130、N+區(qū)域160、N+區(qū)域162和N+漏極180各自的表面上。雙柵極半導體器件100包括由P-襯底110、N+源極130和N+區(qū)域160、柵極140 和氧化物層150形成的N型MOS場效應晶體管(也稱為N溝道M0SFET)。雙柵極半導體器 件100也包括由P-襯底110、N-阱120、N+區(qū)域162、P+柵極170和N+漏極180形成的N 溝道結(jié)場效應晶體管(也稱為N型JFET)。在這一實施例中，N+區(qū)域160和N+區(qū)域162相 鄰，并且N+區(qū)域162基本上設置于N-阱120中。作為選擇，可以配置雙柵極半導體器件100的元件使得雙柵極半導體器件100包 括P型MOS柵極，該柵極包括P溝道結(jié)柵極。在這樣的實施例中，一些摻雜硅區(qū)域和/或?qū)?可以根據(jù)本領域已知的半導體制作技術(shù)具有不同摻雜?？梢哉J為雙柵極半導體器件100在兩個模式中操作。圖1中所示第一模式由Vgl >閾值電壓Vth和Ivg2-VpiI 0(即Vg2-Vp1的絕對值約為0)表明。Vgl是在柵極140的電 壓，Vg2是在P+柵極170的電壓，Vth是柵極140的閾值電壓，并且Vp1是在N+區(qū)域162的電 壓。在第一模式中，向柵極140施加大于Vth的電壓Vgl使得MOS柵極“導通”。向P+柵極 170施加控制電壓Vg2使得結(jié)柵極偏置為在控制電壓Vg2與N+區(qū)域162的電壓Vpi之間具有 低電勢差。P+柵極170因此呈現(xiàn)對電流流動的低電阻R。n。在第一模式中，半導體器件100 在N+源極130與N+漏極180之間傳導電流。在第二模式中，半導體器件100不傳導電流?；氐綀D1，在第二模式中，向P+柵極170施加負控制電壓Vg2，并且在P+柵極170 之下的耗盡區(qū)域延伸到N-阱120中的溝道中(未示出)。當向P+柵極170施加的控制電 壓Vg2使得IVg2-VpiI大于夾斷電壓V。ff時，溝道在P+柵極170之下全耗盡，并且無電流在N+ 區(qū)域162與N+漏極180之間流動。類似地，在第二模式中，無電流在N+源極130與N+漏 極180之間流動。當向P+柵極170施加的控制電壓Vg2使得|Vg2-VPI| 0(對應于第一模式)時，溝 道開放，并且多數(shù)載流子的電流可以在N+區(qū)域162與N+漏極180之間流動。P+柵極170 (結(jié)
7柵極)的行為因此可以等效于如下可變電阻器，該電阻器在Ivg2-VpiI >乂。 時具有在N+源 極130與N+漏極180之間允許很少或者無電流流動的高有效電阻R。ff并在|Vg2-VPI| ^O 時具有允許最大電流流動的低有效電阻R。n。雙柵極半導體器件100可以包括具有雙柵極的器件，其中在P+柵極170 (結(jié)柵極) 的控制電壓Vg2可以是在柵極140 (M0S柵極)的電壓Vgl的函數(shù)?？梢允褂脜⒄請D5描述的 控制電路，將MOS柵極和結(jié)柵極同時都動態(tài)偏置在“導通”狀態(tài)或者“截止”狀態(tài)中。在操作的第二模式中的高有效電阻R。ff允許P+柵極170維持高電壓并且限制在 柵極140與N+區(qū)域160之間的電壓電勢少于MOS柵極擊穿電壓。由于雙柵極半導體器件 100的擊穿電壓為MOS柵極與P+柵極170的擊穿電壓之和，所以P+柵極170的本征高擊穿 電壓提供雙柵極半導體器件100的高擊穿電壓。控制電壓Vg2可以使用控制電路來調(diào)節(jié)并且可以依賴于夾斷電壓V。ff?？刂齐娐房?以包括配置成將來自柵極140的RF信號耦合到P+柵極170的電容器(未示出)。為了限 制在柵極140與P+柵極170之間的距離，可以利用在柵極140與P+柵極170之間的多個 平行的堆疊金屬層實現(xiàn)該電容器。圖2圖示了包括MOS柵極、結(jié)柵極和使用傳導層來耦合的兩個N+區(qū)域的雙柵極半 導體器件的示例橫截面。雙柵極半導體器件200可以使用本領域已知的半導體制作技術(shù)由 摻雜硅、多晶硅、金屬和絕緣層的區(qū)域和/或?qū)有纬?。雙柵極半導體器件200包括P-襯底110、形成于P-襯底110中的N-阱120、N+ 源極130、柵極140、氧化物層150、N+區(qū)域260、N+區(qū)域265、傳導層265、P+柵極170和N+ 漏極180。傳導層265可以是多晶硅層、金屬層或者本領域已知的另一傳導層。如圖2中所 示，N+區(qū)域260和N+區(qū)域262由P-襯底110的區(qū)域分離，并且N+區(qū)域262基本上設置于 N-阱120中。如這里參照雙柵極半導體器件200討論的那樣，電信號如Vgl和控制電壓Vg2可以 分別耦合到柵極140和P+柵極170。電信號也可以使用附加多晶硅層(未示出)或者金 屬層(未示出)來耦合到N+源極130、N+區(qū)域260、N+區(qū)域262和N+漏極180，這些層使 用本領域已知的半導體制作技術(shù)來設置于N+源極130、N+區(qū)域260、N+區(qū)域262和N+漏極 180各自的表面上。雙柵極半導體器件200包括由P-襯底110、N-阱120、N+源極130和N+區(qū)域260、 柵極140和氧化物層150形成的N型M0SFET。雙柵極半導體器件200也包括由P-襯底110、 N-阱120、N+區(qū)域262、P+柵極170和N+漏極180形成的N溝道JFET。在這一實施例中， 使用傳導層265來耦合N+區(qū)域260和N+區(qū)域262。作為選擇，可以配置雙柵極半導體器件200的元件使得雙柵極半導體器件200包 括包含P溝道結(jié)柵極的P型MOS柵極或者包含P溝道結(jié)柵極的N型MOS柵極或者包含N溝 道結(jié)柵極的P型MOS柵極。在這樣的實施例中，一些摻雜硅區(qū)域和/或?qū)涌梢愿鶕?jù)本領域 已知的半導體制作技術(shù)具有不同摻雜?？梢哉J為雙柵極半導體器件200與這里參照圖1描述的兩個模式類似地操作。第 一模式由Vgl >閾值電壓Vth和IVg2-VpiI 0表明，其中Vp1是在N+區(qū)域262的電壓。在第 一模式中，向柵極140施加大于Vth的電壓Vgl使得MOS柵極“導通”。向P+柵極170施加控 制電壓Vg2使得結(jié)柵極偏置為在控制電壓Vg2與N+區(qū)域262的電壓Vpi之間具有低電勢差。P+柵極170因此呈現(xiàn)對電流流動的低電阻R。n。在第一模式中，半導體器件200在N+源極 130與N+漏極180之間傳導電流。在第二模式中，半導體器件200不傳導電流。當向P+柵極170施加控制電壓Vg2使得|Vg2-VPI| 0(對應于第一模式)時，溝道 開放，并且多數(shù)載流子的電流可以在N+區(qū)域262與N+漏極180之間流動。P+柵極170 (結(jié) 柵極)的行為因此可以等效于如下可變電阻器，該電阻器在IVg2-VpiI >乂。 時具有在N+源 極130與N+漏極180之間允許很少或者無電流流動的高有效電阻R。ff而在|Vg2-VPI | ^ 0 時具有允許最大電流流動的低有效電阻R。n。雙柵極半導體器件200可以包括具有雙柵極的器件，其中在P+柵極170 (結(jié)柵極) 的控制電壓Vg2可以是在柵極140的電壓Vgl的函數(shù)。可以使用參照圖5描述的控制電路， 將MOS柵極和結(jié)柵極同時都動態(tài)偏置在“導通”狀態(tài)或者“截止”狀態(tài)中。如參照圖1所述， 控制電路可以包括配置成將來自柵極140的RF信號耦合到P+柵極170的電容器(未示 出)。在操作的第二模式中，高有效電阻R。ff允許P+柵極170維持高電壓并且限制在柵 極140與N+區(qū)域260之間的電壓電勢少于MOS柵極擊穿電壓。由于雙柵極半導體器件200 的擊穿電壓為MOS柵極與P+柵極170的擊穿電壓之和，所以P+柵極170的本征高擊穿電 壓提供雙柵極半導體器件200的高擊穿電壓。圖3圖示了包括MOS柵極和結(jié)柵極以及設置于MOS柵極與結(jié)柵極之間的單個N+ 區(qū)域的雙柵極半導體器件的示例橫截面。雙柵極半導體器件300可以使用本領域已知的半 導體制作技術(shù)由摻雜硅、多晶硅、金屬以及絕緣層的區(qū)域和/或?qū)有纬?。雙柵極半導體器件 300包括P-襯底110、形成于P-襯底110中的N-阱120、N+源極130、柵極140、氧化物層 150、N+區(qū)域360、P+柵極170和N+漏極180。如圖3中所示，N+區(qū)域360基本上設置于 N-阱120中。如參照圖1至圖2所述的那樣，電信號如Vgl和控制電壓Vg2可以分別耦合到柵極 140和P+柵極170。電信號也可以使用附加多晶硅層(未示出)或者金屬層(未示出)來 耦合到N+源極130、N+區(qū)域360和N+漏極180，這些層使用本領域已知的半導體制作技術(shù) 來設置于N+源極130、N+區(qū)域360和N+漏極180各自的表面上。雙柵極半導體器件300包括由P-襯底110、柵極140和氧化物層150形成的N型 MOS柵極。雙柵極半導體器件300也包括由P-襯底110、N-阱120、N+區(qū)域360、P+柵極 170和N+漏極180形成的N溝道JFET。在這一實施例中，N+區(qū)域360是N溝道JFET的源 極并且鄰接N型MOS柵極，該N型MOS柵極包括柵極140和氧化物層150?？梢哉J為雙柵極半導體器件300與如這里參照圖1至圖2描述的兩個模式類似地 操作。第一模式由Vgl >閾值電壓Vth和IVg2-VpiI 0表明，其中Vp1是在N+區(qū)域360的電 壓。在第一模式中，向柵極140施加大于Vth的電壓Vgl使得MOS柵極“導通”。向P+柵極 170施加控制電壓Vg2使得結(jié)柵極偏置為在控制電壓Vg2與N+區(qū)域360的電壓Vpi之間具有 低電勢差。P+柵極170因此呈現(xiàn)對電流流動的低電阻R。n。在第一模式中，半導體器件300 在N+源極130與N+漏極180之間傳導電流。在第二模式中，半導體器件300不傳導電流。當向P+柵極170施加控制電壓Vg2使得|Vg2-VPI| 0(對應于第一模式)時，溝道 開放，并且多數(shù)載流子的電流可以在N+區(qū)域360與N+漏極180之間流動。因此可以認為P+ 柵極170(結(jié)柵極)的行為等效于如下可變電阻器，該電阻器在|Vg2-VPI| >￥。 時具有在N+源極130與N+漏極180之間允許很少或者無電流流動的高有效電阻R。ff而在I Vg2-Vpi | ≈ 0 時具有允許最大電流流動的低有效電阻R。n。如參照圖1至圖2所述的那樣，可以認為雙柵極半導體器件300是具有雙柵極的 器件，其中在P+柵極170 (結(jié)柵極)的控制電壓Vg2可以是在柵極140的電壓Vgl的函數(shù)。 可以使用參照圖5描述的控制電路，將MOS柵極和結(jié)柵極同時都動態(tài)偏置在“導通”狀態(tài)或 者“截止”狀態(tài)中。如參照圖1所述，控制電路可以包括配置成將來自柵極140的RF信號 耦合到P+柵極170的電容器(未示出)。在操作的第二模式中，高有效電阻R。ff允許P+柵極170維持高電壓并且限制在柵 極140與N+區(qū)域360之間的電壓電勢少于MOS柵極擊穿電壓。由于雙柵極半導體器件300 的擊穿電壓為MOS柵極與P+柵極170的擊穿電壓之和，所以P+柵極170的本征高擊穿電 壓提供雙柵極半導體器件300的高擊穿電壓。圖4圖示了圖3的雙柵極半導體器件300在操作的第二模式中的示例橫截面。這 里對在操作的第二模式中的雙柵極半導體器件300的描述類似地適用于分別參照圖1至圖 2描述的雙柵極半導體器件100和200的操作的第二模式。在操作的第二模式中，向柵極140施加的電壓Vgl低于閾值電壓Vth使得MOS柵極 “截止”。向P+柵極170施加控制電壓Vg2使得通過使用在Vg2與N+區(qū)域360的電壓Vpi之 間的高電勢差將結(jié)柵極偏置在夾斷電壓V。ff附近。P+柵極170因此對在漂移區(qū)域(比如圖 4中所示漂移區(qū)域420)中的電流流動呈現(xiàn)高有效電阻R。ff。高有效電阻艮 歸因于在P+柵 極170之下和周圍延伸的耗盡區(qū)域，比如圖4中所示耗盡區(qū)域410。在操作的第二模式中的高有效電阻R。ff允許P+柵極170維持高電壓并且限制在 柵極140的電壓擺幅少于MOS柵極擊穿電壓。操作的第二模式有效地保護柵極140免受大 于擊穿電壓的電壓。由于雙柵極半導體器件300的擊穿電壓為MOS柵極和P+柵極170的 擊穿電壓之和，所以P+柵極170的本征高擊穿電壓提供雙柵極半導體器件300的高擊穿電 壓。圖5圖示了圖1至圖2的雙柵極半導體器件的示例電路圖。電路500包括N溝道 JFET 510、N溝道MOSFET 520和控制電路530?？刂齐娐?30向N溝道JFET 510的柵極 提供控制電壓Vg2，該控制電壓可以是N溝道MOSFET 520的電壓Vgl的函數(shù)?？刂齐娐?30 工作，用以將N溝道MOSFET 520和N溝道JFET 510 二者同時動態(tài)偏置在“導通”狀態(tài)或者 “截止”狀態(tài)中?？刂齐娐?30可以是如下電容器，該電容器可以將來自N溝道MOSFET的柵 極的RF信號耦合到N溝道JFET的柵極?？刂齐娐?30提供控制電壓Vg2以偏置N溝道JFET 510使得R。ff有效電阻在N溝 道MOSFET “截止”(即Vgl < Vth)時是最大值。通常，控制電壓Vg2將N溝道JFET 510偏置 在夾斷電壓V。ff附近。當N溝道MOSFET 520 “導通”(即Vgl > Vth)時，控制電路530提供 控制電壓Vg2以偏置N溝道JFET 510使得R。n有效電阻最小并且電流流動最大。R。n到R。ff 的有效電阻變化的大范圍允許在N溝道JFET510的漏極的大的電壓偏移和對應的對于參照 圖1至圖2描述的雙柵極半導體器件的高功率能力。參照圖1至圖2描述的雙柵極半導體 器件也可以由與電路500類似的電路圖代表，其中N溝道結(jié)柵極510可以由P溝道結(jié)柵極 (未示出)取代并且N溝道MOS柵極520可以由P溝道MOS柵極(未示出)取代。圖6圖示了根據(jù)本發(fā)明一個替代實施例的雙柵極半導體器件的橫截面。與參照圖1至圖4描述的實施例相比，在這一實施例中，可以在更高空間密度配置中制作雙柵極半導 體器件600。如圖6中所示，雙柵極半導體器件600不包括N+區(qū)域，比如參照圖1至圖4描 述的N+區(qū)域160、N+區(qū)域162、N+區(qū)域260、N+區(qū)域262和N+區(qū)域360。因此制作雙柵極 半導體器件600無需常規(guī)的在MOS柵極與結(jié)柵極之間的N+區(qū)域注入。雙柵極半導體器件 600的操作原理類似于參照圖1至圖3描述的雙柵極半導體器件100、200和300的操作原 理(包括參照圖4描述的操作的第二模式的描述)。雙柵極半導體器件600可以使用本領域已知的半導體制作技術(shù)由摻雜硅、多晶 硅、金屬以及絕緣層的區(qū)域和/或?qū)有纬伞ｋp柵極半導體器件600包括P-襯底110、形成 于P-襯底110中的N-阱120、N+源極130、柵極140、氧化物層150、P+柵極170和N+漏極 180。電信號如Vgl和控制電壓Vg2可以分別耦合到柵極140和P+柵極170。電信號可 以使用附加多晶硅層(未示出)或者金屬層(未示出)耦合到N+源極130和N+漏極180， 這些層使用本領域已知的半導體制作技術(shù)來設置于N+源極130和N+漏極180各自的表面 上?？梢哉J為雙柵極半導體器件600與參照圖1至圖4描述的操作的兩個模式類似地 操作。在第一模式中，電流在N+源極130與N+漏極180之間傳導。在第二模式中，電流不 傳導。在第一模式中，向柵極140施加大于閾值電壓Vth(未示出)的電壓Vgl。向P+柵極 170施加控制電壓Vg2，因此呈現(xiàn)對電流流動的低有效電阻R。n。在操作的第二模式中，向柵極140施加的電壓Vgl低于閾值電壓Vth，并且向P+柵 極170施加控制電壓Vg2，因此呈現(xiàn)對電流流動的高有效電阻R。ff。高有效電阻R。ff歸因于 在P+柵極170之下和周圍延伸的與參照圖4描述的耗盡區(qū)域410類似的耗盡區(qū)域。這里討論的實施例是用于舉例說明本發(fā)明。由于參照示意圖描述這些實施例，所 以本領域技術(shù)人員可以清楚描述的方法或者具體元件的各種修改或者適應。依賴于本發(fā)明 的教導并且使這些教導已經(jīng)發(fā)展現(xiàn)有技術(shù)的所有這樣的修改、適應或者變化都視為在本發(fā) 明的精神實質(zhì)和范圍內(nèi)。因此這些描述和附圖不應視為具有限制意義，因為可以理解到本 發(fā)明決不僅限于所示實施例。
1權(quán)利要求
一種用于控制高擊穿電壓的雙柵極半導體器件的方法，所述方法包括形成高擊穿電壓的雙柵極半導體器件，所述器件包括在襯底上的金屬氧化物半導體柵極和基本上在阱區(qū)域中的結(jié)柵極，所述阱區(qū)域基本上在所述襯底中；以及基本上在所述阱區(qū)域中形成漏極；基本上在所述襯底中形成源極；以及將控制電路耦合到所述結(jié)柵極，所述控制電路被配置成通過改變所述結(jié)柵極的有效電阻來控制在所述漏極與所述源極之間流動的電流。
2.根據(jù)權(quán)利要求1所述的方法，還包括 基本上在所述阱區(qū)域中形成第一注入?yún)^(qū)域；以及形成所述第二注入?yún)^(qū)域，所述第二注入?yún)^(qū)域與所述第一注入?yún)^(qū)域相鄰。
3.根據(jù)權(quán)利要求1所述的方法，還包括 基本上在所述阱區(qū)域中形成第一注入?yún)^(qū)域；以及形成第二注入?yún)^(qū)域，其中所述第一注入?yún)^(qū)域使用傳導層來耦合到所述第二注入?yún)^(qū)域。
4.根據(jù)權(quán)利要求1所述的方法，還包括基本上在所述阱區(qū)域中形成第一注入?yún)^(qū)域，所 述第一注入?yún)^(qū)域鄰接所述金屬氧化物半導體柵極。
5.根據(jù)權(quán)利要求1所述的方法，其中所述金屬氧化物半導體柵極是N溝道金屬氧化物 半導體柵極。
6.根據(jù)權(quán)利要求1所述的方法，其中所述金屬氧化物半導體柵極是P溝道金屬氧化物 半導體柵極。
7.根據(jù)權(quán)利要求1所述的方法，其中所述結(jié)柵極是N溝道結(jié)柵極。
8.根據(jù)權(quán)利要求1所述的方法，其中所述結(jié)柵極是P溝道結(jié)柵極。
9.根據(jù)權(quán)利要求1所述的方法，其中所述控制電路還被配置成生成向所述結(jié)柵極施加 的偏置電壓，由此改變所述結(jié)柵極的有效電阻以控制在所述源極與所述漏極之間流動的電流。
10.根據(jù)權(quán)利要求1所述的方法，其中所述控制電路包括配置成將來自所述金屬氧化 物半導體柵極的射頻信號耦合到所述結(jié)柵極的電容器。
11.一種用于控制高擊穿電壓的雙柵極半導體器件的方法，所述方法包括 形成具有第一摻雜類型的襯底；基本上在所述襯底中形成源極，所述源極具有第二摻雜類型； 在設置于所述襯底上的氧化物層上形成第一柵極； 形成基本上在所述襯底中并且具有第二摻雜類型的阱區(qū)域； 基本上在所述阱區(qū)域中形成第二柵極，所述第二柵極具有第一摻雜類型； 基本上在所述阱區(qū)域中形成漏極，所述漏極具有第二摻雜類型；以及 將控制電路耦合到所述第二柵極，所述控制電路被配置成通過改變在所述阱區(qū)域中的 所述漏極與所述源極之間的有效電阻來控制所述高擊穿電壓的雙柵極半導體器件，其中所 述有效電阻控制在所述阱區(qū)域中的所述漏極與所述源極之間流動的電流。
12.根據(jù)權(quán)利要求11所述的方法，還包括形成具有所述第二摻雜類型的第一區(qū)域和具 有所述第二摻雜類型的第二區(qū)域，所述第一區(qū)域與所述第二區(qū)域相鄰使得所述第一區(qū)域在 所述阱區(qū)域以外并且所述第二區(qū)域在所述阱區(qū)域中。
13.根據(jù)權(quán)利要求11所述的方法，還包括形成具有所述第二摻雜類型的第一區(qū)域和具 有所述第二摻雜類型的第二區(qū)域，使得所述第一區(qū)域在所述阱區(qū)域以外并且所述第二區(qū)域 在所述阱區(qū)域中，所述第一區(qū)域使用傳導層來耦合到所述第二區(qū)域。
14.根據(jù)權(quán)利要求11所述的方法，還包括在所述阱區(qū)域中形成具有所述第二摻雜類型 的摻雜區(qū)域，所述摻雜區(qū)域鄰接所述氧化物層。
15.根據(jù)權(quán)利要求11所述的方法，其中所述第一摻雜類型是P型并且所述第二摻雜類 型是N型。
16.根據(jù)權(quán)利要求11所述的方法，其中所述控制電路還被配置成生成向所述第二柵極 施加的偏置電壓，由此改變在所述阱區(qū)域中的所述漏極與所述源極之間的有效電阻，其中 所述有效電阻控制在所述阱區(qū)域中的所述漏極與所述源極之間流動的電流。
17.根據(jù)權(quán)利要求11所述的方法，其中所述控制電路包括電容器，所述電容器被配置 成將來自所述第一柵極的射頻信號耦合到所述第二柵極，由此改變在所述阱區(qū)域中的所述 漏極與所述源極之間的有效電阻，其中所述有效電阻控制在所述阱區(qū)域中的所述漏極與所 述源極之間流動的電流。
18.一種用于功率應用的高擊穿電壓的雙柵極半導體器件，所述高擊穿電壓的雙柵極 半導體器件包括襯底，具有第一摻雜類型；源極，基本上形成于所述襯底中，所述源極具有第二摻雜類型；第一柵極，形成于設置在所述襯底上的氧化物層上；阱區(qū)域，具有第二傳導類型并且基本上形成于所述襯底中；漏極，基本上形成于所述阱區(qū)域中，所述漏極具有第二摻雜類型；以及第二柵極，基本上形成于所述阱區(qū)域中，所述第二柵極具有第一摻雜類型，其中在高擊 穿電壓的雙柵極半導體器件中流動的電流響應于向所述第二柵極施加的電壓。
19.根據(jù)權(quán)利要求18所述的高擊穿電壓的雙柵極半導體器件，還包括具有所述第二摻 雜類型的第一區(qū)域和具有所述第二摻雜類型的第二區(qū)域，所述第一區(qū)域與所述第二區(qū)域相 鄰使得所述第一區(qū)域在所述阱區(qū)域以外并且所述第二區(qū)域在所述阱區(qū)域中。
20.根據(jù)權(quán)利要求18所述的高擊穿電壓的雙柵極半導體器件，還包括具有所述第二 摻雜類型的第一區(qū)域和具有所述第二摻雜類型的第二區(qū)域，使得所述第一區(qū)域在所述阱區(qū) 域以外并且所述第二區(qū)域在所述阱區(qū)域中，所述第一區(qū)域使用傳導層來耦合到所述第二區(qū) 域。
21.根據(jù)權(quán)利要求18所述的高擊穿電壓的雙柵極半導體器件，還包括在所述阱區(qū)域中 具有所述第二摻雜類型的摻雜區(qū)域，所述摻雜區(qū)域鄰接所述氧化物層。
22.根據(jù)權(quán)利要求18所述的高擊穿電壓的雙柵極半導體器件，其中所述第一摻雜類型 是P型并且所述第二摻雜類型是N型。
23.根據(jù)權(quán)利要求18所述的高擊穿電壓的雙柵極半導體器件，其中所述第一柵極鄰接 所述阱區(qū)域。
24.根據(jù)權(quán)利要求18所述的高擊穿電壓的雙柵極半導體器件，還包括被配置成生成向 所述第二柵極施加的偏置電壓的控制電路。
25.根據(jù)權(quán)利要求24所述的高擊穿電壓的雙柵極半導體器件，其中所述控制電路包括被配置成將來自所述第一柵極的射頻信號耦合到所述第二柵極的電容器。
全文摘要
一種雙柵極半導體器件提供如下高擊穿電壓，該擊穿電壓允許對功率應用有用的輸出電壓的大的偏移。該雙柵極半導體器件可以視為包括MOS柵極和結(jié)柵極的雙柵極器件，其中結(jié)柵極的偏置可以是MOS柵極的柵極電壓的函數(shù)。雙柵極半導體器件的擊穿電壓是MOS柵極和結(jié)柵極的擊穿電壓之和。由于單獨的結(jié)柵極具有本征高擊穿電壓，所以雙柵極半導體器件的擊穿電壓大于單獨的MOS柵極的擊穿電壓。雙柵極半導體器件與常規(guī)晶體管器件相比除了在更高功率水平的可操作性之外還提供改進的RF能力。
文檔編號H01L29/93GK101978506SQ200880128225
公開日2011年2月16日 申請日期2008年2月13日 優(yōu)先權(quán)日2008年2月13日
發(fā)明者A·G·布拉卡爾, D·A·馬斯利阿, F·C·休恩, P·J·巴勞爾 申請人:Acco半導體公司