專利名稱：半導(dǎo)體器件和半導(dǎo)體器件制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有超結(jié)結(jié)構(gòu)(super junction structure)和靜電放電保護(hù)元 件的半導(dǎo)體器件以及半導(dǎo)體器件制造方法。
背景技術(shù)：
垂直型DMOSFET(雙擴(kuò)散金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)作為高 耐壓功率器件用于高耐壓功率電子應(yīng)用中是普遍已知的。垂直型 DMOSFET因第一導(dǎo)電型漂移區(qū)域的垂直厚度(深度)和雜質(zhì)濃度而提供 了高耐壓性。
例如，所謂的超結(jié)結(jié)構(gòu)可以用作垂直型DMOSFET器件結(jié)構(gòu)，該結(jié) 構(gòu)可實(shí)現(xiàn)元件耐壓性和導(dǎo)通電阻(Ron)低這兩方面的兼?zhèn)?。在該結(jié)構(gòu)中， 兩種類型的區(qū)域，即第一導(dǎo)電型漂移區(qū)域和第二導(dǎo)電型柱狀區(qū)域交替地 重復(fù)(例如參考日本專利特開公報(bào)No.2007-335844、 No.2008-4643 、 No.2008-16518和No.2008-16562)。
圖7示出了作為過去的半導(dǎo)體器件示例，具有超結(jié)結(jié)構(gòu)的垂直型 DMOSFET的剖面結(jié)構(gòu)圖。在圖7中，示出了垂直型DMOSFET中的本 體晶體管(Tr)區(qū)域50和靜電放電(ESD)保護(hù)元件區(qū)域60， 二者都具有超 結(jié)結(jié)構(gòu)。
含有第一導(dǎo)電型(n型)半導(dǎo)體區(qū)域的漂移區(qū)域52形成于漏極區(qū)域51 的主表面上。漏極區(qū)域51含有具有高雜質(zhì)濃度的第一導(dǎo)電型半導(dǎo)體區(qū)域 (n+型)。
第二導(dǎo)電型(p型)柱狀區(qū)域53形成于漂移區(qū)域52中。有多個(gè)相同的柱狀區(qū)域53在大體上平行于漏極區(qū)域51主表面的方向上周期性地排列 著。漂移區(qū)域52和柱狀區(qū)域53形成所謂的超結(jié)結(jié)構(gòu)。也就是說，漂移 區(qū)域52和柱狀區(qū)域53彼此相鄰接而形成pn結(jié)。
各體區(qū)域(body region) 54形成于各柱狀區(qū)域53上并且與該柱狀區(qū)域 53相接觸。體區(qū)域54各自含有第二導(dǎo)電型(p型)半導(dǎo)體區(qū)域。如同柱狀 區(qū)域53與漂移區(qū)域52之間一樣，體區(qū)域54與該第一導(dǎo)電型漂移區(qū)域相 鄰接而形成pn結(jié)。
此外，柵極絕緣膜58設(shè)在漂移區(qū)域52和體區(qū)域54上。
在本體Tr區(qū)域50中，柵極電極57以這樣的方式形成于柵極絕緣膜 58上，即橫跨體區(qū)域54的一部分和漂移區(qū)域52的一部分。
而且，在體區(qū)域54的表面上，選擇性地形成有源極區(qū)域55，且柵 極電極57的端部與源極區(qū)域55的端部彼此重疊(overlap)。源極區(qū)域55 各自含有第一導(dǎo)電型半導(dǎo)體區(qū)域。此外，在體區(qū)域54的表面上，形成有 適用于將體區(qū)域54的電位取出的電位取出區(qū)域(背柵)56，各電位取出區(qū) 域56與源極區(qū)域55相鄰接。電位取出區(qū)域56各自含有第二導(dǎo)電型半導(dǎo) 體區(qū)域。
在ESD保護(hù)元件區(qū)域60中，在體區(qū)域54的表面上選擇性地形成有 源極區(qū)域61。源極區(qū)域61各自含有第一導(dǎo)電型半導(dǎo)體區(qū)域。而且，在體 區(qū)域54的表面上，形成有適用于將體區(qū)域54的電位取出的電位取出區(qū) 域(背柵)62，各電位取出區(qū)域62與源極區(qū)域61相隔一給定距離。電位 取出區(qū)域62各自含有第二導(dǎo)電型半導(dǎo)體區(qū)域。
設(shè)置有輸入端子63，其確保本體Tr區(qū)域50的柵極電極57和ESD 保護(hù)元件區(qū)域60的源極區(qū)域61處于相同的電位。
當(dāng)從輸入端子63向柵極電極57施加電壓時(shí)，就會(huì)在體區(qū)域54中形 成溝道區(qū)域，該溝道區(qū)域位于在柵極電極57正下方的源極區(qū)域55和漂 移區(qū)域52之間。這使電子從源極區(qū)域55向漂移區(qū)域52移動(dòng)。當(dāng)電子向 漂移區(qū)域52移動(dòng)然后移向漏極區(qū)域51時(shí)，電流流過基板。
在圖7所示的垂直型DMOSFET的結(jié)構(gòu)中，第二導(dǎo)電型柱狀區(qū)域53 和第一導(dǎo)電型漂移區(qū)域52具有相同的雜質(zhì)濃度。這使得當(dāng)晶體管處于關(guān)
6閉(OFF)狀態(tài)下在漏極和源極之間施加反偏壓時(shí)，柱狀區(qū)域53和漂移區(qū) 域52被完全耗盡，于是提供了均勻的電場(chǎng)分布。
因而，圖7所示的半導(dǎo)體結(jié)構(gòu)，即使在將漂移區(qū)域52的雜質(zhì)濃度增 大到高于不使用超結(jié)結(jié)構(gòu)時(shí)的雜質(zhì)濃度的情況下，也會(huì)提供高耐壓。而 且，因?yàn)榭梢栽龃笃茀^(qū)域的雜質(zhì)濃度，所以能夠降低晶體管處于導(dǎo)通 (ON)狀態(tài)時(shí)的電阻Ron (導(dǎo)通電阻)。因而，上述結(jié)構(gòu)的半導(dǎo)體器件實(shí)現(xiàn) 了元件高耐壓性和Ron低的兼?zhèn)洹?br> 由于如上所述的元件耐壓性和Ron兩方面的兼顧，所以上述具有超 結(jié)結(jié)構(gòu)的垂直型DMOSFET可提供高的漏極與背柵間的耐壓。但是，柵 極絕緣膜相對(duì)較薄。因此，柵極絕緣耐壓低。同樣地，在常用的垂直型 功率DMOSFET和包括橫向型DMOSFET的DMOSFET中，漏極與背柵 間的耐壓高。但是，柵極絕緣膜相對(duì)較薄。因此，柵極絕緣耐壓低。
在如圖7中所示結(jié)構(gòu)的半導(dǎo)體器件中，ESD保護(hù)元件區(qū)域中漏極與 背柵間的結(jié)的耐壓必須等于或大于本體Tr區(qū)域中漏極與背柵間的結(jié)的耐 壓，因此，本體Tr區(qū)域中的DMOSFET耐壓不由ESD保護(hù)元件區(qū)域中 的耐壓確定。
然而，如上所述，DMOSFET柵極絕緣耐壓低于漏極與背柵間的結(jié) 的耐壓。因而，如果形成這樣的ESD保護(hù)元件區(qū)域，即其耐壓等于或大 于本體Tr區(qū)域中的DMOSFET漏極與背柵間的結(jié)的耐壓，那么就不會(huì)實(shí) 現(xiàn)所期望的柵極保護(hù)。

發(fā)明內(nèi)容
鑒于以上問題，本發(fā)明的實(shí)施例提供了一種具有ESD保護(hù)元件的半 導(dǎo)體器件，該半導(dǎo)體器件可以實(shí)現(xiàn)漏極與背柵間的耐壓高和DMOSFET 柵極的ESD保護(hù)這兩方面的兼?zhèn)洹?br> 本發(fā)明實(shí)施例的半導(dǎo)體器件包括本體晶體管區(qū)域和ESD保護(hù)元件區(qū) 域。本體晶體管區(qū)域包括漏極區(qū)域、漂移區(qū)域和體區(qū)域。所述漏極區(qū)域 包括第一導(dǎo)電型半導(dǎo)體層。所述漂移區(qū)域形成于所述漏極區(qū)域上且包括 第一導(dǎo)電型半導(dǎo)體區(qū)域。所述體區(qū)域形成于所述漂移區(qū)域中且各自包括 第二導(dǎo)電型半導(dǎo)體區(qū)域。該半導(dǎo)體器件還包括柵極絕緣膜和柵極電極。所述柵極絕緣膜形成于所述漂移區(qū)域的表面和所述體區(qū)域的表面上。所 述柵極電極這樣形成于所述柵極絕緣膜的表面上，即橫跨所述體區(qū)域表 面的一部分和所述漂移區(qū)域表面的一部分。所述本體晶體管區(qū)域的體區(qū) 域各自包括源極區(qū)域和體電位取出區(qū)域。所述源極區(qū)域形成于所述體區(qū) 域的表面的一部分上且各自包括第二導(dǎo)電型半導(dǎo)體區(qū)域。所述體電位取 出區(qū)域各自包括第一導(dǎo)電型雜質(zhì)擴(kuò)散層。在所述本體晶體管中，溝道區(qū) 域各自形成于形成有所述源極區(qū)域的所述體區(qū)域的表面的一部分上，并
被所述柵極電極端部和所述柵極電極覆蓋。所述ESD保護(hù)元件區(qū)域中的 柵極長(zhǎng)度等于或小于所述本體晶體管區(qū)域中的溝道區(qū)域長(zhǎng)度的兩倍。
本發(fā)明實(shí)施例的半導(dǎo)體器件制造方法包括如下步驟在第一導(dǎo)電型
半導(dǎo)體基體的主表面上外延生長(zhǎng)第一導(dǎo)電型半導(dǎo)體層從而形成漂移區(qū) 域。然后，在所述漂移層表面上形成柵極絕緣膜，隨后在所述柵極絕緣 膜上形成柵極電極。之后，利用所形成的柵極電極作為掩模，離子注入 第二導(dǎo)電型雜質(zhì)并且使之熱擴(kuò)散從而形成第二導(dǎo)電型體區(qū)域。而且，利 用柵極電極作為掩模，將第一導(dǎo)電型雜質(zhì)離子注入到所形成的體區(qū)域中
從而形成所述本體晶體管區(qū)域中的源極區(qū)域。而且，在所述ESD保護(hù)元 件區(qū)域中形成源極區(qū)域和漏極區(qū)域，并且將第二導(dǎo)電型雜質(zhì)離子注入到 所述體區(qū)域中從而形成體電位取出區(qū)域。最后，在用于形成所述第二導(dǎo) 電型體區(qū)域的處理步驟中，將所述ESD保護(hù)元件區(qū)域的柵極電極形成為 使其柵極長(zhǎng)度等于或小于所述離子注入的雜質(zhì)在所述本體晶體管區(qū)域的 柵極電極方向上的擴(kuò)散長(zhǎng)度的兩倍。
在本發(fā)明實(shí)施例的半導(dǎo)體器件中，由于將所述ESD保護(hù)元件區(qū)域的 柵極電極形成為使其柵極長(zhǎng)度等于或小于所述本體晶體管區(qū)域的溝道長(zhǎng) 度，這樣使得能夠形成與所述本體晶體管中相同結(jié)構(gòu)的柵極電極和體區(qū) 域。這使ESD保護(hù)元件區(qū)域的結(jié)的耐壓等于或大于本體晶體管區(qū)域的結(jié) 的耐壓。而且，ESD保護(hù)元件區(qū)域中的柵極長(zhǎng)度等于或小于本體晶體管 區(qū)域中溝道區(qū)域長(zhǎng)度的兩倍，這使得能夠通過體區(qū)域的橫向擴(kuò)散來形成 GGMOS式靜電放電保護(hù)元件。這使得，只有當(dāng)靜電作用于柵極電極時(shí)， 在等于或小于柵極絕緣耐壓的電壓下提供靜電放電保護(hù)。
而且，本發(fā)明實(shí)施例的半導(dǎo)體器件制造方法使得可以在與形成所述本體晶體管相同的處理步驟中形成上述結(jié)構(gòu)的ESD保護(hù)元件。這就不必在用于形成本體晶體管的處理步驟的基礎(chǔ)上增加處理步驟，并能夠制成 具有結(jié)耐壓等于或大于本體晶體管的結(jié)耐壓的ESD保護(hù)元件的半導(dǎo)體器件。本發(fā)明實(shí)施例的半導(dǎo)體器件可以在不增加處理步驟數(shù)的情況下形成 與本體晶體管的結(jié)耐壓相等的ESD保護(hù)元件。


圖1是用于說明本發(fā)明實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的圖；圖2A 圖2D是用于說明本發(fā)明實(shí)施例的半導(dǎo)體器件制造方法的圖；圖3A 圖3C是用于說明本發(fā)明實(shí)施例的半導(dǎo)體器件制造方法的圖；圖4A 圖4C是用于說明本發(fā)明實(shí)施例的半導(dǎo)體器件制造方法的圖；圖5A和圖5B是用于說明本發(fā)明實(shí)施例的半導(dǎo)體器件制造方法的圖；圖6是用于說明本發(fā)明另一個(gè)實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的圖；以及圖7是用于說明現(xiàn)有技術(shù)的半導(dǎo)體器件的結(jié)構(gòu)的圖。
具體實(shí)施方式
以下說明實(shí)施本發(fā)明的優(yōu)選實(shí)施例。但是，本發(fā)明并不局限于這些 實(shí)施例。按以下順序說明
具體實(shí)施例方式1. 半導(dǎo)體器件的實(shí)施例2. 第一實(shí)施例的半導(dǎo)體器件制造方法3. 半導(dǎo)體器件的另一個(gè)實(shí)施例半導(dǎo)體器件的實(shí)施例以下說明本發(fā)明實(shí)施例的半導(dǎo)體器件的一個(gè)具體示例。圖1是本發(fā)明的半導(dǎo)體器件的示意性結(jié)構(gòu)圖，示出了垂直型DMOSFET (雙擴(kuò)散金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)的本體晶體管(Tr)區(qū) 域10和靜電放電(Electrostatic Discharge, ESD)保護(hù)元件區(qū)域30。本實(shí)施例的半導(dǎo)體器件具有所謂的超結(jié)結(jié)構(gòu)作為垂直型DMOSFET 器件結(jié)構(gòu)，在該超結(jié)結(jié)構(gòu)中，第一導(dǎo)電型例如n型漂移區(qū)域和第二導(dǎo)電 型例如p型柱狀區(qū)域交替地重復(fù)。具有該結(jié)構(gòu)的半導(dǎo)體器件可實(shí)現(xiàn)元件 耐壓性和導(dǎo)通電阻低這兩方面的兼?zhèn)?。在本體晶體管(Tr)區(qū)域10和ESD保護(hù)元件區(qū)域30中，在各漏極區(qū) 域11的主表面上都形成有漂移區(qū)域12。漏極區(qū)域11各自含有具有高雜 質(zhì)濃度的第一導(dǎo)電型半導(dǎo)體區(qū)域(n+型)。漂移區(qū)域12各自含有第一導(dǎo)電 型(n型)半導(dǎo)體區(qū)域。有多個(gè)第二導(dǎo)電型(p型)柱狀區(qū)域13形成于各漂移區(qū)域12中。這些 柱狀區(qū)域13在大體上平行于各漏極區(qū)域11主表面的方向上周期性地排 列著。漂移區(qū)域12和柱狀區(qū)域13形成所謂的超結(jié)結(jié)構(gòu)。即，漂移區(qū)域 12和柱狀區(qū)域13彼此相鄰接而形成pn結(jié)。在本體Tr區(qū)域10中，各體區(qū)域14形成于各柱狀區(qū)域13上并與該 柱狀區(qū)域13相接觸。體區(qū)域14各自含有第二導(dǎo)電型(p型)半導(dǎo)體區(qū)域。 體區(qū)域14也如同柱狀區(qū)域13那樣與第一導(dǎo)電型漂移區(qū)域12相鄰接而形 成pn結(jié)。類似地，在ESD保護(hù)元件區(qū)域中，各體區(qū)域34形成于各柱狀區(qū)域 13上并與該柱狀區(qū)域13相接觸。體區(qū)域34各自含有第二導(dǎo)電型(p型) 半導(dǎo)體區(qū)域。體區(qū)域34也如同柱狀區(qū)域13那樣與第一導(dǎo)電型漂移區(qū)域 12相鄰接而形成pn結(jié)。柵極絕緣膜18被設(shè)在漂移區(qū)域12以及體區(qū)域14和34上。在本體Tr區(qū)域10中，柵極電極17以這樣的方式形成于柵極絕緣膜 18上，即橫跨體區(qū)域14的一部分和漂移區(qū)域12的一部分。而且，在體區(qū)域14的表面上，選擇性地形成有源極區(qū)域15，且柵 極電極17的端部與源極區(qū)域15的端部彼此重疊。源極區(qū)域15各自含有 第一導(dǎo)電型(n型)半導(dǎo)體區(qū)域。此外，在體區(qū)域14的表面上，形成有適 用于將體區(qū)域14的電位取出的電位取出區(qū)域(背柵)16,各電位取出區(qū)域 16與源極區(qū)域15相鄰接。電位取出區(qū)域16各自含有第二導(dǎo)電型(p型) 半導(dǎo)體區(qū)域。在本實(shí)施例的垂直型DMOSFET中，在本體Tr區(qū)域的體區(qū)域14中 形成了溝道區(qū)域，該溝道區(qū)域位于柵極電極17與體區(qū)域14彼此重疊處。 也就是說，在柵極電極17下方的源極區(qū)域15和漂移區(qū)域12之間的長(zhǎng)度 是有效的溝道長(zhǎng)度。在ESD保護(hù)元件區(qū)域30中，柵極電極37形成于柵極絕緣膜18上 且在第二導(dǎo)電型體區(qū)域34的范圍內(nèi)。將柵極電極37形成為使其柵極長(zhǎng) 度等于或小于本體Tr區(qū)域的溝道長(zhǎng)度的兩倍。而且，在ESD保護(hù)元件區(qū)域30中，漏極區(qū)域31形成于體區(qū)域34 的表面上。漏極區(qū)域31各自含有第一導(dǎo)電型半導(dǎo)體區(qū)域。此外，在體區(qū) 域34的表面上，形成有第一導(dǎo)電型源極區(qū)域35，每個(gè)源極區(qū)域35隔著 柵極電極37與一個(gè)漏極區(qū)域31相對(duì)。而且，在體區(qū)域34的表面上，形 成有適用于將體區(qū)域34的電位取出的電位取出區(qū)域(背柵)36，各電位取 出區(qū)域36與源極區(qū)域35相鄰接。電位取出區(qū)域36各自含有第二導(dǎo)電型 半導(dǎo)體區(qū)域。在本體Tr區(qū)域IO的DMOSFET中，首先在漂移區(qū)域12上形成柵極 電極17，然后通過離子注入形成第二導(dǎo)電型體區(qū)域14。也就是說，利用 柵極電極17作為掩模，通過將例如為硼(B)的第二導(dǎo)電型雜質(zhì)離子注入 漂移區(qū)域12中并且使該雜質(zhì)熱擴(kuò)散，從而形成第二導(dǎo)電型體區(qū)域14。這 時(shí)，由于離子注入的雜質(zhì)的擴(kuò)散，體區(qū)域14被形成為擴(kuò)展到柵極電極17 下方為止。如同在本體Tr區(qū)域10中那樣，在ESD保護(hù)元件區(qū)域30中，首先 在漂移區(qū)域12上形成柵極電極37,然后從柵極電極37上方進(jìn)行離子注 入從而形成第二導(dǎo)電型體區(qū)域34。在離子注入之后的階段處，雜質(zhì)已被注入到除了在柵極正下方即除了在柵極電極37下方之外的所有區(qū)域中。熱擴(kuò)散將該雜質(zhì)層一直擴(kuò)展到 柵極電極37下面。這時(shí)，柵極電極37的柵極長(zhǎng)度L等于或小于本體Tr 區(qū)域10中溝道長(zhǎng)度c的兩倍。由于在利用柵極電極17作為掩模的離子注入之后進(jìn)行的熱擴(kuò)散，所 以本體Tr區(qū)域10中的溝道長(zhǎng)度c就是該熱擴(kuò)散使雜質(zhì)層已擴(kuò)展的地方。 因而，通過用于在本體Tr區(qū)域10中形成體區(qū)域14的熱擴(kuò)散過程，離子 注入的雜質(zhì)區(qū)域至少橫向地?cái)U(kuò)散至溝道長(zhǎng)度c的區(qū)域。在ESD保護(hù)元件區(qū)域30中，通過利用柵極電極37作為掩模而被離 子注入的雜質(zhì)至少橫向地?cái)U(kuò)散至溝道長(zhǎng)度c的區(qū)域。因?yàn)闁艠O電極37周圍的離子注入，所以如果柵極電極37的柵極長(zhǎng) 度L等于或小于溝道長(zhǎng)度c的兩倍，那么體區(qū)域34能延伸到柵極電極 37的正下方。這就可以形成GGMOS (柵極接地MOS)式ESD保護(hù)元件，該ESD 保護(hù)元件使體區(qū)域34的雜質(zhì)區(qū)域延伸至柵極電極37下方。而且，本實(shí)施例的半導(dǎo)體器件具有輸入端子40，以確保本體Tr區(qū) 域10的柵極電極17和ESD保護(hù)元件區(qū)域30的漏極區(qū)域31處于相同的 電位。當(dāng)從輸入端子40向柵極電極17施加電壓時(shí)，就會(huì)在體區(qū)域14中形 成溝道區(qū)域，該溝道區(qū)域位于柵極電極17正下方的源極區(qū)域15和漂移 區(qū)域12之間。這使電子從源極區(qū)域15向漂移區(qū)域12移動(dòng)。當(dāng)電子向漂 移區(qū)域12移動(dòng)然后移向漏極區(qū)域11時(shí)，電流流過基板。在圖1所示的垂直型DM0SFET的結(jié)構(gòu)中，第二導(dǎo)電型柱狀區(qū)域13 和第一導(dǎo)電型漂移區(qū)域12具有相同的雜質(zhì)濃度。這使得當(dāng)晶體管處于關(guān) 閉(OFF)狀態(tài)下在漏極和源極之間施加反偏壓時(shí)，柱狀區(qū)域13和漂移區(qū) 域12被完全耗盡，于是提供了均勻的電場(chǎng)分布。因而，圖l所示的半導(dǎo)體器件結(jié)構(gòu)，即使在將漂移區(qū)域12的雜質(zhì)濃 度增大到高于不使用超結(jié)結(jié)構(gòu)時(shí)的雜質(zhì)濃度的情況下，也會(huì)提供高耐壓。 此外，因?yàn)榭梢栽龃笃茀^(qū)域的雜質(zhì)濃度，所以能夠降低晶體管處于導(dǎo)通(ON)狀態(tài)時(shí)的電阻Ron (導(dǎo)通電阻)。即，上述結(jié)構(gòu)的半導(dǎo)體器件實(shí)現(xiàn) 了元件高耐壓性和導(dǎo)通電阻低這兩方面的兼?zhèn)?。此外，在本?shí)施例的半導(dǎo)體器件中，漂移區(qū)域12和柱狀區(qū)域13形 成于第一導(dǎo)電型半導(dǎo)體層11上。漂移區(qū)域12各自含有第一導(dǎo)電型外延 層。柱狀區(qū)域13各自含有第二導(dǎo)電型半導(dǎo)體區(qū)域。各漂移區(qū)域12具有 寬度b，并且各柱狀區(qū)域13具有寬度al。漂移區(qū)域12和柱狀區(qū)域13交 替重復(fù)從而形成了超結(jié)結(jié)構(gòu)。另外，具有寬度a2的第二導(dǎo)電型體區(qū)域14形成于柱狀區(qū)域13上。 在柵極電極17與形成于各柵極電極17兩端處的源極區(qū)域15之間形成了 DMOSFET溝道區(qū)域。另一方面，按照在形成具有超結(jié)結(jié)構(gòu)的垂直型DMOSFET時(shí)與構(gòu)成 本體Tr的處理步驟相同的處理步驟來形成DMOSFET的ESD保護(hù)元件。 DMOSFET的ESD保護(hù)元件具有超結(jié)結(jié)構(gòu)，在該超結(jié)結(jié)構(gòu)中漂移區(qū)域12 和柱狀區(qū)域13交替重復(fù)。漂移區(qū)域12各自具有寬度B并且含有第一導(dǎo) 電型外延層。第二導(dǎo)電型柱狀區(qū)域13各自具有寬度A1。各自具有寬度 A2的體區(qū)域34形成于柱狀區(qū)域13上。這里，按寬度b-B、寬度al=Al且寬度a2=A2來形成本體Tr區(qū)域 10和ESD保護(hù)元件區(qū)域30。因而，當(dāng)本體Tr的DMOSFET處于關(guān)閉(OFF) 狀態(tài)下在漏極和源極之間施加反偏壓時(shí)，如同本體Tr的DMOSFET中那 樣，ESD保護(hù)元件中的柱狀區(qū)域13和漂移區(qū)域12被完全耗盡，于是提 供了相同的耐壓。在本實(shí)施例的半導(dǎo)體器件中，所謂的GGMOS式靜電放電保護(hù)元件 形成于ESD保護(hù)元件區(qū)域30中。這提供了與本體Tr區(qū)域的DMOSFET 中源極15和背柵16之間的結(jié)的耐壓相同的耐壓。而且，GGMOS式保 護(hù)元件被形成為ESD保護(hù)元件。這使得，只有當(dāng)靜電作用于柵極電極37 上時(shí)，在等于或小于柵極絕緣耐壓的電壓下提供靜電放電保護(hù)。此外，可以在同一處理步驟中形成本體Tr區(qū)域10的柵極電極17和 ESD保護(hù)元件區(qū)域30的柵極電極37。另外，可以在同一處理步驟中進(jìn) 行用于本體Tr區(qū)域10的體區(qū)域14以及ESD保護(hù)元件區(qū)域30的體區(qū)域34的離子注入及熱擴(kuò)散。而且，可以在同一處理步驟中形成ESD保護(hù)元 件區(qū)域30的漏極區(qū)域31、源極區(qū)域35和背柵36以及本體Tr區(qū)域10 的源極區(qū)域15和背柵16。這樣就能在形成本體Tr區(qū)域中的DMOSFET 所需的處理步驟中形成ESD保護(hù)元件區(qū)域。
因此，可以在不增加任何處理步驟的情況下形成耐壓性極好的ESD 保護(hù)元件區(qū)域30。
第一實(shí)施例的半導(dǎo)體器件制造方法
以下參照附圖，對(duì)如圖1所示結(jié)構(gòu)的半導(dǎo)體器件的制造方法的示例 進(jìn)行詳細(xì)說明。應(yīng)當(dāng)指出，與圖1中相類似的元件用相同的附圖標(biāo)記來 表示，且不再贅述。
首先，如圖2A所示，通過在漏極區(qū)域11的主表面上外延生長(zhǎng)半導(dǎo) 體層并同時(shí)利用例如磷(P)來?yè)诫s該半導(dǎo)體層，形成漂移區(qū)域12。漏極區(qū) 域11各自含有具有高雜質(zhì)濃度的第一導(dǎo)電型半導(dǎo)體基體(n+型)。這時(shí)， 將上述半導(dǎo)體層形成為適合將要形成于該半導(dǎo)體層中的柱狀區(qū)域的頂部 的高度。
然后，如圖2B所示，例如通過反應(yīng)離子蝕刻(RIE)法在將要形成第 二導(dǎo)電型柱狀區(qū)域的位置形成溝槽T。之后，如圖2C所示，利用第二導(dǎo) 電型半導(dǎo)體來填充溝槽T以形成柱狀區(qū)域13。
而且，如圖2D所示，通過外延生長(zhǎng)所述漂移區(qū)域中的第一導(dǎo)電型 半導(dǎo)體層，使得柱狀區(qū)域13被完全嵌入在漂移區(qū)域12中。
應(yīng)當(dāng)指出，可以通過其它方法形成圖2D中所示的漂移區(qū)域12和柱 狀區(qū)域13。
例如，如圖3A所示，第一導(dǎo)電型半導(dǎo)體層在第一導(dǎo)電型半導(dǎo)體基 體上外延生長(zhǎng)。然后，將例如為硼(B)的第二導(dǎo)電型雜質(zhì)離子注入到該外 延生長(zhǎng)層20中的將要形成柱狀區(qū)域的位置處，于是形成了雜質(zhì)區(qū)域21。 而且，如圖3B所示，重復(fù)進(jìn)行第一導(dǎo)電型半導(dǎo)體層的外延生長(zhǎng)并在該外 延生長(zhǎng)層20中形成雜質(zhì)區(qū)域21的處理步驟。
然后，如所示圖3C，使第二導(dǎo)電型雜質(zhì)熱擴(kuò)散，從而在外延生長(zhǎng)層這樣，可以通過上述的方法形成漂移區(qū)域和柱狀區(qū)域。
之后，如圖4A所示，在外延生長(zhǎng)的半導(dǎo)體層的表面上形成柵極絕 緣膜18，隨后在柵極絕緣膜18上形成柵極電極17和37。
在ESD保護(hù)元件區(qū)域30中，將柵極電極37形成為使其柵極長(zhǎng)度L 等于或小于本體Tr區(qū)域中的溝道長(zhǎng)度c的兩倍。
然后，如圖4B所示，利用柵極電極17和37作為掩模，離子注入例 如為硼(B)的第二導(dǎo)電型雜質(zhì)，于是形成雜質(zhì)區(qū)域22和23。之后，如圖 4C所示，使離子注入的第二導(dǎo)電型雜質(zhì)熱擴(kuò)散，于是形成了第二導(dǎo)電型 體區(qū)域14和34。
在ESD保護(hù)元件區(qū)域30中，由于將柵極電極37形成為使其柵極長(zhǎng) 度L等于或小于本體Tr區(qū)域中的溝道長(zhǎng)度c的兩倍，因此，上述雜質(zhì)橫 向擴(kuò)散直到柵極電極37下方，這就使得能形成體區(qū)域34。
而且，上述雜質(zhì)因用于形成體區(qū)域14和34的熱擴(kuò)散過程而橫向擴(kuò) 散。這使所擴(kuò)散的雜質(zhì)在本體Tr區(qū)域中的柵極電極17下方形成了溝道 區(qū)域。
然后，如圖5A所示，利用柵極電極17和37作為掩模，將例如為 磷(P)的第一導(dǎo)電型雜質(zhì)離子注入到體區(qū)域14和34的給定位置處，隨后 進(jìn)行熱擴(kuò)散。該處理步驟不僅形成了本體Tr區(qū)域的體區(qū)域中的源極區(qū)域 15，而且形成了 ESD保護(hù)元件區(qū)域中的源極區(qū)域31和漏極區(qū)域35。
而且，如圖5B所示，將例如為硼(B)的第二導(dǎo)電型雜質(zhì)離子注入到 體區(qū)域14和34中，于是形成了適用于將本體Tr區(qū)域10中的體區(qū)域14 的電位取出的電位取出區(qū)域(背柵)16。背柵16各自含有第二導(dǎo)電型半導(dǎo) 體區(qū)域。此外，還形成了適用于將ESD保護(hù)元件區(qū)域中的體區(qū)域34的 電位取出的電位取出區(qū)域(背柵)36。背柵36各自含有第二導(dǎo)電型半導(dǎo)體 區(qū)域。
在上述制造方法中，用于離子注入第二導(dǎo)電型雜質(zhì)從而形成體區(qū)域 14和34的處理步驟能夠以自對(duì)準(zhǔn)的方式通過利用柵極電極17和37作為掩模來離子注入上述雜質(zhì)從而形成相同的區(qū)域14和34。類似地，用于離 子注入第一導(dǎo)電型雜質(zhì)從而形成體區(qū)域14及34中的源極區(qū)域15和31 以及漏極區(qū)域35的處理步驟能夠以自對(duì)準(zhǔn)的方式通過利用柵極電極17 和37作為掩模來離子注入上述雜質(zhì)從而形成相同的區(qū)域15、 31和35。 這樣，即使在掩模對(duì)準(zhǔn)精度低的情況下，也可以在使用柵極電極17和37 作為掩模的部分處實(shí)現(xiàn)高精度的離子注入。
半導(dǎo)體器件的另一個(gè)實(shí)施例
在上述實(shí)施例中，已結(jié)合具有超結(jié)結(jié)構(gòu)的垂直型DMOSFET和 DMOSFET的ESD保護(hù)元件對(duì)本發(fā)明實(shí)施例的半導(dǎo)體器件進(jìn)行了說明。 但是，也可以不使用具有超結(jié)結(jié)構(gòu)的垂直型DMOSFET而使用常用的垂 直型或橫向型DMOSFET。作為示例，圖6示出了使用橫向型DMOSFET 的半導(dǎo)體器件的結(jié)構(gòu)。應(yīng)當(dāng)指出，在以下給出的說明中，與圖1中類似 的元件以相同的附圖標(biāo)記表示，且這里不再贅述。
在本體Tr區(qū)域10和ESD保護(hù)元件區(qū)域30中，在各第二導(dǎo)電型(p 型)半導(dǎo)體基體41上都形成有漂移區(qū)域12。漂移區(qū)域12各自含有第一導(dǎo) 電型(n型)外延生長(zhǎng)層。而且，柵極電極17隔著柵極絕緣膜18形成于漂 移區(qū)域12上方。
在本體Tr區(qū)域10中，體區(qū)域14形成于含有外延生長(zhǎng)層的漂移區(qū)域 12的表面上。此外，第二導(dǎo)電型(p型)漏極區(qū)域42被形成為隔著柵極電 極17與體區(qū)域14相對(duì)。
在體區(qū)域14的表面上，選擇性地形成有源極區(qū)域15，該源極區(qū)域 15的端部與柵極電極17的端部彼此重疊。源極區(qū)域15含有第一導(dǎo)電型 半導(dǎo)體區(qū)域。而且，在體區(qū)域14的表面上，適用于將體區(qū)域14的電位 取出的電位取出區(qū)域(背柵)16被形成為與源極區(qū)域15相鄰接。電位取出 區(qū)域16含有第二導(dǎo)電型半導(dǎo)體區(qū)域。
而且，在本體Tr區(qū)域10的各體區(qū)域14中在柵極電極17和體區(qū)域 14彼此重疊的位置處形成了溝道區(qū)域。
當(dāng)從輸入端子40向柵極電極17施加電壓時(shí)，就在體區(qū)域14中形成 了溝道區(qū)域，該溝道區(qū)域位于柵極電極17正下方的源極區(qū)域15和漂移區(qū)域12之間。這使電子從源極區(qū)域15向漂移區(qū)域12移動(dòng)。隨著電子向 漂移區(qū)域12移動(dòng)然后移向漏極區(qū)域42，電流流過基板。
另一方面，ESD保護(hù)元件區(qū)域30具有與圖1所示的半導(dǎo)體器件中相 同的結(jié)構(gòu)。這里，柵極電極37的柵極長(zhǎng)度L同樣地等于或小于本體Tr 區(qū)域10中的溝道長(zhǎng)度c的兩倍。這樣就能形成具有延伸至柵極電極37 下方的體區(qū)域34這種雜質(zhì)區(qū)域的GGMOS式ESD保護(hù)元件。
在上述半導(dǎo)體器件的各實(shí)施例中，盡管說明了例如為p型的第二導(dǎo) 電型體區(qū)域被形成于含有例如為n型的第一導(dǎo)電型外延生長(zhǎng)層的漂移區(qū) 域中，但是n型和p型也可以顛倒。
應(yīng)當(dāng)理解，本發(fā)明不限于上述各實(shí)施例中所說明的結(jié)構(gòu)，在不超出 本發(fā)明要旨和范圍的前提下，可進(jìn)行各種修改或改變。
權(quán)利要求
1.一種半導(dǎo)體器件，其包括本體晶體管區(qū)域和靜電放電保護(hù)元件區(qū)域，其中，所述本體晶體管區(qū)域包括含有第一導(dǎo)電型半導(dǎo)體層的漏極區(qū)域；形成在所述漏極區(qū)域上且含有第一導(dǎo)電型半導(dǎo)體區(qū)域的漂移區(qū)域；形成在所述漂移區(qū)域中且各自含有第二導(dǎo)電型半導(dǎo)體區(qū)域的體區(qū)域；形成在所述漂移區(qū)域表面及所述體區(qū)域表面上的柵極絕緣膜；在所述柵極絕緣膜上形成的柵極電極，所述柵極電極橫跨所述體區(qū)域表面的一部分和所述漂移區(qū)域表面的一部分；設(shè)在位于所述柵極電極端部處的所述體區(qū)域表面的一部分上且各自含有第一導(dǎo)電型半導(dǎo)體區(qū)域的源極區(qū)域；各自形成在設(shè)有所述源極區(qū)域的所述體區(qū)域表面的一部分上的溝道區(qū)域，所述溝道區(qū)域被所述柵極電極端部和所述柵極電極覆蓋著；以及形成在所述體區(qū)域表面上且各自含有第二導(dǎo)電型雜質(zhì)擴(kuò)散層并用于將所述體區(qū)域的電位取出的電位取出區(qū)域，并且所述靜電放電保護(hù)元件區(qū)域包括具有與所述本體晶體管區(qū)域中的體區(qū)域相同結(jié)構(gòu)的體區(qū)域；形成在所述體區(qū)域表面上的柵極絕緣膜；形成在位于所述體區(qū)域表面的一部分上的所述柵極絕緣膜上的柵極電極；源極區(qū)域和漏極區(qū)域，所述源極區(qū)域形成在位于所述柵極電極端部處的所述體區(qū)域表面的一部分上且各自含有第一導(dǎo)電型半導(dǎo)體區(qū)域，所述漏極區(qū)域各自含有第一導(dǎo)電型半導(dǎo)體區(qū)域；以及形成在所述體區(qū)域表面的一部分上且各自含有第二導(dǎo)電型半導(dǎo)體區(qū)域并用于將所述體區(qū)域的電位取出的電位取出區(qū)域，并且，所述靜電放電保護(hù)元件區(qū)域中的柵極長(zhǎng)度等于或小于所述本體晶體管區(qū)域中的溝道長(zhǎng)度的兩倍。
2. 如權(quán)利要求l所述的半導(dǎo)體器件，其還包括在所述本體晶體管區(qū) 域和靜電放電保護(hù)元件區(qū)域中的第二導(dǎo)電型柱狀區(qū)域，所述第二導(dǎo)電型 柱狀區(qū)域在大體上平行于所述漏極區(qū)域的主表面的方向上周期性地排列 著。
3. —種半導(dǎo)體器件制造方法，其包括以下步驟通過在第一導(dǎo)電型半導(dǎo)體基體的主表面上外延生長(zhǎng)第一導(dǎo)電型半導(dǎo) 體層，形成漂移區(qū)域；在所述漂移區(qū)域表面上形成柵極絕緣膜；在所述柵極絕緣膜上形成柵極電極；利用所述柵極電極作為掩模，離子注入第二導(dǎo)電型雜質(zhì)；通過使所述離子注入的雜質(zhì)熱擴(kuò)散，形成第二導(dǎo)電型體區(qū)域；利用所述柵極電極作為掩模，通過將第一導(dǎo)電型雜質(zhì)離子注入到所 述體區(qū)域中，形成所述本體晶體管區(qū)域中的源極區(qū)域以及所述靜電放電 保護(hù)元件區(qū)域中的源極區(qū)域和漏極區(qū)域；并且通過將第二導(dǎo)電型雜質(zhì)離子注入到所述體區(qū)域中，形成體電位取出 區(qū)域，其中，在用于形成所述第二導(dǎo)電型體區(qū)域的處理步驟中，將所述靜 電放電保護(hù)元件的柵極電極形成為使其柵極長(zhǎng)度等于或小于所述離子注 入的雜質(zhì)在所述本體晶體管的柵極電極方向上的擴(kuò)散長(zhǎng)度的兩倍。
4. 如權(quán)利要求3所述的半導(dǎo)體器件制造方法，其還包括以下步驟 在所述漂移區(qū)域中形成第二導(dǎo)電型柱狀區(qū)域，所述第二導(dǎo)電型柱狀區(qū)域在大體上平行于所述半導(dǎo)體基體的主表面的方向上周期性地排列 著。
5. 如權(quán)利要求4所述的半導(dǎo)體器件制造方法，其包括以下的用于形 成所述漂移區(qū)域和所述第二導(dǎo)電型柱狀區(qū)域的步驟首先重復(fù)實(shí)施在所述第一導(dǎo)電型半導(dǎo)體基體的主表面上外延生長(zhǎng)第 一導(dǎo)電型半導(dǎo)體層并且將第二導(dǎo)電型雜質(zhì)離子注入到所述外延生長(zhǎng)的第 一導(dǎo)電型半導(dǎo)體層中的步驟，然后使所述離子注入的雜質(zhì)熱擴(kuò)散。
6.如權(quán)利要求4所述的半導(dǎo)體器件制造方法，其包括以下的用于形 成所述漂移區(qū)域和所述第二導(dǎo)電型柱狀區(qū)域的步驟在所述第一導(dǎo)電型半導(dǎo)體基體的主表面上外延生長(zhǎng)第一導(dǎo)電型半導(dǎo) 體層的步驟，形成在大體上平行于所述半導(dǎo)體基體的主表面的方向上周 期性排列的溝槽的步驟，以及用第二導(dǎo)電型半導(dǎo)體層填充所述溝槽的步 驟。
全文摘要
本發(fā)明公開了一種半導(dǎo)體器件和半導(dǎo)體器件制造方法，所述半導(dǎo)體器件包括本體晶體管區(qū)域以及靜電放電保護(hù)元件區(qū)域，其中，所述本體晶體管區(qū)域包括漏極區(qū)域，漂移區(qū)域，體區(qū)域，柵極絕緣膜，柵極電極，源極區(qū)域，溝道區(qū)域和電位取出區(qū)域；并且其中所述靜電放電保護(hù)元件區(qū)域包括體區(qū)域，柵極絕緣膜，柵極電極，源極區(qū)域和漏極區(qū)域，以及電位取出區(qū)域；并且所述靜電放電保護(hù)元件區(qū)域中的柵極長(zhǎng)度等于或小于所述本體晶體管區(qū)域中溝道區(qū)域長(zhǎng)度的兩倍。本發(fā)明的半導(dǎo)體器件可以在不增加處理步驟數(shù)的情況下形成與本體晶體管的結(jié)耐壓相等的ESD保護(hù)元件。
文檔編號(hào)H01L27/088GK101661935SQ20091016812
公開日2010年3月3日 申請(qǐng)日期2009年8月28日 優(yōu)先權(quán)日2008年8月29日
發(fā)明者森日出樹 申請(qǐng)人:索尼株式會(huì)社