專利名稱：基于soi的電容的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電容，具體的，涉及一種基于SOI的電容。
背景技術(shù)：
電容的構(gòu)造一般是由兩個平行的金屬板以及兩個金屬板中間的絕緣材料所構(gòu)成，電容的公式為C二 eS/4Jikd，平行板電容器的電容C跟介電常數(shù)e、正對面積S成正比，跟極板間的距離d成反比，式中k為靜電力常量，介電常數(shù)e由兩極板之間介質(zhì)決定。 應(yīng)用在集成電路中的電容，通常都將電容形成在以某種介質(zhì)形成的表面上，在此表面之下還有其他導(dǎo)電的金屬連線或者金屬層，而這些導(dǎo)電的金屬連線或者金屬層與電容耦合形成雜散電容，影響了集成電路信號傳遞速度，制約了芯片的性能。

發(fā)明內(nèi)容
第一電極結(jié)構(gòu)，具有第一電極以及由所述第一電極延伸形成的若干彼此平行的第一延伸電極； 第二電極結(jié)構(gòu)，具有第二電極以及由所述第二電極延伸形成的若干彼此平行的第二延伸電極； 本發(fā)明還提供一種如上述權(quán)利要求所述基于SOI的電容的制造方法，包括步驟 在晶圓上形成背襯底； 在所述背襯底的表面上形成絕緣層； 在所述絕緣層上形成半導(dǎo)體層； 在所述半導(dǎo)體層上形成溝槽； 在所述溝槽內(nèi)沉積形成溝槽氧化物； 在所述溝槽氧化物表面上形成多晶硅； 在所述多晶硅上方形成介質(zhì)層； 在所述介質(zhì)層上沉積金屬層； 刻蝕部分金屬層，使剩余部分金屬層形成所述電容； 去除對應(yīng)所述電容位置的背襯底，形成凹槽，在所述凹槽內(nèi)填充絕緣材料。 與現(xiàn)有技術(shù)相比，本發(fā)明的電容以絕緣層上硅為襯底，使得所述電容與襯底之間不再含有導(dǎo)電的金屬，并去除對應(yīng)所述電容位置的背襯底，從而降低導(dǎo)電的金屬連線或者金屬層與電容耦合形成的雜散電容。


圖1為本發(fā)明基于SOI的電容的結(jié)構(gòu)示意圖； 圖2為圖1所示基于SOI的電容沿A-A截面的界面示意圖。
具體實(shí)施例方式
為了更清楚了解本發(fā)明的技術(shù)內(nèi)容，特舉具體實(shí)施例并配合所附圖式說明如下。 請參閱圖l，圖l為本發(fā)明基于SOI的電容的結(jié)構(gòu)示意圖。 本實(shí)施例的電容l包括第一電極結(jié)構(gòu)lO和第二電極結(jié)構(gòu)ll，所述第一電極結(jié)構(gòu)10和第二電極結(jié)構(gòu)11的材質(zhì)為鋁或者銅。 所述第一電極結(jié)構(gòu)10具有第一電極101以及由所述第一電極延伸形成的若干彼此平行的第一延伸電極IOO。 所述第二電極結(jié)構(gòu)11具有第二電極111以及由所述第二電極延伸形成的若干彼此平行的第二延伸電極110; 所述第一延伸電極100與所述第二延伸電極111依次交互穿插。
請參閱圖2，圖2為圖l所示基于SOI的電容沿A-A截面的界面示意圖。本實(shí)施例所述電容1置于一襯底上，所述襯底為絕緣層上硅(SOI : sillicon on insulator),所述SOI襯底包含背襯底6 ;在所述背襯底6的表面上形成的絕緣層5 ;在所述絕緣層5上
形成的半導(dǎo)體層4 ;在所述半導(dǎo)體層4內(nèi)形成的溝槽氧化物3 ;在所述溝槽氧化物3上形
成的多晶硅層2，所述多晶硅層2為CoSi。在所述多晶硅層2上方形成的介質(zhì)層8，所述介質(zhì)層8可以為硅的氧化物或者硅的氮化物等形成。 所述背襯底6以及半導(dǎo)體層5為硅，所述絕緣層5為氧化層，優(yōu)選為二氧化硅。
所述第一延伸延伸電極100與所述第二延伸電極110之間留有間隙12，所述第一延伸電極100與所述第二延伸電極110之間形成的各個間隙12的寬度相等。
制造所述電容的步驟如下 在晶圓上形成背襯底6 ; 在所述背襯底6的表面上形成絕緣層5 ; 在所述絕緣層5上形成半導(dǎo)體層4 ; 在所述半導(dǎo)體層4上形成以溝槽； 在所述溝槽上沉積形成溝槽氧化物3 ; 在所述溝槽氧化物3表面上形成多晶硅2 ; 在所述多晶硅2上方形成介質(zhì)層8 ; 在所述介質(zhì)層8上沉積金屬層； 刻蝕部分金屬層，使剩余部分金屬層形成所述電容1 ; 去除對應(yīng)所述電容l位置的背襯底，形成凹槽7，在所述凹槽內(nèi)填充絕緣材料，比如硅的氧化物或者硅的氮化物等均可。 本實(shí)施例的電容l以絕緣層上硅為襯底，使得所述電容l與襯底之間不再含有導(dǎo)電的金屬，并去除對應(yīng)所述電容l位置的背襯底，從而降低導(dǎo)電的金屬連線或者金屬層與電容耦合形成的雜散電容。
以上顯示和描述了本發(fā)明的基本原理、主要特征和本發(fā)明的優(yōu)點(diǎn)。本行業(yè)的技術(shù)人員應(yīng)該了解，本發(fā)明不受上述實(shí)施例的限制，上述實(shí)施例和說明書中描述的只是說明本發(fā)明的原理，在不脫離本發(fā)明精神和范圍的前提下本發(fā)明還會有各種變化和改進(jìn)，這些變化和改進(jìn)都落入要求保護(hù)的本發(fā)明范圍內(nèi)。本發(fā)明要求保護(hù)范圍由所附的權(quán)利要求書及其等同物界定。
權(quán)利要求
一種基于SOI的電容，其特征在于所述電容置于絕緣層上硅上，所述電容包括第一電極結(jié)構(gòu)，具有第一電極以及由所述第一電極延伸形成的若干彼此平行的第一延伸電極；第二電極結(jié)構(gòu)，具有第二電極以及由所述第二電極延伸形成的若干彼此平行的第二延伸電極；所述第一延伸電極與所述第二延伸電極依次交互穿插。
1. 一種基于SOI的電容，其特征在于所述電容置于絕緣層上硅上，所述電容包括第一電極結(jié)構(gòu)，具有第一電極以及由所述第一電極延伸形成的若干彼此平行的第一 延伸電極；第二電極結(jié)構(gòu)，具有第二電極以及由所述第二電極延伸形成的若干彼此平行的第二 延伸電極；所述第一延伸電極與所述第二延伸電極依次交互穿插。
2. 如權(quán)利要求1所述的電容，其特征在于所述第一延伸電極與所述第二延伸電極 之間留有間隙。
3. 如權(quán)利要求2所述的電容，其特征在于所述第一延伸電極與所述第二延伸電極 之間形成的各個間隙的寬度相等。
4. 如權(quán)利要求1所述的電容，其特征在于 的材質(zhì)為鋁或銅。
5. 如權(quán)利要求1所述的電容，其特征在于 背襯底；在所述背襯底的表面上形成的絕緣層； 在所述絕緣層上形成的半導(dǎo)體層； 在所述半導(dǎo)體層內(nèi)形成的溝槽氧化物； 在所述溝槽氧化物上形成的多晶硅層； 在所述多晶硅上方形成的介質(zhì)層。
6. 如權(quán)利要求5所述的電容，其特征在于
7. 如權(quán)利要求5所述的電容，其特征在于
8. 如權(quán)利要求7所述的電容，其特征在于
9. 如權(quán)利要求5所述的電容，其特征在于
10. —種如權(quán)利要求l所述基于SOI的電容的制造方法，其特征在于，包括步驟 在晶圓上形成背襯底； 在所述背襯底的表面上形成絕緣層； 在所述絕緣層上形成半導(dǎo)體層； 在所述半導(dǎo)體層上形成溝槽； 在所述溝槽內(nèi)沉積形成溝槽氧化物； 在所述溝槽氧化物表面上形成多晶硅； 在所述多晶硅上方形成介質(zhì)層； 在所述介質(zhì)層上沉積金屬層；刻蝕部分金屬層，使剩余部分金屬層形成所述電容；去除對應(yīng)所述電容位置的背襯底，形成凹槽，在所述凹槽內(nèi)填充絕緣材料。所述背襯底以及半導(dǎo)體層為硅。 所述絕緣層為氧化層。 所述氧化層為二氧化硅。 所述多晶硅層為CoSi。
全文摘要
本發(fā)明提供一種基于SOI的電容，所述電容置于絕緣層上硅上，所述電容包括第一電極結(jié)構(gòu)，具有第一電極以及由所述第一電極延伸形成的若干彼此平行的第一延伸電極；第二電極結(jié)構(gòu)，具有第二電極以及由所述第二電極延伸形成的若干彼此平行的第二延伸電極；所述第一延伸電極與所述第二延伸電極依次交互穿插。所述絕緣層上硅包括背襯底；在所述背襯底的表面上形成的絕緣層；在所述絕緣層上形成的半導(dǎo)體層；在所述半導(dǎo)體層內(nèi)形成的溝槽氧化物等。本發(fā)明的電容以絕緣層上硅為襯底，使得所述電容與襯底之間不再含有導(dǎo)電的金屬，并去除對應(yīng)所述電容位置的背襯底，從而降低導(dǎo)電的金屬連線或者金屬層與電容耦合形成的雜散電容。
文檔編號H01L21/84GK101692455SQ200910197108
公開日2010年4月7日 申請日期2009年10月13日 優(yōu)先權(quán)日2009年10月13日
發(fā)明者許丹 申請人:上海宏力半導(dǎo)體制造有限公司