專利名稱：一種無(wú)cmp的適用于后柵工藝的平坦化制備工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于納米尺度的半導(dǎo)體器件制備工藝，涉及一種非CMP平坦化工藝技術(shù)， 是用于納米尺度后柵工藝CMOS (互補(bǔ)型金屬氧化物半導(dǎo)體)器件制備中的必要手段。
背景技術(shù)：
當(dāng)前集成電路發(fā)展已進(jìn)入到45nm節(jié)點(diǎn)及以下技術(shù)代，為降低超薄柵介質(zhì)嚴(yán)重的 柵隧穿漏電流和消除多晶硅柵的耗盡效應(yīng)，采用高介電常數(shù)(K)柵介質(zhì)/金屬柵電極的集 成結(jié)構(gòu)代替?zhèn)鹘y(tǒng)的SiON柵介質(zhì)/多晶硅柵電極結(jié)構(gòu)已是勢(shì)在必行。高K柵介質(zhì)/金屬柵 結(jié)構(gòu)分為先柵工藝和后柵工藝，由于后柵工藝是在源漏形成后再做柵工藝的集成工藝，因 此避開(kāi)了高溫工藝，即避免了高溫工藝引起的界面反應(yīng)和金屬柵功函數(shù)改變等問(wèn)題；同時(shí)， 后柵工藝采用的是替代柵工藝，對(duì)提高應(yīng)力有利。但后柵工藝的工藝比較復(fù)雜，通常需要采 用化學(xué)機(jī)械拋光(CMP)工藝，CMP工藝不僅設(shè)備昂貴，而且不易控制。

發(fā)明內(nèi)容
為克服后柵工藝中存在的CMP平坦化工藝成本高、設(shè)備昂貴、控制難的缺點(diǎn)，本發(fā) 明提供了一種不用CMP工藝的低成本的平坦化工藝，其工藝簡(jiǎn)單、易于監(jiān)控，與CMOS工藝兼 容性好，為后柵工藝中的替代柵的集成提供了便利。本發(fā)明的主要制備步驟包含(1)在局部氧化隔離或淺槽隔離完成后，進(jìn)行調(diào)柵注入，形成假柵結(jié)構(gòu)，即 poly-Si或Si3N4假柵電極/高K柵介質(zhì)集成結(jié)構(gòu)，poly-Si或Si3N4柵電極厚50-200nm，高 K 柵介質(zhì)可以是 Hf02、&02、HfA10、HfSi0、HfA10N、HfSi0N、HfSiA10N、HfTa0、HfTa0N、HfLa0、 HfLaON等等，其物理厚度為1. 5-4. Onm ；(2)接著形成源/漏延伸區(qū)和氮化硅或低溫氧化硅(LTO)側(cè)墻，然后形成源/漏區(qū) 和硅化物接觸；(3)在硅化物接觸形成后，沉積氮化硅薄膜(Si3N4)，溫度300-450°C，薄膜厚度 15-30nm和低溫氧化硅(LTO)，溫度300_450°C，薄膜厚度500_1000nm ；(4)旋涂一次光刻膠，膠厚250-400nm，然后烘烤，溫度1150_130°C ；(5)回刻一次光刻膠，采用CF4/CHF3/02/Ar混合氣體的干法刻蝕，至假柵(多晶硅 或氮化硅柵/高K柵介質(zhì))上的LTO露頭；(6)回刻光刻膠和LT0，采用CF4/CHF3/Ar并加入體積比4 % _8 %仏的混合氣體， 反應(yīng)離子刻蝕或感應(yīng)耦合等離子體刻蝕使光刻膠與LTO的刻蝕速率比為1 2-1 4，刻至 有源區(qū)上只留下少量光刻膠；(7)用3#液剝離殘存的光刻膠和3#液清洗；(8)旋涂第二次光刻膠，條件和要求同步驟3 ；(9)回刻第二次光刻膠，條件和要求同步驟4 ；(10)回刻光刻膠和LT0，采用CHF3/02/Ar加入體積比10% -20% CF4的混合氣體， 反應(yīng)離子刻蝕或感應(yīng)耦合等離子體刻蝕使光刻膠與LTO刻蝕速率比為0.9 1-1.1 1，刻至有源區(qū)上只留下少量光刻膠，實(shí)現(xiàn)了良好的平坦化；(11)去膠清洗，條件和要求同步驟6 ；(12)回刻LTO SiO2和Si3N4薄膜，采用CF4/Ar混合氣體的反應(yīng)離子刻蝕或感應(yīng)耦 合等離子體刻蝕直至假柵(多晶硅或氮化硅柵)電極露頭為止；(13)除凈多晶硅(或氮化硅)假柵電極；(14)沉積所需要的金屬柵薄膜。本發(fā)明的發(fā)明點(diǎn)在于1)利用CMOS工藝中普遍采用的光刻膠，稀釋后具有的良好的流動(dòng)性來(lái)填充高低 不平的圖形的谷底，使旋涂膠后圖形表面基本平坦。2)以光刻膠為載體，利用光刻膠與LTO的速率差回刻(1 2-1 4)方法，使凸起 圖形的LTO被鏟去，器件有源區(qū)上有殘留的膠保護(hù)而不受侵蝕，獲得接近平坦的表面；3)再重復(fù)一次涂膠，使光刻膠與LTO以(1 1)速率差回刻，達(dá)到全平坦化目的；4)此方法不需要增加專門的設(shè)備，因?yàn)樗cCMOS工藝完全兼容，且成本低。


圖1是本發(fā)明的工藝主要流程示意圖。 具體實(shí)施例請(qǐng)參閱圖1，本發(fā)明的平坦化工藝流程如下需說(shuō)明的是圖1中(a)旋涂一次光刻膠1為一次光刻膠；2為介質(zhì)(LTCHSi3N4)；(b)先后經(jīng)一次光刻膠回刻、光刻膠/LTO速率差回刻并去膠1為留下的介質(zhì) (LTCHSi3N4)；(c)旋涂二次光刻膠1為二次光刻膠，2為留下的介質(zhì)(LTCHSi3N4)；(d)先后經(jīng)二次光刻膠回刻、光刻膠/LTO等速率回刻并去膠1為留下的介質(zhì) (LTCHSi3N4)；(e)刻蝕LTO至露出假柵1為留下的介質(zhì)(LTCHSi3N4)；(f)去除假柵1為留下的介質(zhì)(LTCHSi3N4)，2為假柵。上述工藝流程是本發(fā)明的主要步驟，在此基礎(chǔ)上，本領(lǐng)域技術(shù)人員能夠理解本發(fā) 明的整個(gè)技術(shù)方案。(1)在局部氧化隔離或淺槽隔離完成后，進(jìn)行調(diào)柵注入，形成假柵結(jié)構(gòu)，即 poly-Si (或Si3N4)柵電極/高K柵介質(zhì)集成結(jié)構(gòu)，poly-Si (或Si3N4)厚1500_200歷， 高K柵介質(zhì)可以是SiON，HfSiON，HfSiAlON，HfLaO，HfLaON，HfAlON等，其物理厚度為 1. 5-3. Onm ；(2)接著形成源/漏延伸區(qū)和氮化硅(或低溫氧化硅(LTO))側(cè)墻，然后形成源/ 漏區(qū)和NiSi或CoSi2接觸；(3)在硅化物接觸形成后，沉積氮化硅薄膜(Si3N4)，溫度300-450°C，薄膜厚度 15-30nm和低溫氧化硅(LTO)，溫度300_450°C，薄膜厚度500_1000nm ；(4)旋涂一次光刻膠，膠厚250-400nm，然后烘箱烘烤，溫度115-130°C，30分鐘；如圖Ia所示，1為一次光刻膠，2為介質(zhì)(LTCHSi3N4)。(5)回刻一次光刻膠，采用CF4/CHF3/02/Ar混合氣體的干法刻蝕，功率300-400W， 壓力300-500毫乇，刻蝕至假柵(多晶硅或氮化硅柵/高K柵介質(zhì))上的LTO露頭；(6)回刻光刻膠和LT0，采用CF4/CHF3/Ar并加入體積比4 % _8 %仏的混合氣 體的反應(yīng)離子刻蝕，功率350-500W，壓力400-500毫乇，使光刻膠與LTO的刻蝕速率比為 1:2-1: 4，刻至有源區(qū)上只留下少量光刻膠；(7)用3#液剝離殘存的光刻膠和3#液清洗后如圖Ib所示，1為留下的介質(zhì) (LTCHSi3N4)；(8)旋涂第二次光刻膠，條件和要求同步驟4，如圖Ic所示，1為二次光刻膠，2為 留下的介質(zhì)(LTCHSi3N4)；(9)回刻第二次光刻膠，條件和要求同步驟5 ；(10)回刻光刻膠和LTO，采用CHF3/02/Ar加入體積比10 % -20 % CF4的混合氣 體的反應(yīng)離子刻蝕，功率250-400W，壓力300-450毫乇，使光刻膠與LTO刻蝕速率比為 0.9 1-1.1 1，刻至有源區(qū)上只留下少量光刻膠；(11)去膠清洗，條件和要求同步驟6，如圖Id所示，1為留下的介質(zhì)(LTCHSi3N4)；(12)回刻LTO SiO2和Si3N4薄膜，采用CF4/Ar混合氣體的反應(yīng)離子刻蝕功率 350-500W，壓力300-450毫乇，刻蝕直至假柵(多晶硅或氮化硅柵)電極露頭為止，實(shí)現(xiàn)了 良好的平坦化，如圖Ie所示，1為留下的介質(zhì)(LTCHSi3N4)；(13)刻蝕凈多晶硅(或氮化硅)假柵電極，對(duì)多晶硅柵電極采用Cl2Affir混合氣體 的等離子或反應(yīng)離子干法刻蝕，也可以濕法腐蝕；氮化硅假柵用磷酸濕法腐蝕，或采用CF4/ CHF3干法刻蝕，如圖If所示，1為留下的介質(zhì)(LT0+Si3N4)，2為假柵；(14)沉積金屬柵薄膜，采用金屬氮化物及其摻雜元素的合金、難熔金屬或貴金屬 等，如 TiN, TaN, TaAlN, TiAlN, MoAlN, WN、A1N、Ti、Ta、W、Ru、Pt 等。本發(fā)明用于具有替代柵結(jié)構(gòu)-TiN金屬柵電極/SiON柵介質(zhì)集成結(jié)構(gòu)的CMOS器件 的制備，器件性能良好。以上所述僅為本發(fā)明的較佳實(shí)施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和 原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種適用于后柵工藝無(wú)CMP平坦化的制備工藝，其主要步驟包括1)在局部氧化隔離或淺槽隔離完成后，形成多晶硅假柵或氮化硅假柵/高K柵介質(zhì)集 成結(jié)構(gòu)，接著形成源/漏延伸區(qū)和氮化硅側(cè)墻、或形成源/漏延伸區(qū)和低溫氧化硅側(cè)墻，然 后形成源/漏區(qū)和硅化物接觸；2)在硅化物接觸形成后，于250-450°C下沉積氮化硅薄膜，沉積氮化硅的薄膜厚度為 15-30nm ；接著在250_450°C下沉積低溫氧化硅，沉積的氧化硅薄膜厚度為500-1000nm ；3)旋涂一次光刻膠，光刻膠的厚度為250-400nm，于115-130°C烘烤；4)回刻一次光刻膠，采用CF4/CHF3/02/Ar混合氣體的干法刻蝕，至多晶硅假柵或氮化 硅假柵/高K柵介質(zhì)上的低溫氧化硅露頭；5)回刻光刻膠和低溫氧化硅，采用CF4/CHF3/Ar并加入體積比4% -8 %仏的混合 氣體，反應(yīng)離子刻蝕或感應(yīng)耦合等離子體刻蝕使光刻膠與低溫氧化硅的刻蝕速率比為 1:2-1: 4，刻至有源區(qū)上只留下少量光刻膠；6)用3#液剝離殘存的光刻膠和3#液清洗；7)旋涂第二次光刻膠，操作條件同步驟3；8)回刻第二次光刻膠，操作條件同步驟4;9)回刻光刻膠和低溫氧化硅，采用CHF3/02/Ar加入體積比10% -20 % CF4的混 合氣體，反應(yīng)離子刻蝕或感應(yīng)耦合等離子體刻蝕使光刻膠與低溫氧化硅刻蝕速率比為 0.9 1-1.1 1，刻至有源區(qū)上只留下少量光刻膠，實(shí)現(xiàn)了平坦化；10)去膠清洗，操作條件同步驟6；11)回刻低溫氧化硅和Si3N4薄膜，采用CF4/Ar混合氣體的反應(yīng)離子刻蝕或感應(yīng)耦合等 離子體刻蝕直至多晶硅假柵或氮化硅假柵電極露頭為止；12)除凈多晶硅假柵或氮化硅假柵電極；13)沉積所需要的金屬柵薄膜。
2.根據(jù)權(quán)利要求1所述的制備工藝，其中，步驟1中的隔離氧化硅膜厚為200-350nm； 多晶硅假柵或氮化硅假柵/高K柵介質(zhì)結(jié)構(gòu)中假柵電極厚度為50-200nm。
3.根據(jù)權(quán)利要求1所述的制備工藝，其中，步驟1中的高柵K柵介質(zhì)為Hf02、ZrO2, HfAlO, HfSiO、HfAlON、HfSiON、HfSiAlON、HfTaO, HfTaON, HfLaO 或 HfLaON，高柵 K 柵介質(zhì) 的物理厚度為1. 5-4. Onm。
4.根據(jù)權(quán)利要求1所述的制備工藝，其中，步驟1中的硅化物接觸為NiSi、CoSi2、PtSi 或 ErSi20
5.根據(jù)權(quán)利要求1所述的制備工藝，其中，步驟2中的Si3N4是等離子增強(qiáng)化學(xué)氣相沉 積Si3N4,或Celera應(yīng)力Si3N4 ；低溫氧化硅是低壓化學(xué)氣相沉積SiO2,或是等離子增強(qiáng)化學(xué) 氣相沉積SiO2，或高密度等離子體化學(xué)氣相沉積Si02。
6.根據(jù)權(quán)利要求1所述的制備工藝，其中，步驟4中光刻膠的回刻是等離子刻蝕、反應(yīng) 離子刻蝕或感應(yīng)耦合等離子體刻蝕。
7.根據(jù)權(quán)利要求1所述的制備工藝，其中，步驟12中除凈多晶硅假柵電極，是采用Cl2/ HBr混合氣體的等離子或反應(yīng)離子或感應(yīng)耦合等離子體干法刻蝕或濕法腐蝕；除凈氮化硅 假柵電極是采用磷酸濕法腐蝕或氟基干法刻蝕。
8.根據(jù)權(quán)利要求1所述的制備工藝，其中，步驟13中金屬柵的沉積是采用物理濺射、原子層沉積或化學(xué)氣相沉積，金屬柵電極材料是金屬氮化物、摻雜元素的合金、難熔金屬或貴。
全文摘要
一種適用于后柵工藝無(wú)CMP平坦化的制備工藝，利用CMOS工藝中普遍采用的光刻膠，稀釋后具有的良好的流動(dòng)性來(lái)填充高低不平的圖形的谷底，使旋涂膠后圖形表面基本平坦。以光刻膠為載體，利用光刻膠與LTO的速率差回刻方法，使凸起圖形的LTO被鏟去，器件有源區(qū)上有殘留的膠保護(hù)而不受侵蝕，獲得接近平坦的表面；再重復(fù)一次涂膠，使光刻膠與LTO以同等速率回刻，達(dá)到全平坦化目的。然后再回刻介質(zhì)至假柵電極露頭，除凈多晶硅假柵電極，沉積所需要的金屬柵薄膜。本發(fā)明不需要增加專門的設(shè)備，工藝簡(jiǎn)單，易于監(jiān)控，與CMOS工藝兼容性更好，為后柵工藝中替代柵的集成提供了便利。
文檔編號(hào)H01L21/28GK102054703SQ200910236720
公開(kāi)日2011年5月11日 申請(qǐng)日期2009年10月28日 優(yōu)先權(quán)日2009年10月28日
發(fā)明者徐秋霞, 鐘興華 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所