專利名稱：接合和探針焊盤分布以及封裝結(jié)構(gòu)的制作方法
接合和探針焊盤分布以及封裝結(jié)構(gòu)
背景技術(shù)：
半導(dǎo)體加工技術(shù)中的改進(jìn)導(dǎo)致由微電子元件更密集構(gòu)成并比以前提供更多功能性的集成電路芯片。此外，半導(dǎo)體技術(shù)的迅速發(fā)展和更高器件集成的附隨需要使當(dāng)前現(xiàn)有技術(shù)水平的芯片能夠在單個(gè)小半導(dǎo)體管芯上集成整個(gè)系統(tǒng)。由于全部需要的焊盤競爭管芯 /鑄模(die)周圍的小外圍空間，因此向這些特征負(fù)載芯片提供全部可能互連的需要在封裝工業(yè)中仍是挑戰(zhàn)。由于這些芯片利用較新技術(shù)節(jié)點(diǎn)實(shí)現(xiàn)受焊盤限制的較小管芯大小，因此互連問題變得更富有挑戰(zhàn)性。傳統(tǒng)的是在制造期間測試半導(dǎo)體集成電路從而確保集成電路的完整性。在一個(gè)測試技術(shù)中，集成電路或管芯通過在測試儀器例如測試器和每個(gè)集成電路或管芯之間建立電流來測試。以有效方式測試管芯的能力被不斷檢查以用于改進(jìn)。隨著管芯尺寸被縮小并且焊盤密度增加，這兩個(gè)都趨向于導(dǎo)致測試吞吐量受約束，因此期望能夠增加測試的吞吐量。另外，一些集成電路可經(jīng)設(shè)計(jì)與另一器件，例如存儲(chǔ)器芯片、協(xié)處理器等一起運(yùn)行。兩個(gè)器件的不同組合是可能的，例如不同量的存儲(chǔ)器、運(yùn)行頻率，甚至在沒有副器件/ 次要器件的情況下運(yùn)行的能力。不同組合的封裝易于增加總成本，并同樣不斷努力減少封裝成本。一個(gè)示例性應(yīng)用是關(guān)于可編程邏輯器件和存儲(chǔ)在外部器件，諸如一個(gè)或更多非易失性存儲(chǔ)器芯片中的配置。器件或器件組合的不同封裝形式除了需要的可編程邏輯器件的擁有者的材料定制清單之外，還增加了存貨管理開銷。連同不同封裝形式，導(dǎo)致不同測試需求進(jìn)一步增加成本。期望減少存貨單開銷還維持通過可替換封裝形式供應(yīng)的靈活性。在該上下文內(nèi)出現(xiàn)下面描述的實(shí)施例。

發(fā)明內(nèi)容
在此描述的實(shí)施例提供具有表面的集成電路，該表面具有能夠有效測試集成電路的探針焊盤分布模式。應(yīng)認(rèn)識(shí)到本發(fā)明可用許多方式實(shí)施，例如在計(jì)算機(jī)可讀媒體上的程序、設(shè)備、系統(tǒng)、器件或方法。下面描述本發(fā)明的若干發(fā)明實(shí)施例。在本發(fā)明的一個(gè)方面中，提供集成電路(IC)。該集成電路包括布置在IC表面上的多個(gè)接合焊盤(bond pads)和布置在IC表面上的多個(gè)探針焊盤。多個(gè)探針焊盤的每個(gè)與相應(yīng)接合焊盤電通信。多個(gè)探針焊盤跨管芯的表面線性配置。在一個(gè)實(shí)施例中，探針焊盤沿在管芯表面的相反/對(duì)立頂點(diǎn)之間定義的管芯的表面對(duì)角線布置。在另一個(gè)實(shí)施例中， 在表面上提供多行線性布置的探針焊盤。管芯可通過自動(dòng)測試儀器測試，其中測試器包括具有探針針腳的探針卡/探針板，該探針針腳與沿測試的管芯或多個(gè)管芯的表面對(duì)角布置的探針焊盤對(duì)準(zhǔn)。在本發(fā)明的另一方面中，提供測試半導(dǎo)體器件的方法。該方法開始于定向測試下的多個(gè)器件，以便使測試下沿連續(xù)器件的對(duì)角相反頂點(diǎn)布置的探針焊盤是基本線性的。該方法包括使探針焊盤與探針卡的探針針腳接觸并通過探針針腳向探針焊盤傳輸電信號(hào)。捕捉通過電信號(hào)發(fā)起的響應(yīng)從而驗(yàn)證器件的完整性。在一個(gè)實(shí)施例中，探針卡是懸臂式探針卡。在本發(fā)明的一方面中，提供集成電路的封裝結(jié)構(gòu)。該結(jié)構(gòu)包括印刷電路板和布置在印刷電路板上的封裝基片。第一集成電路布置在封裝基片的第一表面上。封裝基片能夠支持第二集成電路。第二集成電路與布置在封裝基片的第一表面上的多個(gè)焊盤電通信/電氣通信(electrical communication)。該多個(gè)焊盤的每個(gè)與印刷電路板電通信而不與第一集成電路電通信。因此，第二集成電路與第一集成電路專門/僅通過印刷電路板通信。在一個(gè)實(shí)施例中，第一集成電路是可編程邏輯器件并且第二集成電路存儲(chǔ)由可編程邏輯器件利用的配置。在另一個(gè)實(shí)施例中，第二集成電路布置在第一集成電路上面。在本發(fā)明的另一方面中，提供封裝集成電路的方法。該方法開始于將第一集成電路耦合到封裝基片，并然后將第二集成電路耦合到封裝基片。在一個(gè)實(shí)施例中第二集成電路布置在第一集成電路上。該方法包括將封裝基片耦合到印刷電路板，以便第二集成電路在向第一集成電路傳遞數(shù)據(jù)之前專門/僅通過印刷電路板向第一集成電路通信數(shù)據(jù)。在一個(gè)實(shí)施例中，第一集成電路是可編程邏輯器件并且第二集成電路存儲(chǔ)由可編程邏輯器件利用的配置。結(jié)合附圖，本發(fā)明的其它方面從下面詳細(xì)描述中將變得顯而易見，其通過舉例說明本發(fā)明原理。


通過下面詳細(xì)描述結(jié)合附圖將更易于理解本發(fā)明，附圖中相似參考號(hào)指相似結(jié)構(gòu)元件。圖1是圖示說明根據(jù)本發(fā)明一個(gè)實(shí)施例的具有對(duì)角分布探針焊盤的管芯的表面的簡化示意圖。圖2A是根據(jù)本發(fā)明一個(gè)實(shí)施例的接合焊盤和探針焊盤之間互連的簡化示意圖。圖2B和2C圖示說明根據(jù)本發(fā)明一個(gè)實(shí)施例的圖1和2A的接合焊盤和探針焊盤的可能互連的剖面?zhèn)纫晥D。圖3是圖示說明沒有對(duì)角線探針焊盤分布的兩個(gè)管芯測試模式的簡化示意圖。圖4A是圖示說明根據(jù)本發(fā)明一個(gè)實(shí)施例的具有對(duì)角線探針焊盤分布的多管芯測試模式的簡化示意圖。圖4B是圖4A的多管芯測試設(shè)備的側(cè)視圖。圖5是圖示說明根據(jù)本發(fā)明一個(gè)實(shí)施例的同時(shí)測試多管芯的自動(dòng)測試系統(tǒng)的簡化示意圖。圖6是圖示說明根據(jù)本發(fā)明一個(gè)實(shí)施例的測試半導(dǎo)體器件的方法操作的流程圖。圖7A到7C圖示說明示意圖，該示意圖示出根據(jù)本發(fā)明一個(gè)實(shí)施例的集成電路和封裝基片的不同視圖。圖8是圖示說明根據(jù)本發(fā)明一個(gè)實(shí)施例的獨(dú)立布局的簡化示意圖，其中在為第二集成電路指定的封裝基片上的連接焊盤(landing pad)專門/唯一地與印刷電路板電通信。圖9A和9B是圖示說明根據(jù)本發(fā)明一個(gè)實(shí)施例的集成電路和相應(yīng)配置器件的堆疊布局的簡化示意圖。
圖10是圖示說明根據(jù)本發(fā)明一個(gè)實(shí)施例的耦合到印刷電路板的圖9A和9B的堆
疊布局的簡化示意圖。圖11是圖示說明根據(jù)本發(fā)明一個(gè)實(shí)施例的封裝和集成電路的方法操作的流程圖。
具體實(shí)施例方式在此描述的實(shí)施例為集成電路的探針焊盤和接合焊盤提供焊盤布局。然而，對(duì)于本領(lǐng)域技術(shù)人員明顯的是在沒有這些具體細(xì)節(jié)的一些或全部的情況下可以實(shí)踐本發(fā)明。在其它實(shí)例中，眾所周知的處理操作不作詳細(xì)描述，以便不模糊本發(fā)明。在此描述的實(shí)施例在管芯中為探針焊盤提供對(duì)角線重分布模式從而通過引線接合被封裝。對(duì)角線重分布模式使執(zhí)行多管芯探測的低成本方案成為可能。如在下面更詳細(xì)解釋，重分布探針焊盤被設(shè)置/排列在跨管芯表面的對(duì)角線中。在該布置/排列下，通過使晶片對(duì)角對(duì)準(zhǔn)，多管芯可使用線性排列的探針焊盤被探查。該實(shí)施例能夠使用更便宜并產(chǎn)生更可靠測量值的線性探針卡。在一個(gè)實(shí)施例中，懸臂探針技術(shù)可用于執(zhí)行測試的探針卡。 本領(lǐng)域技術(shù)人員認(rèn)識(shí)到懸臂探針技術(shù)在一個(gè)平面方向上具有固定尺寸，但能夠在與固定尺寸平面的正交方向上移動(dòng)。圖1是圖示說明根據(jù)本發(fā)明一個(gè)實(shí)施例的具有對(duì)角分布探針焊盤的管芯的表面的簡化示意圖。管芯100可以是通過已知半導(dǎo)體制造工藝制備的任何半導(dǎo)體管芯。應(yīng)認(rèn)識(shí)到集成電路可以是微處理器、可編程邏輯器件(PLD)或通過半導(dǎo)體制造技術(shù)制造的其它集成電路。管芯100的表面包括沿管芯100的四個(gè)側(cè)面的周界布置的多個(gè)接合焊盤102。接合焊盤102通過引線接合(wire bonds)隨后接合到封裝基片。在引線接合處理之前，管芯 100可經(jīng)受測試從而驗(yàn)證集成電路內(nèi)的路徑和邏輯的完整性。在測試期間，探針焊盤通過容納在自動(dòng)測試儀器內(nèi)的探針卡的探針針腳被接觸，從而激勵(lì)信號(hào)進(jìn)入集成電路。然后捕捉對(duì)這些信號(hào)的響應(yīng)，以便確保管芯100的完整性。在圖1中圖示說明的探針焊盤分布能夠有效測試管芯100。如下面進(jìn)一步討論，多個(gè)管芯可被對(duì)準(zhǔn)以便利用懸臂式探針完成測試。 接合焊盤102通過跡線106與探針焊盤104電通信。圖2A是圖示說明根據(jù)本發(fā)明一個(gè)實(shí)施例的接合焊盤和探針焊盤之間互連的簡化示意圖。管芯100包括布置在管芯100的表面上的接合焊盤102和探針焊盤104。探針焊盤104通過跡線106與接合焊盤102電通信。在一個(gè)實(shí)施例中，跡線106可沿管芯100的表面布置。在該實(shí)例中，絕緣或鈍化材料可布置在探針焊盤104和接合焊盤102之間管芯 100的表面上。圖2B和2C圖示說明根據(jù)本發(fā)明一個(gè)實(shí)施例的圖1和2A的接合焊盤和探針焊盤的可能互連的剖面?zhèn)纫晥D。圖2B圖示說明又一實(shí)施例，其中跡線106布置在管芯 100的表面上從而連接探針焊盤104和接合焊盤102。鈍化層107布置在管芯表面和跡線 106的表面上，留下到探針焊盤104和接合焊盤102的通道。應(yīng)認(rèn)識(shí)到由于可替換互連技術(shù)是可能的，因此在圖2A-C中提供的各種互連是示例性的而不是限制性的。另外，多種技術(shù)可被包括在單獨(dú)管芯中，即一些連接可被限定在管芯的表面下面，并且其它連接可被限定在表面上。圖2C圖示說明布置在管芯100的表面下面以便連接接合焊盤102和探針焊盤104的跡線106。本領(lǐng)域技術(shù)人員認(rèn)識(shí)到跡線106通過管芯100內(nèi)的金屬化層連接接合焊盤102和探針焊盤104。鈍化層107布置在管芯100的上表面上，并且開孔被限定在鈍化層107內(nèi)，該開孔能夠進(jìn)入接合焊盤102和探針焊盤104每個(gè)的表面。應(yīng)認(rèn)識(shí)到接合焊盤和探針焊盤的形狀盡管作為正方形或矩形示出，但其不是限制性的。即，任何合適幾何形狀可用于接合焊盤或探針焊盤。圖3是圖示說明在沒有對(duì)角線探針焊盤分布情況下的兩個(gè)管芯測試模式的簡化示意圖。探針卡Iio布置在管芯100A到100C上面。探針針腳112接觸焊盤102以便執(zhí)行測試。如在該實(shí)施例中圖示說明，跳過布置在管芯100A和100C之間的管芯100B。S卩，當(dāng)分布模式是沿四個(gè)側(cè)面的外圍/圓周時(shí)，探針卡不能進(jìn)入相鄰管芯的每個(gè)接合焊盤。圖4A是圖示說明根據(jù)本發(fā)明一個(gè)實(shí)施例的具有對(duì)角線探針焊盤分布的多管芯測試模式的簡化示意圖。管芯100A和100B被對(duì)準(zhǔn)以便對(duì)角分布的探針焊盤104和106被線性排列。此外，探針焊盤104與接合焊盤102分離，然而相應(yīng)的探針焊盤和接合焊盤電通信。 探針卡110通過探針針腳112接觸相應(yīng)管芯。如圖示說明，線性排列避免跳過管芯的必要性，并因此提供更有效測試技術(shù)，其中吞吐量被改進(jìn)并且可以使用相對(duì)便宜的探針卡。應(yīng)認(rèn)識(shí)到盡管圖示說明兩個(gè)管芯100A和100B，但實(shí)施例不限于兩個(gè)管芯。即，可通過在此描述的實(shí)施例測試多于或少于兩個(gè)管芯。圖4B圖示說明圖4A的多管芯測試設(shè)備的側(cè)視圖。探針卡110通過探針針腳112接觸管芯100。在一個(gè)實(shí)施例中，探針針腳112是懸臂式探針針腳。應(yīng)認(rèn)識(shí)到圖示說明目的探針針腳被彎曲是說明目的，而且探針針腳例如懸臂式探針針腳通常是線性的，即是筆直的，并且可甚至具有其內(nèi)限定的彎曲。如在圖4A和4B中圖示說明，對(duì)角線分布使線性探針卡能夠有效測試管芯，即使使用緊湊探針焊盤分布。圖5是利用在此描述的實(shí)施例的自動(dòng)測試系統(tǒng)的簡化示意圖。測試系統(tǒng)包括與控制測試頭212的測試頭操縱器210通信的集成電路測試器200。探針卡110固定到測試頭 212。晶片裝卸器/管芯支架214支持要被測試的晶片或管芯。在一個(gè)實(shí)施例中，多個(gè)管芯 100以線性排列被布置，其中沿每個(gè)管芯的表面對(duì)角布置的探針焊盤被線性對(duì)準(zhǔn)。測試頭 212下降，以便探針卡110通過相應(yīng)探針針腳接觸要被測試的管芯100。本領(lǐng)域技術(shù)人員認(rèn)識(shí)到可利用根據(jù)測試系統(tǒng)制造商的可替換配置，而且實(shí)施例不限于在此描述的示例性測試系統(tǒng)。圖6是圖示說明根據(jù)本發(fā)明一個(gè)實(shí)施例的測試半導(dǎo)體器件的方法操作的流程圖。 該方法開始于操作300，其中多個(gè)器件在測試下被定向，以便沿測試下連續(xù)相鄰器件的對(duì)角相反頂點(diǎn)布置的探針焊盤是基本線性的，如在圖4A和4B中圖示說明。探針卡布置在對(duì)角對(duì)準(zhǔn)的管芯上，而不需要跳過任何管芯。在一個(gè)實(shí)施例中，可在半導(dǎo)體器件的測試中采用懸臂式探針卡。該方法然后前進(jìn)到操作302，其中管芯的探針焊盤與來自探針卡的探針針腳接觸。在操作304中，電信號(hào)被從探針卡傳輸?shù)教结樅副P。在操作306中捕捉或記錄傳輸?shù)教结樅副P的電信號(hào)的響應(yīng)。本領(lǐng)域技術(shù)人員認(rèn)識(shí)到可分析捕捉的數(shù)據(jù)從而驗(yàn)證要被測試的半導(dǎo)體器件或集成電路的完整性。在下面描述的進(jìn)一步實(shí)施例為可包括上面描述的接合焊盤與探針焊盤的集成電路提供封裝結(jié)構(gòu)。關(guān)于圖7A-11描述的實(shí)施例提供與外部配置器件兼容，但不使封裝的存貨管理復(fù)雜化的封裝布局。在一個(gè)實(shí)施例中，堆疊封裝(POP)解決方案用于封裝結(jié)構(gòu)。POP 解決方案能夠在獨(dú)立設(shè)計(jì)中運(yùn)行，如在下面進(jìn)一步解釋。在另一個(gè)實(shí)施例中，可由集成電路的擁有者供應(yīng)和附連配置器件。在又一實(shí)施例中，顧客或終端用戶可供應(yīng)配置器件。無論配置器件是否由集成電路的擁有者或顧客供應(yīng)，配置器件都可預(yù)編程或在以后編程。
圖7A到7C圖示說明示意圖，該示意圖示出根據(jù)本發(fā)明一個(gè)實(shí)施例的封裝布局的不同視圖。圖7A是頂視圖的封裝布局的簡化示意圖。集成電路702布置在封裝基片700 上。根據(jù)本發(fā)明的一個(gè)實(shí)施例，封裝基片700可為POP布局包括多個(gè)連接焊盤704。應(yīng)認(rèn)識(shí)到集成電路702可通過多個(gè)焊球(例如球柵陣列配置)耦合到封裝基片700。本領(lǐng)域技術(shù)人員認(rèn)識(shí)到由于球柵陣列是示例性而非限制性的，因此可利用除球柵陣列之外的可替換耦合技術(shù)。在一個(gè)實(shí)施例中，存儲(chǔ)器芯片布置在圖7的封裝配置的頂部上，如在圖9A-10中圖示說明。圖7B圖示說明根據(jù)本發(fā)明一個(gè)實(shí)施例的集成電路和封裝基片的側(cè)視圖。如在圖 7B中圖示說明，連接焊盤704與布置在封裝700的相反表面上的相應(yīng)焊球708電通信。在此描述的實(shí)施例提供要被布置在集成電路702上的配置器件。布置在集成電路702上的配置器件不包括通過封裝基片700的與集成電路702的任何通信路徑。因此，通信路徑在布置在圖7B的封裝布局上的集成電路和固定到封裝基片的印刷電路板或與封裝基片通信的一些其它外部器件之間。在一個(gè)實(shí)施例中，通過封裝基片700的路徑706是電鍍通孔。在另一個(gè)實(shí)施例中，通過封裝基片700的路徑706利用在封裝基片內(nèi)限定的金屬化層。圖7C 是根據(jù)本發(fā)明一個(gè)實(shí)施例的封裝基片700的底部圖示說明。在一個(gè)實(shí)施例中，封裝700的底部表面提供球柵陣列以與印刷電路板通信。圖8是圖示說明根據(jù)本發(fā)明一個(gè)實(shí)施例的示例性封裝布局的簡化示意圖。在圖8 的可稱為獨(dú)立布局的封裝布局中，封裝基片700具有在其上布置的集成電路702。由于相應(yīng)配置器件不布置在集成電路702上，因此該部件稱為獨(dú)立布局。在該實(shí)施例中，通過封裝基片700并進(jìn)入印刷電路板710的連接焊盤704的連接可接地從而防止任何損壞。在另一個(gè)實(shí)施例中，該連接可浮動(dòng)。應(yīng)認(rèn)識(shí)到在關(guān)于圖8圖示說明的布局中，為簡化的印刷電路板路由，輸入/輸出(I/O)全部在堆疊封裝(POP)設(shè)計(jì)的外部。本領(lǐng)域技術(shù)人員認(rèn)識(shí)到實(shí)施例不限于POP配置，因?yàn)橹灰庋b基片700足夠大從而能夠并排布局，那么另一芯片例如存儲(chǔ)器芯片可鄰近集成電路702布置。圖9A和9B是圖示說明根據(jù)本發(fā)明一個(gè)實(shí)施例的集成電路和相應(yīng)配置器件的堆疊布局的簡化示意圖。在圖9A中提供封裝布局的頂視圖。配置器件712布置在封裝基片700 上。如上面提到，配置器件712可以是為集成電路702存儲(chǔ)配置的存儲(chǔ)器芯片。然而，，實(shí)施例不限于該特定設(shè)計(jì)，因?yàn)榧呻娐?02可以是任何集成電路，例如微處理器或可編程邏輯器件(PLD)，并且配置器件712可以是任何合適集成電路。圖9B圖示說明堆疊布局的側(cè)視圖。封裝基片700包括布置在底部表面上的多個(gè)焊球，并通過相應(yīng)焊球714和連接焊盤704與配置器件712通信。集成電路702被布置在配置器件712的底部表面和封裝基片 700的上表面之間。如上面提到，集成電路702可通過本領(lǐng)域中已知的球柵陣列耦合到封裝基片700。連接連接焊盤704和焊球708的電路徑/電氣路徑(electrical pathway)行進(jìn)通過封裝基片700而不提供通過封裝基片700到集成電路702的任何電路徑。即，在配置器件712和集成電路702之間的通信行進(jìn)通過印刷電路板或其它外部器件，其通過焊球 708耦合到封裝基片700。圖10是圖示說明根據(jù)本發(fā)明一個(gè)實(shí)施例的耦合到印刷電路板的圖9A和9B的堆疊布局的簡化示意圖。配置器件712布置在封裝基片700上。配置器件712通過焊球714 和連接焊盤704與封裝基片700電通信。印刷電路板710通過焊盤716與封裝基片的相應(yīng)焊球708通信。應(yīng)認(rèn)識(shí)到配置器件712通過印刷電路板710內(nèi)的路徑或與外部器件通信的印刷電路板710的IO針腳與集成電路702通信。因此，在配置器件712是為集成電路(例如PLD)存儲(chǔ)配置的存儲(chǔ)器的情況下，配置器件712可在放置在封裝基片700上之前被編程、在放置在封裝基片700上之后通過直接連接針腳編程，或隨著系統(tǒng)編程中常規(guī)完成在印刷電路板上編程。圖11是圖示說明根據(jù)本發(fā)明一個(gè)實(shí)施例的封裝和集成電路的方法操作的流程圖。該方法開始于操作800，其中第一集成電路被耦合到封裝。如上面圖示說明，在本發(fā)明的一個(gè)實(shí)施例中，可編程邏輯器件可通過本領(lǐng)域中已知的常規(guī)技術(shù)耦合到封裝基片。該方法然后前進(jìn)到操作802，其中第二集成電路被耦合到封裝基片。根據(jù)一個(gè)實(shí)施例第二集成電路布置在第一集成電路上。應(yīng)認(rèn)識(shí)到如果封裝基片足夠大，那么第二集成電路可以可替換布置到第一集成電路的側(cè)面。在一個(gè)實(shí)施例中，第二集成電路在堆疊封裝配置中被布置在第一集成電路上。該方法然后前進(jìn)到操作804，其中封裝基片被耦合到印刷電路板，以便第二集成電路專門/僅通過印刷電路板向第一集成電路通信數(shù)據(jù)。即，由于沒有在集成電路 702、封裝基片700和配置器件712之間限定此通信的路徑，因此第二集成電路不直接通過封裝基片與第一集成電路通信。在一個(gè)實(shí)施例中，第二集成電路可由通孔耦合到印刷電路板。應(yīng)認(rèn)識(shí)到封裝結(jié)構(gòu)的實(shí)施例不意味著被限制于示例性參考的主器件和副器件，其中主器件是可編程邏輯器件，并且副器件是可編程邏輯器件的配置器件。例如，本領(lǐng)域技術(shù)人員認(rèn)識(shí)到實(shí)施例可包括存儲(chǔ)器芯片(諸如閃存存儲(chǔ)器)以及處理器用于移動(dòng)器件或任何小形狀因素器件。在此描述的實(shí)施例能夠設(shè)計(jì)不同量存儲(chǔ)器而不改變封裝配置以可能區(qū)分產(chǎn)品價(jià)格點(diǎn)。實(shí)施例的另一應(yīng)用包括使用中央處理單元(CPU)或任何其它合適處理器和靜態(tài)隨機(jī)訪問存儲(chǔ)器(SRAM)緩存用于兩個(gè)器件。其它示例性應(yīng)用包括CPU和協(xié)處理器。因此，器件中的一個(gè)不必是存儲(chǔ)器芯片。本質(zhì)上，實(shí)施例可應(yīng)用于主器件，該主器件可與副器件一起使用并可在沒有的副器件情況下使用。通過其中副器件專門通過印刷電路板并且不通過支持主器件和副器件的封裝基片與主器件通信的上面描述的實(shí)施例，封裝結(jié)構(gòu)被簡化。依次，通過具有能夠支持可區(qū)別組合的單個(gè)封裝結(jié)構(gòu)，存貨管理也被簡化。封裝結(jié)構(gòu)的可替換實(shí)施例的示例性要求包括集成電路(IC)封裝，該集成電路 (IC)封裝包含印刷電路板、布置在印刷電路板上的封裝基片和布置在封裝基片的第一表面上的第一集成電路，其中封裝基片能夠支持第二集成電路，其中第二集成電路與布置在封裝基片的第一表面上的多個(gè)焊盤電通信，并且其中多個(gè)焊盤的每個(gè)與印刷電路板電通信而不與第一集成電路通信。第二集成電路可在堆疊封裝配置中布置在第一集成電路上，并且第一集成電路是可編程邏輯器件以及第二集成電路為可編程邏輯器件存儲(chǔ)配置。在一個(gè)實(shí)施例中，第二集成電路的占位面積(footprint)大于第一集成電路的占位面積。在另一個(gè)實(shí)施例中，第二集成電路的占位面積的長度或?qū)挾鹊囊粋€(gè)基本相似于第一集成電路的占位面積的相應(yīng)長度或?qū)挾?。縫隙可存在于第一和第二電路的相反表面/相對(duì)表面之間。另一示例性要求包括集成電路封裝，該集成電路封裝包含封裝基片、耦合到封裝基片的第一集成電路和耦合到封裝基片并布置在第一集成電路上的第二集成電路，其中第二集成電路為第一集成電路的操作存儲(chǔ)配置。在一個(gè)實(shí)施例中，耦合第二集成電路與封裝的全部信號(hào)跡線在與第一集成電路耦合之前路由通過印刷電路板。另一示例性要求包括封裝集成電路的方法，該方法包含將第一集成電路耦合到封裝基片、將第二集成電路耦合到封裝基片，該第二集成電路布置在第一集成電路上，以及將封裝基片耦合到集成電路板，以使第二集成電路在向第一集成電路傳遞數(shù)據(jù)之前專門通過印刷電路板向第一集成電路通信數(shù)據(jù)。在一個(gè)實(shí)施例中，第一集成電路是可編程邏輯器件并且第二集成電路是為第一集成電路的操作存儲(chǔ)配置的存儲(chǔ)器件，以及第二集成電路在耦合到封裝基片之前用配置編程。該方法可包括縮短從第二集成電路到第一集成電路的雙用途I/O針腳的耦合跡線，并直接路由指定用于耦合第二集成電路耦合的封裝基片上的每個(gè)連接焊盤到印刷電路板?？傊?，實(shí)施例為布置在集成電路的表面上的探針焊盤提供分布模式。在一個(gè)實(shí)施例中，集成電路可以是處理器或可編程邏輯器件。分布模式沿集成電路表面的相反頂點(diǎn)之間延伸的對(duì)角線提供探針焊盤的線性排列。另外，實(shí)施例描述其中應(yīng)用堆疊封裝結(jié)構(gòu)的封裝結(jié)構(gòu)，其中堆疊集成電路不通過支持堆疊集成電路的封裝基片相互直接通信。實(shí)施例使單個(gè)單元可編程邏輯器件和協(xié)助存貨管理并允許利用第三方配置器件的配置模塊成為可能。實(shí)施例通過減少材料的定制清單和存貨從而減少關(guān)于該開銷的成本，以減少封裝布局成本。另外，通過獨(dú)立設(shè)計(jì)或POP設(shè)計(jì)改善規(guī)模經(jīng)濟(jì)。應(yīng)認(rèn)識(shí)到具有獨(dú)立形式或堆疊或鄰近形式的設(shè)計(jì)的能力進(jìn)一步減少存貨和材料的定制清單。實(shí)施例可用于任何集成電路，并且不限于可編程邏輯器件。然而，在實(shí)施例應(yīng)用于可編程邏輯器件的情況下，可編程邏輯器件可以是包括下面組件的一個(gè)或更多的數(shù)據(jù)處理系統(tǒng)的一部分處理器、存儲(chǔ)器、I/O電路以及外圍器件。數(shù)據(jù)處理系統(tǒng)可用于廣泛的各種應(yīng)用，例如計(jì)算機(jī)網(wǎng)絡(luò)、數(shù)據(jù)網(wǎng)絡(luò)、儀表化、視頻處理、數(shù)字信號(hào)處理，或其中期望使用可編程或可重編程邏輯器件優(yōu)點(diǎn)的任何其它合適應(yīng)用?？删幊踢壿嬈骷捎脕韴?zhí)行各種不同邏輯功能。例如，可編程邏輯器件可配置為與系統(tǒng)處理器協(xié)作的處理器或控制器。可編程邏輯器件也可用作判別器以便判別到數(shù)據(jù)處理系統(tǒng)中共享資源的訪問。在又一示例中，可編程邏輯器件可配置為系統(tǒng)中的處理器和一個(gè)其它組件之間的接口。形成本發(fā)明的一部分的在此描述的任何操作是有用的機(jī)器操作。本發(fā)明也涉及用來執(zhí)行這些操作的器件或設(shè)備。該設(shè)備可為需要的目的特定構(gòu)造，或該設(shè)備可以是通過存儲(chǔ)在計(jì)算機(jī)中的計(jì)算機(jī)程序被選擇性地激活或配置的通用計(jì)算機(jī)。具體地，各種通用機(jī)器可與根據(jù)此處教導(dǎo)寫入的計(jì)算機(jī)程序一起使用，或可更方便構(gòu)造更專用設(shè)備從而執(zhí)行需要的操作。如在此使用的可編程邏輯器件指可被編程從而執(zhí)行期望功能的任何集成電路，并包括可編程邏輯陣列(PLA)、可編程陣列邏輯(PAL)、現(xiàn)場可編程門陣列(FPGA)、復(fù)雜可編程邏輯器件(CPLD)，以及可編程的各種其它邏輯和存儲(chǔ)器件。通常，設(shè)計(jì)工程師使用采取軟件包形式的電子設(shè)計(jì)自動(dòng)化工具設(shè)計(jì)并編程此類PLD。盡管前述發(fā)明為清楚理解的目的被詳細(xì)描述，但顯然可在附屬權(quán)利要求的范疇內(nèi)實(shí)踐某些改變和修改。因此，可認(rèn)為本實(shí)施例是說明性的而不是限制性的，并且本發(fā)明不限于在此給出的詳述，但可在所附權(quán)利要求的范疇和等效內(nèi)修改。在權(quán)利要求中，元件和/或步驟不意味著操作的任何特別順序，除非在權(quán)利要求中明確陳述。
權(quán)利要求
1.一種集成電路，即IC，包含布置在所述IC的表面上的多個(gè)接合焊盤；布置在所述IC的所述表面上的多個(gè)探針焊盤，所述多個(gè)探針焊盤的每個(gè)與相應(yīng)接合焊盤電通信，其中所述多個(gè)探針焊盤跨所述表面線性配置。
2.根據(jù)權(quán)利要求1所述的IC，其中所述多個(gè)探針焊盤沿所述IC的所述表面對(duì)角布置。
3.根據(jù)權(quán)利要求1所述的IC，其中所述多個(gè)接合焊盤沿所述表面的每個(gè)外圍邊緣布置。
4.根據(jù)權(quán)利要求1所述的IC，其中所述多個(gè)探針焊盤的每個(gè)和所述相應(yīng)接合焊盤通過導(dǎo)電跡線電通信。
5.根據(jù)權(quán)利要求4所述的IC，其中所述導(dǎo)電跡線被布置在所述IC的所述表面下面或在所述IC的所述表面上面。
6.根據(jù)權(quán)利要求2所述的IC，其中所述多個(gè)探針焊盤沿多行分布。
7.一種測試系統(tǒng)，包含支持多個(gè)管芯用于測試的支架，所述多個(gè)管芯線性定向以便沿所述多個(gè)管芯的每個(gè)的表面對(duì)角布置的探針焊盤被基本對(duì)準(zhǔn)；以及布置在所述多個(gè)管芯上的探針卡，所述探針卡具有與沿所述多個(gè)管芯的每個(gè)的所述表面對(duì)角布置的所述探針焊盤對(duì)準(zhǔn)的多個(gè)探針針腳。
8.根據(jù)權(quán)利要求7所述的系統(tǒng)，其中所述多個(gè)探針針腳是懸臂式的。
9.根據(jù)權(quán)利要求7所述的系統(tǒng)，其中所述多個(gè)管芯包括對(duì)角布置的多行探針焊盤。
10.根據(jù)權(quán)利要求7所述的系統(tǒng)，其中所述多個(gè)管芯包括與相應(yīng)探針焊盤電通信的接合焊盤。
11.根據(jù)權(quán)利要求10所述的系統(tǒng)，其中所述接合焊盤沿所述管芯的周界布置。
12.根據(jù)權(quán)利要求9所述的系統(tǒng)，其中所述多個(gè)探針針腳以多行排列。
13.根據(jù)權(quán)利要求10所述的系統(tǒng)，其中所述接合焊盤通過布置在所述表面下面的導(dǎo)電跡線與所述多個(gè)探針焊盤電通信。
14.一種測試半導(dǎo)體器件的方法，包含在測試下定向多個(gè)器件，以便在測試下沿連續(xù)器件的對(duì)角相反頂點(diǎn)布置的探針焊盤是基本線性的；使所述探針焊盤與探針卡的探針針腳接觸； 通過所述探針針腳向所述探針焊盤傳輸電信號(hào)；以及捕捉通過所述電信號(hào)發(fā)起的響應(yīng)。
15.根據(jù)權(quán)利要求14所述的方法，其中所述探針焊盤的每個(gè)與相應(yīng)接合焊盤電通信。
16.根據(jù)權(quán)利要求15所述的方法，其中在測試下每個(gè)接合焊盤沿所述器件的每個(gè)的外周布置。
17.根據(jù)權(quán)利要求15所述的方法，進(jìn)一步包含沿布置在所述探針焊盤和相應(yīng)接合焊盤的表面下面的導(dǎo)電跡線傳輸所述電信號(hào)。
18.根據(jù)權(quán)利要求14所述的方法，其中所述捕捉包括將所述響應(yīng)存儲(chǔ)在計(jì)算機(jī)可讀存儲(chǔ)媒質(zhì)上。
全文摘要
本發(fā)明提供一種集成電路(IC)，其包括布置在IC表面上的多個(gè)接合焊盤和布置在IC表面上的多個(gè)探針焊盤。多個(gè)探針焊盤的每個(gè)與相應(yīng)接合焊盤電通信。多個(gè)探針焊盤跨表面線性配置。在一個(gè)實(shí)施例中，探針焊盤沿在管芯表面的相反頂點(diǎn)之間限定的管芯的表面對(duì)角布置。在另一個(gè)實(shí)施例中，在表面上提供多行線性布置的探針焊盤。另外提供集成電路的封裝結(jié)構(gòu)。該結(jié)構(gòu)包括印刷電路板和布置在印刷電路板上的封裝基片。第一集成電路布置在封裝基片的第一表面上。封裝基片能夠支持第二集成電路。第二集成電路與布置在封裝基片的第一表面上的多個(gè)焊盤電通信。該多個(gè)焊盤的每個(gè)與印刷電路板電通信而不與第一集成電路電通信。
文檔編號(hào)H01L21/60GK102576685SQ201080045527
公開日2012年7月11日 申請(qǐng)日期2010年7月23日 優(yōu)先權(quán)日2009年7月31日
發(fā)明者W·Y·哈塔 申請(qǐng)人:阿爾特拉公司