專利名稱：絕緣體上寬禁帶材料cmos結(jié)構(gòu)及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路制造技術(shù)領(lǐng)域，尤其涉及一種絕緣體上寬禁帶材料CMOS結(jié)構(gòu)及其制備方法。
背景技術(shù)：
MOSFET有P溝道和N溝道兩種，每種MOSFET中又有耗盡型MOSFET和增強(qiáng)型 MOSFET兩類，由N溝道和P溝道兩種MOSFET組成的電路稱為互補(bǔ)MOS或CMOS電路。CMOS 反相器是由一個(gè)P溝道增強(qiáng)型MOS管和一個(gè)N溝道增強(qiáng)型MOS管串聯(lián)組成，通常P溝道管作為負(fù)載管，N溝道管作為輸入管，這種配置可以大幅降低功耗，因?yàn)樵趦煞N邏輯狀態(tài)中，兩個(gè)晶體管中的一個(gè)總是截止的，并且由于CMOS反相器的電阻相對(duì)較低，處理速率也能得到提高。圖1示出了現(xiàn)有技術(shù)中的CMOS反相器的剖面圖，如圖1所示，PMOS和NMOS在圖1的水平方向上并排布置，包括半導(dǎo)體襯底000，在以隔離結(jié)構(gòu)隔開的N型摻雜阱101和P型摻雜阱102中，分別形成PMOS和NM0S，N型摻雜阱101兩側(cè)形成P型源極區(qū)域/漏極區(qū)域201， P型摻雜阱102兩側(cè)形成N型源極區(qū)域/漏極區(qū)域202，301和302分別表示柵極電極。圖 2示出了圖1所示的CMOS反相器結(jié)構(gòu)的等效電路，其中，PMOS的源極與電源線Vdd連接在一起，NMOS的源極與地線Vss連接在一起，PMOS的柵極和NMOS的柵極相互連接作為輸入端 Vin,并且PMOS的漏極和NMOS的漏極相互連接作為輸出端Vout。CMOS反相器的基本工作原理是當(dāng)輸入高電平時(shí)，NMOS導(dǎo)通，PMOS截止，輸出低電平；反之，當(dāng)輸入低電平時(shí)，NMOS 截止，PMOS導(dǎo)通，輸出高電平。上述傳統(tǒng)的CMOS反相器為雙管結(jié)構(gòu)，中國(guó)申請(qǐng)CN101916762A公開了一種絕緣體上硅互補(bǔ)金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管結(jié)構(gòu)，即NMOS和PMOS共享同一柵極，而兩者的源漏端各自沿柵極交叉方向布局，柵極下襯底為弱P型，圖3a和圖北分別示出了該CMOS器件的兩種版圖結(jié)構(gòu)的實(shí)施例示意圖。由圖所示，該CMOS結(jié)構(gòu)包括共用柵極區(qū)域10、10’的PMOS 晶體管和NMOS晶體管，圍繞柵極區(qū)域10、10’依次布置有PMOS的源極區(qū)域20、20’、NMOS 的源極區(qū)域30、30’、PM0S的漏極區(qū)域40、40’以及NMOS的漏極區(qū)域50、50’，上述柵極區(qū)域 10、10，、源極區(qū)域20、20，、30、30，及漏極區(qū)域40、40，、50、50，內(nèi)分別布置有相應(yīng)的柵極電極100、100’、源極電極200、200，、300、300，和漏極電極400、400，、500、500，，并且上述各個(gè)源極區(qū)域與漏極區(qū)域之間、以及各個(gè)源極區(qū)域與周邊區(qū)域之間、各個(gè)漏極區(qū)域與周邊區(qū)域之間均布置有絕緣隔離物。PMOS晶體管的漏極區(qū)域40、40’與NMOS晶體管的漏極區(qū)域50、 50，分別通過PMOS晶體管的漏極電極400、400，和NMOS晶體管的漏極電極500、500，連接在一起，為Vout ；PMOS晶體管的源極區(qū)域20、20，通過其源極電極200、200，連接電源線Vdd， NMOS晶體管的源極區(qū)域30、30，通過其源極電極300、300，接地線Vss，柵極電極100、100， 為輸入Vin。當(dāng)柵壓大于Vdd (即高電平)時(shí)，溝道反型為N型，NMOS開啟，PMOS關(guān)閉；當(dāng)柵壓為0時(shí)，PMOS開啟，NMOS關(guān)閉，從而形成一個(gè)單管反相器結(jié)構(gòu)，可以有效增大CMOS集成密度。而當(dāng)NMOS和PMOS的源漏端各自沿柵極對(duì)角線交叉方向布局時(shí)，可以增大溝道長(zhǎng)度，抑制短溝道效應(yīng)(SCE，Short Channel Effect)。但該發(fā)明存在一個(gè)缺陷，即當(dāng)柵極加高電平時(shí)，NMOS開啟，PMOS關(guān)閉，但當(dāng)此時(shí)N型溝道下襯底未完全耗盡時(shí)，下面為P型，從而存在一個(gè)PMOS的P+型源端(高電平) Ρ型未耗盡區(qū)0NM0S的N+型源漏端(低電平)的導(dǎo)通通道， 形成旁路漏電流If，使器件功耗增大。由于超薄頂層硅型絕緣體上硅制備很難，因此很難保證襯底完全耗盡。為了克服這個(gè)缺陷，中國(guó)專利CN102005454A提出一種減小旁路漏電流的方法，即在NMOS源漏兩端通過斜角度注入比襯底P-摻雜劑量大些的P型補(bǔ)償層，從而增大旁路PN結(jié)正向開啟電壓，減小旁路漏電流，降低功耗，但通過這種方法增大旁路PN結(jié)正向開啟電壓的作用非常有限。寬禁帶半導(dǎo)體材料(即禁帶寬度Eg大于或等于2. 3ev的半導(dǎo)體材料)被稱為第三代半導(dǎo)體材料，主要包括金剛石、SiC、GaN等。和第一代、第二代半導(dǎo)體材料相比，第三代半導(dǎo)體材料具有禁帶寬度大，電子漂移飽和速度高、介電常數(shù)小、導(dǎo)電性能好的特點(diǎn)，非常適用于制作抗輻射、高頻、大功率和高密度集成的電子器件。

發(fā)明內(nèi)容
針對(duì)上述存在的問題，本發(fā)明的目的是提供一種絕緣體上寬禁帶材料CMOS結(jié)構(gòu)及其制備方法，增大了旁路PN結(jié)空穴勢(shì)壘，大大減小旁路漏電流，同時(shí)又不會(huì)影響NMOS的閾值電壓，進(jìn)一步改善NMOS性能，功率消耗低。本發(fā)明的目的是通過下述技術(shù)方案實(shí)現(xiàn)的
一種絕緣體上寬禁帶材料CMOS結(jié)構(gòu)，包括被布置在底部絕緣體上的PMOS晶體管和 NMOS晶體管；所述PMOS晶體管與所述NMOS晶體管共用柵極區(qū)域，所述柵極區(qū)域包括P型半導(dǎo)體材料，圍繞所述柵極區(qū)域依次布置有所述PMOS晶體管的源極區(qū)域、所述NMOS晶體管的源極區(qū)域、所述PMOS晶體管的漏極區(qū)域、以及所述NMOS晶體管的漏極區(qū)域；并且，所述 PMOS晶體管的漏極區(qū)域與所述NMOS晶體管的漏極區(qū)域分別通過所述PMOS晶體管的漏極電極和所述NMOS晶體管的漏極電極連接在一起；所述PMOS晶體管的源極區(qū)域通過其源極電極連接電源線，所述NMOS晶體管的源極區(qū)域通過其源極電極接地；其中，所述NMOS晶體管的源極區(qū)域和漏極區(qū)域進(jìn)行離子摻雜注入后，構(gòu)成NMOS晶體管的源極區(qū)域和漏極區(qū)域的半導(dǎo)體材料的禁帶寬于硅的禁帶。上述絕緣體上寬禁帶材料CMOS結(jié)構(gòu)，其中，注入的離子為碳離子，所述構(gòu)成NMOS 晶體管的源極區(qū)域和漏極區(qū)域的半導(dǎo)體材料為寬禁帶材料，并且該寬禁帶材料為Sic。上述絕緣體上寬禁帶材料CMOS結(jié)構(gòu)，其中，所述PMOS晶體管的漏極區(qū)域和源極區(qū)域分別位于柵極區(qū)域的一對(duì)對(duì)角的外側(cè)，所述NMOS晶體管的漏極區(qū)域和源極區(qū)域分別位于柵極區(qū)域的另一對(duì)對(duì)角的外側(cè)。上述絕緣體上寬禁帶材料CMOS結(jié)構(gòu)，其中，所述PMOS晶體管的漏極區(qū)域和源極區(qū)域分別位于柵極區(qū)域的一對(duì)對(duì)邊的外側(cè)，所述NMOS晶體管的漏極區(qū)域和源極區(qū)域分別位于柵極區(qū)域的另一對(duì)對(duì)邊的外側(cè)。上述絕緣體上寬禁帶材料CMOS結(jié)構(gòu)，其中，各個(gè)所述源極區(qū)域與所述漏極區(qū)域之間、各個(gè)所述源極區(qū)域與周邊區(qū)域之間、以及各個(gè)所述漏極區(qū)域與周邊區(qū)域之間均布置有絕緣隔離物。一種如上述任意一項(xiàng)所述的絕緣體上寬禁帶材料CMOS結(jié)構(gòu)的制備方法，其中，包括下列步驟
4在一襯底之上形成有掩埋絕緣層并且在該掩埋絕緣層之上形成有硅基體，在內(nèi)部形成有淺溝槽隔離結(jié)構(gòu)的硅基體所包含的阱區(qū)的上方生長(zhǎng)氧化層和多晶硅層，對(duì)多晶硅層進(jìn)行刻蝕形成多晶硅柵極，在阱區(qū)中植入P型離子形成PMOS的源極區(qū)漏極區(qū)；
涂覆光刻膠覆蓋在硅基體及柵極上，之后進(jìn)行光刻工藝，在光刻膠中形成對(duì)準(zhǔn)NMOS的源極區(qū)和漏極區(qū)的開口；
利用所述開口將所述NMOS晶體管的源極區(qū)漏極區(qū)中的硅回蝕掉，回蝕的深度直至掩埋絕緣層，形成所述NMOS晶體管的源極區(qū)漏極區(qū)的凹處；
在所述凹處位置進(jìn)行SiCx選擇性外延生長(zhǎng)，形成NMOS晶體管的源極區(qū)漏極區(qū)； 在SiCx外延生長(zhǎng)過程中中植入N型離子，或者在后續(xù)工藝中植入N型離子，之后對(duì)所述氧化層進(jìn)行刻蝕并僅保留位于柵極下方的柵氧化層；
去除光刻膠，在所述隔離區(qū)域的中部區(qū)域形成所述PMOS晶體管和所述NMOS晶體管的共用柵極區(qū)域。上述絕緣體上寬禁帶材料CMOS結(jié)構(gòu)的制備方法，其中，所述硅基體為P-型。與已有技術(shù)相比，本發(fā)明的有益效果在于通過在NMOS晶體管的源漏端引入使用 SiC，增大旁路PN結(jié)空穴勢(shì)壘，大大減小旁路漏電流；同時(shí)又不會(huì)影響NMOS的閾值電壓，并且由于NMOS在源漏端使用SiC，在溝道方向存在張應(yīng)力(Tensile Mress)，可有效增大電子遷移率，進(jìn)一步改善NMOS性能。


圖1是現(xiàn)有技術(shù)中CMOS反相器的剖面圖； 圖2是圖1所示CMOS反相器結(jié)構(gòu)的等效電路圖3a是現(xiàn)有技術(shù)中CMOS結(jié)構(gòu)和本發(fā)明絕緣體上寬禁帶材料CMOS結(jié)構(gòu)的實(shí)施例一的結(jié)構(gòu)版圖北是現(xiàn)有技術(shù)中CMOS結(jié)構(gòu)和本發(fā)明絕緣體上寬禁帶材料CMOS結(jié)構(gòu)的實(shí)施例二的結(jié)構(gòu)版圖4是本發(fā)明絕緣體上寬禁帶材料CMOS結(jié)構(gòu)進(jìn)行硅回蝕后的結(jié)構(gòu)示意圖； 圖5是本發(fā)明絕緣體上寬禁帶材料CMOS結(jié)構(gòu)完成后的效果示意圖。
具體實(shí)施例方式下面結(jié)合原理圖和具體操作實(shí)施例對(duì)本發(fā)明作進(jìn)一步說明。實(shí)施例一
如圖3a所示，本發(fā)明絕緣體上寬禁帶材料CMOS結(jié)構(gòu)包括被布置在底部絕緣體上硅的 PMOS晶體管和NMOS晶體管；PMOS晶體管與NMOS晶體管共用柵極區(qū)域10，柵極區(qū)域10包括P型半導(dǎo)體材料，圍繞柵極區(qū)域10依次布置有PMOS晶體管的源極區(qū)域20、NMOS晶體管的源極區(qū)域30、PM0S晶體管的漏極區(qū)域40、以及NMOS晶體管的漏極區(qū)域50 ；并且，PMOS晶體管的漏極區(qū)域40與NMOS晶體管的漏極區(qū)域50分別通過PMOS晶體管的漏極電極400和 NMOS晶體管的漏極電極500連接在一起；PMOS晶體管的源極區(qū)域20通過其源極電極200 連接電源線，NMOS晶體管的源極區(qū)域30通過其源極電極300接地。PMOS晶體管的漏極區(qū)域和源極區(qū)域分別位于柵極區(qū)域的一對(duì)對(duì)角的外側(cè)，NMOS的漏區(qū)和源區(qū)分別位于柵極區(qū)域的另一對(duì)對(duì)角的外側(cè)。其中，NMOS晶體管的源極區(qū)域30和漏極區(qū)域50進(jìn)行離子摻雜注入后，構(gòu)成NMOS晶體管的源極區(qū)域30和漏極區(qū)域50的半導(dǎo)體材料的禁帶寬于硅的禁帶。進(jìn)一步地，注入的離子為碳離子，構(gòu)成NMOS晶體管的源極區(qū)域和漏極區(qū)域的半導(dǎo)體材料為寬禁帶材料，并且該寬禁帶材料為Sic。進(jìn)一步地，各個(gè)源極區(qū)域20、30與漏極區(qū)域40、50之間、各個(gè)源極區(qū)域20、30與周邊區(qū)域之間、以及各個(gè)漏極區(qū)域40、50與周邊區(qū)域之間均布置有絕緣隔離物。實(shí)施例二
如圖北所示，本發(fā)明絕緣體上寬禁帶材料CMOS結(jié)構(gòu)包括被布置在底部絕緣體上硅的 PMOS晶體管和NMOS晶體管；PMOS晶體管與NMOS晶體管共用柵極區(qū)域10’，柵極區(qū)域10’包括P型半導(dǎo)體材料，圍繞柵極區(qū)域10’依次布置有PMOS晶體管的源極區(qū)域20’、NMOS晶體管的源極區(qū)域30’、PMOS晶體管的漏極區(qū)域40’、以及NMOS晶體管的漏極區(qū)域50’ ；并且， PMOS晶體管的漏極區(qū)域40’與NMOS晶體管的漏極區(qū)域50’分別通過PMOS晶體管的漏極電極400’和NMOS晶體管的漏極電極500’連接在一起；PMOS晶體管的源極區(qū)域20’通過其源極電極200’連接電源線，NMOS晶體管的源極區(qū)域30’通過其源極電極300’接地。PMOS 晶體管的漏極區(qū)域40’和源極區(qū)域20’分別位于柵極區(qū)域10’的一對(duì)對(duì)邊的外側(cè)，NMOS晶體管的漏極區(qū)域50’和源極區(qū)域30’分別位于柵極區(qū)域10’的另一對(duì)對(duì)邊的外側(cè)。進(jìn)一步地，注入的離子為碳離子，構(gòu)成NMOS晶體管的源極區(qū)域30’和漏極區(qū)域50’ 的半導(dǎo)體材料為寬禁帶材料，并且該寬禁帶材料為Sic。進(jìn)一步地，各個(gè)源極區(qū)域20，、30，與漏極區(qū)域40，、50，之間、各個(gè)源極區(qū)域20，、
30’與周邊區(qū)域之間、以及各個(gè)漏極區(qū)域40’、50’與周邊區(qū)域之間均布置有絕緣隔離物。本發(fā)明還公開了一種如上述實(shí)施例一和實(shí)施例二結(jié)構(gòu)的絕緣體上寬禁帶材料 CMOS結(jié)構(gòu)的制備方法，其中，包括下列步驟
在一襯底之上形成有掩埋絕緣層并且在該掩埋絕緣層之上形成有硅基體，在內(nèi)部形成有淺溝槽隔離結(jié)構(gòu)的硅基體所包含的阱區(qū)的上方生長(zhǎng)氧化層和多晶硅層，對(duì)多晶硅層進(jìn)行刻蝕形成多晶硅柵極，在阱區(qū)中植入P型離子形成PMOS的源極區(qū)漏極區(qū)；
涂覆光刻膠覆蓋在硅基體及柵極上，之后進(jìn)行光刻工藝，在光刻膠中形成對(duì)準(zhǔn)NMOS的源極區(qū)和漏極區(qū)的開口；
利用開口將NMOS晶體管的源極區(qū)漏極區(qū)中的硅回蝕掉，回蝕的深度直至掩埋絕緣層， 形成NMOS晶體管的源極區(qū)漏極區(qū)的凹處，如圖4所示；
在凹處位置進(jìn)行SiCx選擇性外延生長(zhǎng)，通過調(diào)節(jié)SiCx中Si和C的化學(xué)摩爾比(即χ 值)，碳化硅的價(jià)帶小于硅的價(jià)帶約Oe疒0. 5eV之間。在阱區(qū)中植入N型離子，該N+摻雜動(dòng)作可以在外延過程中進(jìn)行，也可以后續(xù)另外制備，完成后的效果圖如圖5所示；
去除光刻膠，在隔離區(qū)域的中部區(qū)域形成PMOS晶體管和NMOS晶體管的共用柵極區(qū)域。進(jìn)一步地，硅基體為P-型。綜上所述，本發(fā)明通過在NMOS晶體管的源漏端引入使用SiC，增大旁路PN結(jié)空穴勢(shì)壘，大大減小旁路漏電流；同時(shí)又不會(huì)影響NMOS的閾值電壓，并且由于NMOS在源漏端使用SiC，在溝道方向存在張應(yīng)力，可有效增大電子遷移率，進(jìn)一步改善NMOS性能。以上對(duì)本發(fā)明的具體實(shí)施例進(jìn)行了詳細(xì)描述，但本發(fā)明并不限制于以上描述的具體實(shí)施例，其只是作為范例。對(duì)于本領(lǐng)域技術(shù)人員而言，任何對(duì)該絕緣體上寬禁帶材料CMOS結(jié)構(gòu)及其制備方法進(jìn)行的等同修改和替代也都在本發(fā)明的范疇之中。因此，在不脫離本發(fā)明的精神和范圍下所作出的均等變換和修改，都應(yīng)涵蓋在本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種絕緣體上寬禁帶材料CMOS結(jié)構(gòu)，包括被布置在底部絕緣體上的PMOS晶體管和NMOS晶體管；所述PMOS晶體管與所述NMOS晶體管共用柵極區(qū)域，所述柵極區(qū)域包括P 型半導(dǎo)體材料，圍繞所述柵極區(qū)域依次布置有所述PMOS晶體管的源極區(qū)域、所述NMOS晶體管的源極區(qū)域、所述PMOS晶體管的漏極區(qū)域、以及所述NMOS晶體管的漏極區(qū)域；并且，所述 PMOS晶體管的漏極區(qū)域與所述NMOS晶體管的漏極區(qū)域分別通過所述PMOS晶體管的漏極電極和所述NMOS晶體管的漏極電極連接在一起；所述PMOS晶體管的源極區(qū)域通過其源極電極連接電源線，所述NMOS晶體管的源極區(qū)域通過其源極電極接地；其特征在于，所述NMOS 晶體管的源極區(qū)域和漏極區(qū)域進(jìn)行離子摻雜注入后，構(gòu)成NMOS晶體管的源極區(qū)域和漏極區(qū)域的半導(dǎo)體材料的禁帶寬于硅的禁帶。
2.根據(jù)權(quán)利要求1所述的絕緣體上寬禁帶材料CMOS結(jié)構(gòu)，其特征在于，注入的離子為碳離子，所述構(gòu)成NMOS晶體管的源極區(qū)域和漏極區(qū)域的半導(dǎo)體材料為寬禁帶材料，并且該寬禁帶材料為SiC。
3.根據(jù)權(quán)利要求1所述的絕緣體上寬禁帶材料CMOS結(jié)構(gòu)，其特征在于，所述PMOS晶體管的漏極區(qū)域和源極區(qū)域分別位于柵極區(qū)域的一對(duì)對(duì)角的外側(cè)，所述NMOS晶體管的漏極區(qū)域和源極區(qū)域分別位于柵極區(qū)域的另一對(duì)對(duì)角的外側(cè)。
4.根據(jù)權(quán)利要求1所述的絕緣體上寬禁帶材料CMOS結(jié)構(gòu)，其特征在于，所述PMOS晶體管的漏極區(qū)域和源極區(qū)域分別位于柵極區(qū)域的一對(duì)對(duì)邊的外側(cè)，所述NMOS晶體管的漏極區(qū)域和源極區(qū)域分別位于柵極區(qū)域的另一對(duì)對(duì)邊的外側(cè)。
5.根據(jù)權(quán)利要求1或3或4所述的絕緣體上寬禁帶材料CMOS結(jié)構(gòu)，其特征在于，各個(gè)所述源極區(qū)域與所述漏極區(qū)域之間、各個(gè)所述源極區(qū)域與周邊區(qū)域之間、以及各個(gè)所述漏極區(qū)域與周邊區(qū)域之間均布置有絕緣隔離物。
6.一種如上述權(quán)利要求1至5中任意一項(xiàng)所述的絕緣體上寬禁帶材料CMOS結(jié)構(gòu)的制備方法，其特征在于，包括下列步驟在一襯底之上形成有掩埋絕緣層并且在該掩埋絕緣層之上形成有硅基體，在內(nèi)部形成有淺溝槽隔離結(jié)構(gòu)的硅基體所包含的阱區(qū)的上方生長(zhǎng)氧化層和多晶硅層，對(duì)多晶硅層進(jìn)行刻蝕形成多晶硅柵極，在阱區(qū)中植入P型離子形成PMOS的源極區(qū)漏極區(qū)；涂覆光刻膠覆蓋在硅基體及柵極上，之后進(jìn)行光刻工藝，在光刻膠中形成對(duì)準(zhǔn)NMOS的源極區(qū)和漏極區(qū)的開口；利用所述開口將所述NMOS晶體管的源極區(qū)漏極區(qū)中的硅回蝕掉，回蝕的深度直至掩埋絕緣層，形成所述NMOS晶體管的源極區(qū)漏極區(qū)的凹處；在所述凹處位置進(jìn)行SiCx選擇性外延生長(zhǎng)，形成NMOS晶體管的源極區(qū)漏極區(qū)；在SiCx外延生長(zhǎng)過程中中植入N型離子，或者在后續(xù)工藝中植入N型離子，之后對(duì)所述氧化層進(jìn)行刻蝕并僅保留位于柵極下方的柵氧化層；去除光刻膠，在所述隔離區(qū)域的中部區(qū)域形成所述PMOS晶體管和所述NMOS晶體管的共用柵極區(qū)域。
7.根據(jù)權(quán)利要求6所述的絕緣體上寬禁帶材料CMOS結(jié)構(gòu)的制備方法，其特征在于，所述硅基體為P-型。
全文摘要
本發(fā)明公開了一種絕緣體上寬禁帶材料CMOS結(jié)構(gòu)，PMOS晶體管與NMOS晶體管共用柵極區(qū)域，NMOS晶體管的源極區(qū)域和漏極區(qū)域進(jìn)行離子摻雜注入后，構(gòu)成NMOS晶體管的源極區(qū)域和漏極區(qū)域的半導(dǎo)體材料的禁帶寬于硅的禁帶。本發(fā)明通過在NMOS晶體管的源漏端引入使用SiC，增大旁路PN結(jié)空穴勢(shì)壘，大大減小旁路漏電流；同時(shí)又不會(huì)影響NMOS的閾值電壓，并且由于NMOS在源漏端使用SiC，在溝道方向存在張應(yīng)力(TensileStress)，可有效增大電子遷移率，進(jìn)一步改善NMOS性能。
文檔編號(hào)H01L21/84GK102437165SQ20111025027
公開日2012年5月2日 申請(qǐng)日期2011年8月29日 優(yōu)先權(quán)日2011年8月29日
發(fā)明者趙芳芳, 陳玉文, 黃曉櫓 申請(qǐng)人:上海華力微電子有限公司