專利名稱：存儲器件、存儲器陣列及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件及其制造方法，更具體地涉及存儲器件、存儲器陣列及其制造方法。
背景技術(shù)：
半導(dǎo)體存儲器發(fā)展的重要方向是提高存儲密度以及降低功耗。新型阻變存儲器利用可變電阻器作為存儲器件，具有高速度(< Ins)、低操作電壓(< IV)，高存儲密度、易于集成等優(yōu)點(diǎn)。而且，阻變存儲器可以在未供電狀態(tài)下保持?jǐn)?shù)據(jù)一定時(shí)間。因此，阻變存儲器可以作為非易失性存儲，并且是下一代存儲器的強(qiáng)有力競爭者。阻變存儲器利用某些氧化物材料的阻變特性(以下稱為“阻變材料”)。阻變材料一般是金屬氧化物，包括選自 Hf02、NiO, TiO2, ZrO2, ZnO、WO3> Ta2O5, A1203、MoOx, CeOx, La2O3及其任意組合構(gòu)成的組中的一種材料。阻變材料可以表現(xiàn)出多個穩(wěn)定的電阻狀態(tài)。由高阻態(tài)到低阻態(tài)的轉(zhuǎn)變稱為置位操作(SET)，由低阻態(tài)到高阻態(tài)的轉(zhuǎn)變稱為復(fù)位操作(RESET)。可以按照單極或雙極方式對阻變材料進(jìn)行操作。前者在器件兩端施加單一極性的電壓，利用施加電壓大小不同控制阻變材料的電阻值在高低阻態(tài)之間轉(zhuǎn)換，例如NiO，TiO2,WO3等；而后者是利用施加相反極性的電壓控制阻變材料電阻值的轉(zhuǎn)換，例如HfO2, ZrO2,ZnO, Ta2O5 等。阻變存儲器的存儲單元可以包括一個可變電阻和一個晶體管(1T1R結(jié)構(gòu))，或一個可變電阻和一個二極管(1D1R結(jié)構(gòu))。參見圖6，在IDlR結(jié)構(gòu)的存儲器中，每一個可變電阻Rl、R2、R3、R4和相應(yīng)的一個二極管Dl、D2、D3、D4串聯(lián)連接，形成存儲單元，并且進(jìn)一步連接在位線和字線之間，形成存儲器陣列。可變電阻R1、R2、R3、R4通常具有金屬-絕緣體-金屬結(jié)構(gòu)(MM結(jié)構(gòu))，即在兩層金屬電極之間夾有阻變材料層。盡管在圖6中未示出，阻變存儲器還包括用于選擇性地向位線施加電壓的列驅(qū)動器以及用于選擇性地向字線施加電壓的行驅(qū)動器，使得可以訪問存儲器陣列中的一個存儲單元。在IDlR結(jié)構(gòu)的存儲器中，二極管的作用是在訪問一個存儲單元時(shí)相鄰的存儲單元對所訪問的一個存儲單元產(chǎn)生旁路串?dāng)_。然而，在存儲單元尺寸縮小時(shí)，可變電阻的低阻態(tài)工作電流受器件面積影響很小，而二極管工作電流與器件面積成正比。當(dāng)存儲單元尺寸縮小到一定程度時(shí)，二極管就無法提供足夠的驅(qū)動電流以確?？勺冸娮枘軌蛘＾D(zhuǎn)變。在設(shè)計(jì)二極管時(shí)的一個困難是保證二極管提供足夠的電流驅(qū)動能力。例如，可以采用高遷移率的新半導(dǎo)體材料或增加二極管的器件面積，以提供足夠的驅(qū)動電流。然而，新半導(dǎo)體材料增加工藝的復(fù)雜程度，并且，如果二極管的器件面積增加，則妨礙存儲單元的尺寸縮小。在設(shè)計(jì)二極管時(shí)的另一個困難是保證工藝的兼容性。常規(guī)的阻變存儲器及相應(yīng)的二極管制造工藝較為復(fù)雜，并且使用Pt、Au等與CMOS工藝兼容性差的材料。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種與CMOS工藝兼容并且減小尺寸的存儲器件。根據(jù)本發(fā)明的一方面，提供一種存儲器件，包括:由η型半導(dǎo)體材料組成的下電極層；位于下電極層上的阻變材料層；以及位于阻變材料層上的由金屬材料組成的上電極層。根據(jù)本發(fā)明的另一方面，提供一種存儲器陣列，包括相互交叉的多條位線和多條字線，以及多個上述的存儲器件，所述多個存儲器件中的每一個位于每一條位線和每一條字線的交叉點(diǎn)處，并且所述存儲器件的下電極層與位線相連接，上電極層與字線相連接。根據(jù)本發(fā)明的又一方面，提供一種制造存儲器件的方法，包括:在半導(dǎo)體層中摻入η型摻雜劑，以形成下電極層；在下電極層上淀積阻變材料，以形成阻變材料層；以及在阻變材料層上淀積金屬材料，以形成上電極層。該存儲器件是自整流的可變電阻，因而不用單獨(dú)設(shè)計(jì)附加的二極管就可直接應(yīng)用于交叉陣列存儲結(jié)構(gòu)。而且，存儲器件的正常工作不再受附加二極管電流的限制，具有很好的按比例縮小能力。本發(fā)明的存儲器件可以密度集成。該方法可以在所有擁有高K/金屬柵工藝的CMOS工業(yè)平臺或生產(chǎn)線上進(jìn)行大規(guī)模生產(chǎn)，制造工藝方便易行，與CMOS工藝兼容。所有的制造過程利用CMOS的前端工藝即可完成,生產(chǎn)成本低,適用于高密度集成存儲器和大規(guī)模生產(chǎn)。


圖1示出了根據(jù)本發(fā)明的實(shí)施例的存儲器件的結(jié)構(gòu)示意圖。圖2示出了根據(jù)本發(fā)明的實(shí)施例的存儲器件的電阻變化過程的電流-電壓關(guān)系曲線。圖3示出了根據(jù)本發(fā)明的實(shí)施例的存儲器件處于低阻態(tài)時(shí)的正向和負(fù)向電流-電壓關(guān)系曲線。圖4示出了根據(jù)本發(fā)明的實(shí)施例的存儲器陣列的結(jié)構(gòu)示意圖。圖5示出了根據(jù)本發(fā)明的實(shí)施例的存儲器陣列的操作示意圖。圖6示出了常規(guī)的存儲器陣列的操作示意圖。
具體實(shí)施例方式圖1示出了根據(jù)本發(fā)明的實(shí)施例的存儲器件的結(jié)構(gòu)示意圖。該存儲器件10是包括依次堆疊的下電極層11、阻變材料層12和上電極層13的堆疊結(jié)構(gòu)，其中下電極層11由η型半導(dǎo)體材料組成。在一個實(shí)例中，下電極層11由重?fù)诫s的η+硅組成，阻變材料層12由氧化鉿組成，上電極層13由鎳組成。可以按照與常規(guī)CMO工藝兼容的工藝制造根據(jù)本發(fā)明的存儲器件。針對上述實(shí)例的存儲器件，制造方法例如包括以下的步驟。在硅襯底或硅層中注入As、P等，以形成由η型硅組成的下電極層11。然后，例如通過原子層淀積(ALD)在下電極層11上淀積氧化鉿，形成厚度約為
5-20nm的阻變材料層12。
然后，例如通過物理氣相淀積(PVD)在阻變材料層12上淀積金屬鎳，形成厚度約為IO-1OOnm的上電極層13。然后，在惰性氣體(例如氮?dú)?的保護(hù)下進(jìn)行退火，以激活下電極層11中的摻雜齊U，以及在阻變材料層12和上電極層13之間形成自然的界面氧化層(在圖1中未示出)。退火溫度例如是400-450°C，退火時(shí)間例如是30秒至30分鐘。上述存儲器件10的制造方法與現(xiàn)有的CMOS工藝中用于制造高K/金屬柵的工藝非常相似，其中，存儲器件10中的界面氧化層類似于高K電介質(zhì)。采用的淀積工藝、退火工藝、摻雜工藝以及進(jìn)一步的圖案化工藝可以與常規(guī)的CMOS工藝中已知的那些工藝相同，從而，本發(fā)明的用于制造存儲器件的方法與常規(guī)的CMOS工藝完全兼容。圖2示出了根據(jù)本發(fā)明的實(shí)施例的存儲器件的電阻變化過程的電流-電壓關(guān)系曲線。該存儲器件10表現(xiàn)出單極阻變特性。在正向施加2.5V左右的電壓可以使器件從高阻態(tài)轉(zhuǎn)變?yōu)榈妥钁B(tài)(SET);在正向施加IV左右的電壓可以使器件從低阻態(tài)轉(zhuǎn)變?yōu)楦咦钁B(tài)(RESET)。在負(fù)向施加電壓時(shí)，無論該存儲器件10初始處于高阻態(tài)還是低阻態(tài)，電阻變化的曲線大致相同，即在相同電壓下的電阻值大致相等。在負(fù)向施加電壓時(shí)未發(fā)生電阻態(tài)的臺階變化。在本文中，正向電壓是指上電極層13的電位高于下電極層11的電位，即在金屬電極層和半導(dǎo)體電極層之間施加正電壓，而負(fù)向電壓指上電極層13的電位低于下電極層11的電位，即在金屬電極層和半導(dǎo)體電極層之間施加負(fù)電壓。本發(fā)明人提出以下機(jī)制來解釋該存儲器件10的工作原理。由于界面反應(yīng)，在上電極層(例如，鎳)13與阻變材料層(例如，氧化鉿)12之間會形成自然的界面氧化層(例如，氧化鎳)。在存儲器件10工作時(shí)，電流從上電極層13穿過界面氧化層和阻變材料層12，到達(dá)下電極層11。該界面氧化層在合適的外加偏壓和電流下釋放氧離子，釋放的氧離子會與阻變材料層12中形成的細(xì)絲導(dǎo)電通路中部分氧空位復(fù)合，引起可變電阻由低阻向高阻態(tài)的轉(zhuǎn)變。因而，界面氧化層可以輔助復(fù)位操作。應(yīng)當(dāng)注意，該機(jī)制僅僅是為了便于理解本發(fā)明，并非用于限制本發(fā)明的范圍。優(yōu)選地，可以對界面氧化層進(jìn)行摻雜而引入一些缺陷以改善阻變特性。例如，在位于下方的阻變材料層12中通過原位生長、擴(kuò)散、或注入等工藝方法摻入Al，La等三價(jià)金屬離子等，從而間接地在界面氧化層中引入缺陷，進(jìn)而提高電阻值和轉(zhuǎn)變電壓的一致性。圖3示出了根據(jù)本發(fā)明的實(shí)施例的存儲器件10處于低阻態(tài)時(shí)的正向和負(fù)向電流-電壓關(guān)系曲線。當(dāng)存儲器件10初始處于低阻態(tài)時(shí)，在一定的電壓范圍內(nèi)(例如，圖3所示的電壓范圍是-0.65V至+0.65V)，可以看到正負(fù)向電流有明顯的差異。因而，該存儲器件10表現(xiàn)出類似二極管的整流特性。對圖3的實(shí)驗(yàn)數(shù)據(jù)進(jìn)行擬合的結(jié)果表明，存儲器件10在低阻態(tài)的電流傳輸符合肖特基電流機(jī)制，該器件自身形成的肖特基勢壘高度約0.5eV。在負(fù)向電壓下，輸運(yùn)載流子需要跨越這個勢壘，這就導(dǎo)致了存儲器件的負(fù)向電流很小。由于這種肖特基勢壘只存在于局部，因此其可驅(qū)動的電流幾乎不受器件面積的影響，即使器件尺寸縮小到納米量級，這種器件也能提供足夠的電流使可變電阻正常工作。因此，存儲器件10在器件尺寸縮小時(shí)也能夠提供足夠的驅(qū)動電流。本發(fā)明的存儲器件10表現(xiàn)出單極阻變特性和自整流特性，從而利用三層結(jié)構(gòu)就實(shí)現(xiàn)了可變電阻和二極管的串聯(lián)配置的作用，無需附加的二極管就可以作為存儲器陣列的存儲單元。圖4示出了根據(jù)本發(fā)明的實(shí)施例的存儲器陣列的結(jié)構(gòu)示意圖。存儲器陣列100包括相互交叉的多條位線101和多條字線102，以及位于每一條位線101和每一條字線102的交叉點(diǎn)處的存儲器件10。存儲器件10包括依次堆疊的下電極層11、阻變材料層12和上電極層13，并且下電極層11與位線101相連接，上電極層13與字線102相連接。圖5示出了根據(jù)本發(fā)明的實(shí)施例的存儲器陣列的操作示意圖。存儲器陣列100中可能產(chǎn)生的旁路串?dāng)_是指在訪問一個存儲單元(即一個選擇的可變電阻)時(shí)相鄰的存儲單元對所訪問的一個存儲單元產(chǎn)生干擾。如圖5所示，在訪問可變電阻Rl時(shí)，在位線I和字線I上施加電壓。然而，鄰近的可變電阻R2、R3和R4也在位線I和字線I之間構(gòu)成了并聯(lián)旁路(其路徑如圖中的箭頭(I)至(5)所示)。在訪問可變電阻Rl時(shí)，應(yīng)當(dāng)截?cái)嗖⒙?lián)旁路(包括鄰近的可變電阻R2、R3和R4)的電流路徑。在圖6所示的常規(guī)的IDlR結(jié)構(gòu)的存儲器中，每一個存儲單元包括附加的二極管D1、D2、D3和D4。對于將要訪問的可變電阻R1，二極管Dl正向?qū)ǎ瑢τ诓⒙?lián)旁路，在箭頭
(I)至(5)所示的路徑上D2和D4是正偏置的，而D3是負(fù)偏置的。結(jié)果，在訪問可變電阻Rl時(shí)，由于二極管D3的反向限流作用，并聯(lián)旁路沒有導(dǎo)通或僅有很小的電流流過。利用附加的二極管Dl、D2、D3和D4可以有效地避免并聯(lián)旁路串?dāng)_的問題。然而，在圖5所示的根據(jù)本發(fā)明的IDlR結(jié)構(gòu)的存儲中，每一個存儲單元包括自整流的可變電阻R1、R2、R3和R4，因而不需要附加的二極管。對于將要訪問的可變電阻R1，該可變電阻Rl正偏置，從而可以對其進(jìn)行讀寫操作導(dǎo)通，對于并聯(lián)旁路，在箭頭(I)至(5)所示的路徑上R2和R4是正偏置的，而R3是負(fù)偏置的。結(jié)果，在訪問可變電阻Rl時(shí)，由于可變電阻R3的反向限流作用，并聯(lián)旁路沒有導(dǎo)通或僅有很小的電流流過，從而可以有效地避免并聯(lián)旁路串?dāng)_的問題。以上描述只是為了示例說明和描述本發(fā)明，而非意圖窮舉和限制本發(fā)明。因此，本發(fā)明不局限于所描述的實(shí)施例。對于本領(lǐng)域的技術(shù)人員明顯可知的變型或更改，均在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種存儲器件，包括: 由η型半導(dǎo)體材料組成的下電極層； 位于下電極層上的阻變材料層；以及 位于阻變材料層上的由金屬材料組成的上電極層。
2.根據(jù)權(quán)利要求1所述的存儲器件，其中所述η型半導(dǎo)體材料是重?fù)诫s的η+硅。
3.根據(jù)權(quán)利要求1所述的存儲器件，其中所述阻變材料層由選自Hf02、Ni0、Ti02、Zr02、ZnO、WO3> Ta2O5, A1203、MoOx, CeOx, La2O3及其任意組合構(gòu)成的組中的一種材料構(gòu)成。
4.根據(jù)權(quán)利要求1所述的存儲器件，還包括位于上電極層和阻變材料層之間的界面氧化層。
5.根據(jù)權(quán)利要求1所述的存儲器件，所述存儲器件具有單極阻變特性和自整流特性。
6.一種存儲器陣列，包括相互交叉的多條位線和多條字線，以及多個根據(jù)權(quán)利要求1至5中任一項(xiàng)所述的存儲器件，所述多個存儲器件中的每一個位于每一條位線和每一條字線的交叉點(diǎn)處，并且所述存儲器件的下電極層與位線相連接，上電極層與字線相連接。
7.根據(jù)權(quán)利要求6所述的存儲器陣列，其中在訪問選定的存儲器件時(shí)，在與該選定的存儲器件相對應(yīng)的字線和位線之間施加正電壓。
8.—種制造存儲器件的方法，包括: 在半導(dǎo)體層中摻入η型摻雜劑，以形成下電極層； 在下電極層上淀積阻變材料，以形成阻變材料層；以及 在阻變材料層上淀積金屬材料，以形成上電極層。
9.根據(jù)權(quán)利要求8所述的方法，在形成阻變材料層和上電極層的步驟之間還包括在阻變材料層中摻入三價(jià)金屬離子。
10.根據(jù)權(quán)利要求8所述的方法，在形成上電極層之后還包括在惰性氣體的保護(hù)下進(jìn)行退火。
全文摘要
本申請公開了一種存儲器件、存儲器陣列及其制造方法，其中，該存儲器件包括由n型半導(dǎo)體材料組成的下電極層；位于下電極層上的阻變材料層；以及位于阻變材料層上的由金屬材料組成的上電極層。該存儲器件是自整流的可變電阻，可應(yīng)用于交差陣列存儲電路結(jié)構(gòu)，并且適于按比例尺寸縮小，從而可以提高存儲器的存儲密度。
文檔編號H01L45/00GK103137861SQ20111039397
公開日2013年6月5日 申請日期2011年12月1日 優(yōu)先權(quán)日2011年12月1日
發(fā)明者康晉鋒, 于洪宇, 高濱 申請人:北京大學(xué)