專(zhuān)利名稱(chēng)：一種硅納米線的制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路制造技術(shù)領(lǐng)域，特別涉及一種硅納米線的制備方法。
背景技術(shù)：
近年來(lái)，伴隨著人們對(duì)納米技術(shù)領(lǐng)域的不斷探索和研究，具有一維納米結(jié)構(gòu)的材料，如硅納米線，引起了越來(lái)越多的人的眼球。硅納米線具有顯著的量子效應(yīng)、超大的比表面積等特性，在MOS器件、傳感器等領(lǐng)域有著良好的應(yīng)用前景。如何用一種簡(jiǎn)單、可控、低成本的方式制備出硅納米線，成為了一項(xiàng)重要的課題。硅納米線的制備方法主要可以分為“自底向上”(bottom-up)和“自頂向下”(top-down)兩大類(lèi)。自底向上的方法主要是依靠納米技術(shù)，利用催化劑催化生長(zhǎng)納米線。該方法雖然可以一次性大批量生產(chǎn)出硅納米線，但是很難實(shí)現(xiàn)納米線的定位生長(zhǎng)，并且和傳統(tǒng)的自頂向下的CMOS集成電路加工工藝方式有著本質(zhì)的區(qū)別，兼容性可能會(huì)成為阻礙其應(yīng)用的一塊絆腳石。而隨著半導(dǎo)體工藝技術(shù)水平的不斷進(jìn)步，依靠薄膜制備、光刻與刻蝕等技術(shù)制備硅納米線的自頂向下的方法越來(lái)越成熟。目前已有多個(gè)研究小組報(bào)導(dǎo)了他們制備硅納米線的方法?；隗w硅襯底，田豫小組通過(guò)電子束曝光定義硅納米線寬度，采用干法和濕法刻蝕硅襯底，得到了懸空的硅納米線，并進(jìn)一步制備出了晶體管(Yu Tian et al.，New Self-Aligned Silicon Nanowire Transistors on Bulk Substrate Fabricated by Epi-Free Compatible CMOS Technology Process Integration, Experimental Characterization of Carrier Transport and Low Frequency Noise,IEEE International Electron Devices Meeting, 2007)。Sung Dae Suk等人在體硅襯底上外延SiGe/Si，并腐蝕SiGe犧牲層釋放懸空納米線(Sung Dae Suk et al. , High Performance 5nm Radius Twin Silicon Nanowire MOSFET (TSNWFET) -Fabrication on Bulk Si Wafer, Characteristics,and Reliability, IEEE International Electron Devices Meeting，2005)。然而，基于體硅襯底形成懸空納米線的工藝比較復(fù)雜，需要使用效率很低的電子束曝光結(jié)合干法和濕法刻蝕，或者外延鍺硅犧牲層等工藝技術(shù)，難度大且步驟多。相比之下，基于SOI襯底的制備硅納米線的工藝則要簡(jiǎn)單得多。N. Singh小組采用交替式移相掩模光刻(alternating phase shift mask lithography)、裁剪技術(shù)和干法刻蝕得到了長(zhǎng)度不同、寬度在40nm至50nm之間的硅納米線條，完成后續(xù)工藝后得到了硅納米線圍柵器件(N.Singh et al.，Ultra-Narrow Silicon Nanowire Gate-Ail-Around CMOS Devices Impact of Diameter, ChanneI-Orientation and Low Temperature on Device Performance, IEEE International Electron Devices Meeting，2006)，但是這禾中方法對(duì)光刻步驟的要求仍然很高。另外，也可以利用TMAH溶液在硅的不同晶面的高腐蝕選擇比在 SOI襯底上加工制備硅納米線，然而該方法限定了襯底的晶向，存在一定的局限性(中國(guó)專(zhuān)利，授權(quán)公告號(hào):CN1215530C)。
本發(fā)明的目的在于提供一種硅納米線的制備方法，以解決現(xiàn)有的硅納米線的制備方法中工藝要求較高，特別是光刻工藝要求高的問(wèn)題。為解決上述技術(shù)問(wèn)題，本發(fā)明提供一種硅納米線的制備方法，包括提供SOI襯底，所述SOI襯底包括底硅襯底、位于所述底硅襯底上的埋氧化層以及位于所述埋氧化層上的頂硅膜；在所述頂硅膜上形成氮化硅層；利用第一掩模板光刻定義有源區(qū)，刻蝕去除所述有源區(qū)以外的氮化硅層；以所述有源區(qū)的氮化硅層為掩模，刻蝕去除所述有源區(qū)以外的頂硅膜，同時(shí)，使得所述有源區(qū)的頂硅膜的側(cè)壁呈斜坡?tīng)?；?duì)所述有源區(qū)的頂硅膜進(jìn)行氧化工藝，在所述有源區(qū)的頂硅膜的側(cè)壁形成側(cè)壁氧化層；刻蝕去除所述有源區(qū)的氮化硅層；利用第二掩模板光刻定義硅納米線支撐區(qū)域，在所述側(cè)壁氧化層的保護(hù)下，刻蝕所述有源區(qū)的頂硅膜，形成截面為三角形的硅納米線；刻蝕去除所述側(cè)壁氧化層及部分所述埋氧化層，使得所述硅納米線懸空?？蛇x的，在所述的硅納米線的制備方法中，所述第一掩模板的圖形包括“工”字型。可選的，在所述的硅納米線的制備方法中，所述第一掩模板的圖形包括多個(gè)順次連接的“工”字型?？蛇x的，在所述的硅納米線的制備方法中，所述第二掩模板的圖形包括“一”字型。可選的，在所述的硅納米線的制備方法中，所述頂硅膜的厚度為30nm 50nm。可選的，在所述的硅納米線的制備方法中，所述氮化硅層的厚度為25nm 50nm。可選的，在所述的硅納米線的制備方法中，所述斜坡的內(nèi)角為70度 80度?？蛇x的，在所述的硅納米線的制備方法中，所述側(cè)壁氧化層的厚度為IOnm 15nm?？蛇x的，在所述的硅納米線的制備方法中，刻蝕去除的埋氧化層的厚度為50nm IOOnm0可選的，在所述的硅納米線的制備方法中，刻蝕去除所述有源區(qū)以外的氮化硅層、 刻蝕去除所述有源區(qū)以外的頂硅膜及刻蝕所述有源區(qū)的頂硅膜的工藝均為干法刻蝕工藝?？蛇x的，在所述的硅納米線的制備方法中，采用熱濃磷酸刻蝕去除所述有源區(qū)的
氮化硅層。可選的，在所述的硅納米線的制備方法中，采用各向同性的緩沖氫氟酸溶液濕法刻蝕去除所述側(cè)壁氧化層及部分所述埋氧化層。和現(xiàn)有的其他技術(shù)方法相比，本發(fā)明提供的一種硅納米線的制備方法，具有如下有益效果(1)采用自頂向下的與傳統(tǒng)CMOS集成電路加工工藝相兼容的方法制備硅納米線， 便于生產(chǎn)，奠定了其在MOS器件領(lǐng)域的應(yīng)用前景；(2)通過(guò)兩次普通的光刻、刻蝕工藝的方式定義硅納米線的尺寸，無(wú)需電子束直寫(xiě)或浸沒(méi)式光刻等昂貴的小尺寸細(xì)線條光刻方法，并且對(duì)襯底的晶向沒(méi)有要求。從而工藝制備方法簡(jiǎn)單、可控，生產(chǎn)成本低廉。此外，利用本發(fā)明制備的硅納米線，可以進(jìn)一步制備出納米線傳感器或硅納米線圍柵器件等等，并可批量生產(chǎn)，有著廣泛的應(yīng)用前景。


圖1是本發(fā)明實(shí)施例的硅納米線的制備方法的框流程示意圖；圖加是本發(fā)明實(shí)施例一的硅納米線的制備方法中使用的第一掩模板的俯視示意圖；圖2b是本發(fā)明實(shí)施例一的硅納米線的制備方法中使用的第二掩模板的俯視示意圖；圖2c是本發(fā)明實(shí)施例一的硅納米線的制備方法中使用第二掩模板時(shí)與第一掩模板的套準(zhǔn)示意圖；圖3a 池是本發(fā)明實(shí)施例一的硅納米線的制備方法沿圖2c中AA’所示方向的剖面流程示意圖；圖4是本發(fā)明實(shí)施例一的硅納米線的制備方法沿圖2c中BB’所示方向的剖面示意圖；圖fe是本發(fā)明實(shí)施例二的硅納米線的制備方法中使用的第一掩模板的俯視示意圖；圖恥是本發(fā)明實(shí)施例二的硅納米線的制備方法中使用的第二掩模板的俯視示意圖；圖5c是本發(fā)明實(shí)施例二的硅納米線的制備方法中使用第二掩模板時(shí)與第一掩模板的套準(zhǔn)示意圖；圖6是本發(fā)明實(shí)施例二的硅納米線的制備方法沿圖5c中AA’所示方向的剖面示意圖。
具體實(shí)施例方式以下結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明提供的硅納米線的制備方法作進(jìn)一步詳細(xì)說(shuō)明。根據(jù)下面說(shuō)明和權(quán)利要求書(shū)，本發(fā)明的優(yōu)點(diǎn)和特征將更清楚。需說(shuō)明的是，附圖均采用非常簡(jiǎn)化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說(shuō)明本發(fā)明實(shí)施例的目的。請(qǐng)參考圖1，其為本發(fā)明實(shí)施例的硅納米線的制備方法的框流程示意圖。如圖1所示，所述硅納米線的制備方法包括如下步驟S10:提供SOI襯底，所述SOI襯底包括底硅襯底、位于所述底硅襯底上的埋氧化層以及位于所述埋氧化層上的頂硅膜；Sll 在所述頂硅膜上形成氮化硅層；S12 利用第一掩模板光刻定義有源區(qū)，刻蝕去除所述有源區(qū)以外的氮化硅層；S13 以所述有源區(qū)的氮化硅層為掩模，刻蝕去除所述有源區(qū)以外的頂硅膜，同時(shí)， 使得所述有源區(qū)的頂硅膜的側(cè)壁呈斜坡?tīng)睿籗14:對(duì)所述有源區(qū)的頂硅膜進(jìn)行氧化工藝，在所述有源區(qū)的頂硅膜的側(cè)壁形成側(cè)壁氧化層；S15 刻蝕去除所述有源區(qū)的氮化硅層；S16:利用第二掩模板光刻定義硅納米線支撐區(qū)域，在所述側(cè)壁氧化層的保護(hù)下， 刻蝕所述有源區(qū)的頂硅膜，形成截面為三角形的硅納米線；S17 刻蝕去除所述側(cè)壁氧化層及部分所述埋氧化層，使得所述硅納米線懸空。和現(xiàn)有的其他技術(shù)方法相比，本發(fā)明提供的一種硅納米線的制備方法，具有如下有益效果(1)采用自頂向下的與傳統(tǒng)CMOS集成電路加工工藝相兼容的方法制備硅納米線， 便于生產(chǎn)，奠定了其在MOS器件領(lǐng)域的應(yīng)用前景；(2)通過(guò)兩次普通的光刻、刻蝕工藝的方式定義硅納米線的尺寸，無(wú)需電子束直寫(xiě)或浸沒(méi)式光刻等昂貴的小尺寸細(xì)線條光刻方法，并且對(duì)襯底的晶向沒(méi)有要求。從而工藝制備方法簡(jiǎn)單、可控，生產(chǎn)成本低廉。此外，利用本發(fā)明制備的硅納米線，可以進(jìn)一步制備出納米線傳感器或硅納米線圍柵器件等等，并可批量生產(chǎn)，有著廣泛的應(yīng)用前景。實(shí)施例一請(qǐng)參考圖加 2c、圖3a 池及圖4，其中，圖加是本發(fā)明實(shí)施例一的硅納米線的制備方法中使用的第一掩模板的俯視示意圖；圖2b是本發(fā)明實(shí)施例一的硅納米線的制備方法中使用的第二掩模板的俯視示意圖；圖2c是本發(fā)明實(shí)施例一的硅納米線的制備方法中使用第二掩模板時(shí)與第一掩模板的套準(zhǔn)示意圖；圖3a 池是本發(fā)明實(shí)施例一的硅納米線的制備方法沿圖2c中AA’所示方向的剖面流程示意圖；圖4是本發(fā)明實(shí)施例一的硅納米線的制備方法沿圖2c中BB’所示方向的剖面示意圖。首先，如圖3a所示，提供SOI襯底30，所述SOI襯底30包括底硅襯底301、位于所述底硅襯底301上的埋氧化層302以及位于所述埋氧化層302上的頂硅膜303。在本實(shí)施例中，所述底硅襯底301及頂硅膜303為單晶硅材料。所述頂硅膜303的初始厚度可以為 150nm 250nm，根據(jù)需要制成的硅納米線的厚度，對(duì)頂硅膜進(jìn)行減薄處理，使得其厚度符合設(shè)計(jì)的硅納米線的厚度，例如為30nm 50nm。所述埋氧化層302的厚度可以為150nm 250nmo接著，如圖北所示，在所述頂硅膜303上形成氮化硅層31。在本實(shí)施例中，采用低壓化學(xué)氣相沉積(Low Pressure Chemical Vapor Deposition, LPCVD)的方法形成所述氮化硅層31。所述氮化硅層31的厚度為25nm 50nm，優(yōu)選的，所述氮化硅層31的厚度為 30nmo然后，如圖3c所示，利用第一掩模板光刻定義有源區(qū)，刻蝕去除所述有源區(qū)以外的氮化硅層，保留有源區(qū)的氮化硅層31’。具體的，如圖加所示，所述第一掩模板20的圖形包括“工”字型。當(dāng)所述氮化硅層31上使用的光刻膠(圖中未示出)為正性光刻膠時(shí)， 所述“工”字型部分為非透光區(qū)；當(dāng)所述氮化硅層31上使用的光刻膠為負(fù)性光刻膠時(shí)，所述 “工”字型部分為透光區(qū)。通過(guò)第一掩模板20進(jìn)行光刻及后續(xù)的對(duì)氮化硅層31的刻蝕工藝之后，將留下“工”字型的有源區(qū)的氮化硅層31’。在本實(shí)施例中，采用各向異性反應(yīng)離子刻蝕(Reactive Ion Etching，RIE)的方法刻蝕所述氧化硅層31。如圖3d所示，以所述有源區(qū)的氮化硅層31’為掩模，刻蝕去除所述有源區(qū)以外的頂硅膜，同時(shí)，使得所述有源區(qū)的頂硅膜303’的側(cè)壁303’ a、303’ b呈斜坡?tīng)?。?yōu)選的，所述斜坡的內(nèi)角Al、A2為70度 80度。在本實(shí)施例中，通過(guò)干法刻蝕工藝刻蝕去除所述有源區(qū)以外的頂硅膜。接著，如圖!Be所示，對(duì)所述有源區(qū)的頂硅膜303’進(jìn)行氧化工藝，在所述有源區(qū)的頂硅膜303’的側(cè)壁形成側(cè)壁氧化層32。優(yōu)選的，采用干氧氧化所述頂硅膜303’的側(cè)壁，形成厚度為IOnm 15nm的側(cè)壁氧化層32。如圖3f所示，刻蝕去除所述有源區(qū)的氮化硅層31’。優(yōu)選的，采用濃磷酸加熱的方法刻蝕去除所述有源區(qū)的氮化硅層31’，所述濃磷酸指百分比濃度大于60%的磷酸。由于熱濃磷酸對(duì)氮化硅的腐蝕速率相對(duì)于硅(即頂硅膜)或者氧化硅(即側(cè)壁氧化層)的選擇比很高，從而在去除所述有源區(qū)的氮化硅層31’的同時(shí)，幾乎對(duì)所述側(cè)壁氧化層32及有源區(qū)的頂硅膜303’沒(méi)有影響。如圖3g所示，利用第二掩模板光刻定義硅納米線支撐區(qū)域，在所述側(cè)壁氧化層32 的保護(hù)下，刻蝕所述有源區(qū)的頂硅膜303’，形成截面為三角形的硅納米線33。具體的，如圖 2b所示，所述第二掩模板21的圖形包括“一”字型。進(jìn)一步的，請(qǐng)參考圖2c，所述第二掩模板的“一”字型位于所述第一掩模板的“工”字型的中間位置。在此，所述第二掩模板與第一掩模板的套準(zhǔn)精度只需要常規(guī)的套準(zhǔn)精度即可，即本發(fā)明中對(duì)于兩塊掩模板的套準(zhǔn)精度并沒(méi)有特殊的高要求。在此，當(dāng)所述有源區(qū)的頂硅膜303’上使用的光刻膠(圖中未示出)為正性光刻膠時(shí)，所述“一”字型部分為透光區(qū)；當(dāng)所述有源區(qū)的頂硅膜303’上使用的光刻膠 (圖中未示出)為負(fù)性光刻膠時(shí)，所述“一”字型部分為非透光區(qū)。通過(guò)第二掩模板21進(jìn)行光刻及后續(xù)在側(cè)壁氧化層32的保護(hù)下，對(duì)有源區(qū)的頂硅膜303’進(jìn)行干法工藝之后，將留下硅納米線33，所述硅納米線33的側(cè)壁均為斜坡?tīng)?，其截面為等腰三角形狀。所述硅納米線 33的高度即為頂硅膜303的厚度，在此為30nm 50nm，所述硅納米線33的寬度是通過(guò)側(cè)壁氧化層32的保護(hù)而留下的部分頂硅膜，其寬度IOnm 30nm，而所述硅納米線33的長(zhǎng)度可根據(jù)所述“一”字型掩模圖形的寬度確定，在此為IOOnm lOOOnm。如圖池所示，刻蝕去除所述側(cè)壁氧化層32及部分所述埋氧化層，使得所述硅納米線33懸空。在此，可同時(shí)參考圖4，具體的，所述硅納米線33懸空，其通過(guò)前述步驟所形成的硅納米線支撐區(qū)域34支撐。在本實(shí)施例中，采用各向同性的緩沖氫氟酸溶液濕法刻蝕去除所述側(cè)壁氧化層32及部分所述埋氧化層，所述緩沖氫氟酸指氟化氫與氟化銨的混合溶液。優(yōu)選的，刻蝕去除的所述埋氧化層的厚度為50nm lOOnm。通過(guò)上述工藝步驟，便得到了懸空的硅納米線33，同時(shí)，所述硅納米線支撐區(qū)域 34 一方面可起到支撐硅納米線33的作用，另一方面，可用作硅納米線33兩端的電極引出區(qū)，例如可作為硅納米線傳感器的電極引出端，或者作為硅納米線圍柵器件的源極和漏極。實(shí)施例二請(qǐng)參考圖如 5(及圖6，其中，圖如是本發(fā)明實(shí)施例二的硅納米線的制備方法中使用的第一掩模板的俯視示意圖；圖恥是本發(fā)明實(shí)施例二的硅納米線的制備方法中使用的第二掩模板的俯視示意圖；圖5c是本發(fā)明實(shí)施例二的硅納米線的制備方法中使用第二掩模板時(shí)與第一掩模板的套準(zhǔn)示意圖；圖6是本發(fā)明實(shí)施例二的硅納米線的制備方法沿圖 5c中AA’所示方向的剖面示意圖。本實(shí)施例與實(shí)施例一的差別在于，所使用的第一掩模板40 (如圖fe所示)的圖形包括多個(gè)順次連接的“工”字型。而所使用的第二掩模板41 (如圖5c所示)與實(shí)施例一的第二掩模板21相同，均包括“一”字型。通過(guò)本實(shí)施例所使用的第一掩模板40，可最終形成多于兩條的硅納米線53，從而提高了產(chǎn)量，降低了生產(chǎn)成本。上述描述僅是對(duì)本發(fā)明較佳實(shí)施例的描述，并非對(duì)本發(fā)明范圍的任何限定，本發(fā)明領(lǐng)域的普通技術(shù)人員根據(jù)上述揭示內(nèi)容做的任何變更、修飾，均屬于權(quán)利要求書(shū)的保護(hù)范圍。
權(quán)利要求
1.一種硅納米線的制備方法，其特征在于，包括提供SOI襯底，所述SOI襯底包括底硅襯底、位于所述底硅襯底上的埋氧化層以及位于所述埋氧化層上的頂硅膜；在所述頂硅膜上形成氮化硅層；利用第一掩模板光刻定義有源區(qū)，刻蝕去除所述有源區(qū)以外的氮化硅層； 以所述有源區(qū)的氮化硅層為掩模，刻蝕去除所述有源區(qū)以外的頂硅膜，同時(shí)，使得所述有源區(qū)的頂硅膜的側(cè)壁呈斜坡?tīng)?；?duì)所述有源區(qū)的頂硅膜進(jìn)行氧化工藝，在所述有源區(qū)的頂硅膜的側(cè)壁形成側(cè)壁氧化層；刻蝕去除所述有源區(qū)的氮化硅層；利用第二掩模板光刻定義硅納米線支撐區(qū)域，在所述側(cè)壁氧化層的保護(hù)下，刻蝕所述有源區(qū)的頂硅膜，形成截面為三角形的硅納米線；刻蝕去除所述側(cè)壁氧化層及部分所述埋氧化層，使得所述硅納米線懸空。
2.如權(quán)利要求1所述的硅納米線的制備方法，其特征在于，所述第一掩模板的圖形包括“工”字型。
3.如權(quán)利要求1所述的硅納米線的制備方法，其特征在于，所述第一掩模板的圖形包括多個(gè)順次連接的“工”字型。
4.如權(quán)利要求1所述的硅納米線的制備方法，其特征在于，所述第二掩模板的圖形包括“一”字型。
5.如權(quán)利要求1所述的硅納米線的制備方法，其特征在于，所述頂硅膜的厚度為 30nm 50nmo
6.如權(quán)利要求1所述的硅納米線的制備方法，其特征在于，所述氮化硅層的厚度為 25nm 50nmo
7.如權(quán)利要求1所述的硅納米線的制備方法，其特征在于，所述斜坡的內(nèi)角為70度 80度。
8.如權(quán)利要求1所述的硅納米線的制備方法，其特征在于，所述側(cè)壁氧化層的厚度為 IOnm 15nm。
9.如權(quán)利要求1所述的硅納米線的制備方法，其特征在于，刻蝕去除的埋氧化層的厚度為 50nm IOOnm0
10.如權(quán)利要求1至9中的任一項(xiàng)所述的硅納米線的制備方法，其特征在于，刻蝕去除所述有源區(qū)以外的氮化硅層、刻蝕去除所述有源區(qū)以外的頂硅膜及刻蝕所述有源區(qū)的頂硅膜的工藝均為干法刻蝕工藝。
11.如權(quán)利要求1至9中的任一項(xiàng)所述的硅納米線的制備方法，其特征在于，采用熱濃磷酸刻蝕去除所述有源區(qū)的氮化硅層。
12.如權(quán)利要求1至9中的任一項(xiàng)所述的硅納米線的制備方法，其特征在于，采用各向同性的緩沖氫氟酸溶液濕法刻蝕去除所述側(cè)壁氧化層及部分所述埋氧化層。
全文摘要
本發(fā)明提供一種硅納米線的制備方法，包括提供SOI襯底，所述SOI襯底包括底硅襯底、位于底硅襯底上的埋氧化層以及位于埋氧化層上的頂硅膜；在頂硅膜上形成氮化硅層；利用第一掩模板光刻定義有源區(qū)，刻蝕去除有源區(qū)以外的氮化硅層；以有源區(qū)的氮化硅層為掩模，刻蝕去除有源區(qū)以外的頂硅膜，同時(shí)，使得有源區(qū)的頂硅膜的側(cè)壁呈斜坡?tīng)?；?duì)有源區(qū)的頂硅膜進(jìn)行氧化工藝，在有源區(qū)的頂硅膜的側(cè)壁形成側(cè)壁氧化層；刻蝕去除有源區(qū)的氮化硅層；利用第二掩模板光刻定義硅納米線支撐區(qū)域，在側(cè)壁氧化層的保護(hù)下，刻蝕有源區(qū)的頂硅膜，形成截面為三角形的硅納米線；刻蝕去除側(cè)壁氧化層及部分埋氧化層，使得硅納米線懸空。該工藝制備方法簡(jiǎn)單、可控，生產(chǎn)成本低廉。
文檔編號(hào)H01L21/02GK102427023SQ20111040164
公開(kāi)日2012年4月25日 申請(qǐng)日期2011年12月6日 優(yōu)先權(quán)日2011年12月6日
發(fā)明者王全, 范春暉 申請(qǐng)人:上海集成電路研發(fā)中心有限公司