解決晶體管的IdVg曲線雙峰現(xiàn)象的方法
【專利摘要】本發(fā)明公開了一種解決晶體管的IdVg曲線雙峰現(xiàn)象的方法，包括步驟：1）在硅襯底上依次生長柵氧化層和多晶硅層；2）進(jìn)行阱注入；3）進(jìn)行多晶硅注入；4）進(jìn)行晶體管制造的后續(xù)步驟，包括：多晶硅刻蝕、輕摻雜漏注入、源漏注入、源漏退火。本發(fā)明與傳統(tǒng)晶體管制造方法相比，阱注入經(jīng)歷了更少的熱過程，特別是生長柵氧化層的熱過程，減少了硼從硅里面往氧化硅里面擴(kuò)散，使得阱里面的雜質(zhì)濃度更加均勻。因此，可解決晶體管特別是NMOS的IdVg曲線的雙峰現(xiàn)象；同時，阱注入和多晶硅注入可以通過一次光刻進(jìn)行，省略了工藝步驟，節(jié)約了成本。
【專利說明】解決晶體管的IdVg曲線雙峰現(xiàn)象的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體領(lǐng)域中的IdVg曲線的雙峰現(xiàn)象改善方法，特別是涉及一種解決晶體管的IdVg曲線雙峰現(xiàn)象的方法。
【背景技術(shù)】
[0002]在某些特定的CMOS (互補金屬氧化物半導(dǎo)體)制造工藝中，多晶硅上需要淀積氮化硅，而在SRAM工藝中，柵氧化層上面需要有金屬連線，所以在此工藝流程中，與常規(guī)的CMOS制造工藝不同的是，在多晶硅淀積的后，需要先淀積一層硅化鎢，再淀積一層氮化硅。所以在后續(xù)的源漏注入的時候，很難注入到多晶硅里面去，注入能量小的話不能穿通硅化鎢和氮化硅，注入能量大的話，源漏的結(jié)深太深，源漏區(qū)域的橫向擴(kuò)散容易導(dǎo)致晶體管穿通。如果在poly淀積完后直接進(jìn)行多晶硅摻雜注入的話，特別對于深亞微米器件來講，柵氧化層很薄，由于后續(xù)有很多熱過程，包括:多晶硅再氧化、側(cè)墻形成的熱過程、輕摻雜漏氧化、源漏熱氧化等，容易使多晶硅中的硼穿過柵氧化層擴(kuò)散到晶體管溝道里面去，引起晶體管性能的不穩(wěn)定。
[0003]在CMOS制造工藝中，晶體管的IdVg曲線會出現(xiàn)雙峰現(xiàn)象，特別對于NMOS (N型金屬氧化物半導(dǎo)體)，更加明顯，其原因主要是有兩點:
[0004]一是由于雜質(zhì)在硅和二氧化硅中的固溶度差引起的。器件在阱注入及Vt注入后，經(jīng)歷生長柵氧化層的熱過程，由于這個熱過程的熱預(yù)算較多，此過程中，在器件的溝道的寬度方向，硅和二氧化硅的交界處，由于雜質(zhì)在硅和二氧化硅里面的固溶度不一樣，會使得雜質(zhì)硼從硅里面往二氧化硅里面擴(kuò)散，從而導(dǎo)致溝道寬度方向的阱里面的濃度降低。所以從晶體管的寬度方向來看，在有源區(qū)邊緣相當(dāng)于有兩個寄生的晶體管，而這兩個晶體管的閾值電壓比本身的晶體管低。表現(xiàn)在器件的IdVg曲線上面，就出現(xiàn)了雙峰的現(xiàn)象，有晶體管提前開啟了。
[0005]如圖1所示，從晶體管寬度方向來看，一個由多個晶體管并聯(lián)而成。在常規(guī)的工藝流程下，晶體管寬度方向的雜質(zhì)分布如圖2所示，靠近淺溝槽隔離區(qū)域的硼濃度比柵中間部分低，從而導(dǎo)致寄生的晶體管提前開啟，IdVg曲線出現(xiàn)雙峰的現(xiàn)象。
[0006]二是由于淺溝槽隔離的相關(guān)工藝引起的，會導(dǎo)致器件寬度方向，有源區(qū)和前溝槽隔離交界處，器件的柵氧化層厚度比柵中間的柵氧化層厚度低。從而也相當(dāng)于寬度方向的兩個寄生晶體管的閾值電壓比本身的晶體管低，表現(xiàn)在器件的IdVg曲線上面，就出現(xiàn)了雙峰的現(xiàn)象，有晶體管提前開啟了。
[0007]由此，需解決晶體管的IdVg曲線的雙峰現(xiàn)象。

【發(fā)明內(nèi)容】

[0008]本發(fā)明要解決的技術(shù)問題是提供一種解決晶體管的IdVg曲線雙峰現(xiàn)象的方法。通過該方法，可解決由于雜質(zhì)在硅和二氧化硅中的固溶度差引起的IdVg曲線出現(xiàn)的雙峰現(xiàn)象。[0009]為解決上述技術(shù)問題，本發(fā)明的解決晶體管的IdVg曲線雙峰現(xiàn)象的方法，包括步驟:
[0010]I)在硅襯底上依次生長柵氧化層和多晶硅層；
[0011]2)進(jìn)行阱注入；
[0012]3)進(jìn)行多晶硅注入；
[0013]4)進(jìn)行晶體管制造的后續(xù)步驟，包括:多晶硅刻蝕、輕摻雜漏注入、源漏注入、源漏退火。
[0014]所述晶體管，包括:NM0S晶體管、PMOS晶體管。
[0015]所述步驟2)中，當(dāng)晶體管是NMOS晶體管時，進(jìn)行硼離子注入，其中，硼離子注入能量范圍為15Kev?2000KeV，劑量范圍為I X IO11CnT2?IXlO1W20
[0016]所述步驟3)中，當(dāng)晶體管是NMOS晶體管時，進(jìn)行磷離子注入，其中，磷離子注入能量范圍為IKev?50KeV，劑量范圍為I X IO14CnT2?5 X IO15CnT2 ;該步驟3)的注入能和步驟
2)的阱注入通過同一塊光刻版進(jìn)行。
[0017]本發(fā)明與傳統(tǒng)晶體管制造方法相比，阱注入經(jīng)歷了更少的熱過程，特別是生長柵氧化層的熱過程，減少了硼從硅里面往氧化硅里面擴(kuò)散，使得阱里面的雜質(zhì)濃度更加均勻。因此，可解決晶體管特別是NMOS的IdVg曲線的雙峰現(xiàn)象；同時，阱注入和多晶硅注入可以通過一次光刻進(jìn)行，省略了工藝步驟，節(jié)約了成本。
【專利附圖】

【附圖說明】
[0018]下面結(jié)合附圖與【具體實施方式】對本發(fā)明作進(jìn)一步詳細(xì)的說明:
[0019]圖1是本發(fā)明所要改善的晶體管的版圖結(jié)構(gòu)示意圖；
[0020]圖2是常規(guī)制造方法形成的晶體管寬度方向雜質(zhì)分布示意圖；
[0021 ]圖3是本發(fā)明的流程圖；
[0022]圖4是本發(fā)明的生長柵氧化層與多晶硅后的晶體管剖面圖；
[0023]圖5是本發(fā)明的阱注入后的晶體管剖面圖；
[0024]圖6是本發(fā)明的多晶硅注入后的晶體管剖面圖；
[0025]圖7是本發(fā)明的晶體管完成后的剖面圖；
[0026]圖8是傳統(tǒng)工藝下晶體管的IdVg曲線圖；
[0027]圖9是本發(fā)明實施后晶體管的IdVg曲線圖。
【具體實施方式】
[0028]本發(fā)明的解決晶體管的IdVg曲線雙峰現(xiàn)象的方法，如圖3所示，包括步驟:
[0029]I)按常規(guī)工藝，在硅襯底上依次生長柵氧化層和多晶硅層，如圖4所示；
[0030]2)進(jìn)行阱注入，如圖5所示；
[0031]其中，對于NMOS晶體管時，進(jìn)行硼離子注入，其中，硼離子注入能量范圍為15Kev ?2000KeV，劑量范圍為 I X IO11CnT2 ?IXIOiW20
[0032]3)進(jìn)行多晶硅注入，如圖6所示；
[0033]其中，對于NMOS晶體管時，進(jìn)行磷離子注入，注入能量范圍為IKev?50KeV，劑量范圍為 IXlO14Cnr2 ?5 X IO15CnT2 ；[0034]該步驟3)的注入可以和步驟2)的阱注入通過同一塊光刻版進(jìn)行。
[0035]4)按常規(guī)工藝，進(jìn)行晶體管制造的后續(xù)步驟，包括:多晶硅刻蝕、輕摻雜漏注入、源漏注入、源漏退火，結(jié)果如圖7所示。
[0036]按照上述方法實施后的NMOS晶體管的IdVg曲線，與傳統(tǒng)工藝實施的NMOS晶體管相比較，結(jié)果如圖8-9所示，傳統(tǒng)工藝下晶體管的IdVg曲線有雙峰，本發(fā)明實施后，NMOS晶體管的IdVg曲線恢復(fù)正常，雙峰現(xiàn)象消失。
[0037]本發(fā)明通過改變阱注入和柵氧化的順序的方法，解決了由于硅和二氧化硅固溶度差導(dǎo)致的晶體管的IdVg曲線出現(xiàn)雙峰的現(xiàn)象，尤其是解決了 NMOS晶體管的IdVg曲線的雙峰現(xiàn)象。
【權(quán)利要求】
1.一種解決晶體管的IdVg曲線雙峰現(xiàn)象的方法，其特征在于，包括步驟: 1)在硅襯底上依次生長柵氧化層和多晶硅層； 2)進(jìn)行阱注入； 3)進(jìn)行多晶硅注入； 4)進(jìn)行晶體管制造的后續(xù)步驟，包括:多晶硅刻蝕、輕摻雜漏注入、源漏注入、源漏退火。
2.如權(quán)利要求1所述的方法，其特征在于:所述晶體管包括:NMOS晶體管、PMOS晶體管。
3.如權(quán)利要求1所述的方法，其特征在于:所述步驟2)中，當(dāng)晶體管是NMOS晶體管時，進(jìn)行硼離子注入，其中，硼離子注入能量范圍為15Kev?2000KeV，劑量范圍為I X IO11CnT2 ?I X 1014cm_2。
4.如權(quán)利要求1所述的方法，其特征在于:所述步驟3)中，當(dāng)晶體管是NMOS晶體管時，進(jìn)行磷離子注入，其中，磷離子注入能量范圍為IKev?50KeV，劑量范圍為I X 1014cm_2?5 X IO15Cm 2O
5.如權(quán)利要求1所述的方法，其特征在于:所述步驟3)的注入，能和步驟2)的阱注入通過同一塊光刻版進(jìn)行。
【文檔編號】H01L21/336GK103456636SQ201210183016
【公開日】2013年12月18日 申請日期:2012年6月5日 優(yōu)先權(quán)日:2012年6月5日
【發(fā)明者】石晶, 胡君, 羅嘯, 劉冬華, 錢文生 申請人:上海華虹Nec電子有限公司