專利名稱：半導(dǎo)體器件和形成功率mosfet的方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及電子電路和半導(dǎo)體器件，并且更具體地涉及一種半導(dǎo)體器件和形成功率MOSFET的方法，該功率MOSFET具有形成于緊密排列晶體管上方的硅化物層和互連結(jié)構(gòu)，并且進(jìn)一步包括低廓形凸塊。
背景技術(shù)：
常常在現(xiàn)代電子產(chǎn)品中發(fā)現(xiàn)半導(dǎo)體器件。半導(dǎo)體器件在電組件的數(shù)目和密度方面變化。分立的半導(dǎo)體器件一般包含一種類型的電組件，例如發(fā)光二極管(LED)、小信號(hào)晶體管、電阻器、電容器、電感器、功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)。集成半導(dǎo)體器件典型地包含幾百個(gè)到數(shù)以百萬(wàn)的電組件。集成半導(dǎo)體器件的示例包括微控制器、微處理 器、電荷耦合器件(CCD)、太陽(yáng)能電池以及數(shù)字微鏡器件(DMD)。半導(dǎo)體器件執(zhí)行各種的功能，諸如信號(hào)處理、高速計(jì)算、發(fā)射和接收電磁信號(hào)、控制電子器件、將太陽(yáng)光轉(zhuǎn)變?yōu)殡娏σ约爱a(chǎn)生用于電視顯示的視覺投影。在娛樂、通信、功率轉(zhuǎn)換、網(wǎng)絡(luò)、計(jì)算機(jī)以及消費(fèi)產(chǎn)品的領(lǐng)域中發(fā)現(xiàn)半導(dǎo)體器件。還在軍事應(yīng)用、航空、汽車、工業(yè)控制器和辦公設(shè)備中發(fā)現(xiàn)半導(dǎo)體器件。半導(dǎo)體器件利用半導(dǎo)體材料的電屬性。半導(dǎo)體材料的原子結(jié)構(gòu)允許通過施加電場(chǎng)或基電流(base current)或通過摻雜工藝而操縱其導(dǎo)電性。摻雜向半導(dǎo)體材料引入雜質(zhì)以操縱和控制半導(dǎo)體器件的導(dǎo)電性。半導(dǎo)體器件包含有源和無(wú)源電結(jié)構(gòu)。包括雙極和場(chǎng)效應(yīng)晶體管的有源結(jié)構(gòu)控制電流的流動(dòng)。通過改變摻雜水平和施加電場(chǎng)或基電流，晶體管要么促進(jìn)要么限制電流的流動(dòng)。包括電阻器、電容器和電感器的無(wú)源結(jié)構(gòu)創(chuàng)建為執(zhí)行各種電功能所必須的電壓和電流之間的關(guān)系。無(wú)源和有源結(jié)構(gòu)電連接以形成電路，這使得半導(dǎo)體器件能夠執(zhí)行高速計(jì)算和其它有用功能。半導(dǎo)體器件一般使用兩個(gè)復(fù)雜的制造工藝來制造，即，前端制造和和后端制造，每一個(gè)可能涉及成百個(gè)步驟。前端制造涉及在半導(dǎo)體晶片的表面上形成多個(gè)管芯。每個(gè)管芯典型地是相同的且包含通過電連接有源和無(wú)源組件而形成的電路。后端制造涉及從完成的晶片分割(Singulate)各個(gè)管芯且封裝管芯以提供結(jié)構(gòu)支撐和環(huán)境隔離。半導(dǎo)體制造的一個(gè)目的是生產(chǎn)較小的半導(dǎo)體器件。較小的器件典型地消耗較少的功率，以較低電壓工作，具有較高的性能且可以更高效地生產(chǎn)。另外，較小的半導(dǎo)體器件具有較小的占位面積，這對(duì)于較小的終端產(chǎn)品而言是希望的。較小的管芯尺寸可以通過前端工藝中的改進(jìn)來獲得，該前端工藝中的改進(jìn)導(dǎo)致管芯具有較小、較高密度的有源和無(wú)源部件。后端工藝可以通過電互聯(lián)和封裝材料中的改進(jìn)而導(dǎo)致具有較小占位面積的半導(dǎo)體器件封裝。功率MOSFET為在諸如通信系統(tǒng)和電源的電子電路中通常使用的半導(dǎo)體器件的一個(gè)示例。在用作電開關(guān)以使能和禁止較大電流的傳導(dǎo)時(shí)，功率MOSFET是特別有用的。通過在柵電極應(yīng)用和移除觸發(fā)信號(hào)，控制功率MOSFET的接通/切斷狀態(tài)。當(dāng)接通時(shí)，MOSFET中的電流在漏和源之間流動(dòng)。當(dāng)切斷時(shí)，電流被MOSFET阻斷。功率MOSFET的微型化產(chǎn)生包括分布跨過半導(dǎo)體管芯的整個(gè)表面的小MOSFET單元或晶體管的器件。MOSFET單元包括在電互連規(guī)模形成的源和漏區(qū)域，該電互連為諸如形成于源和漏焊盤上方的凸塊或者用于后續(xù)電互連的端子。因此，多個(gè)源和漏區(qū)域經(jīng)常位于單個(gè)源或漏焊盤下方。在具有緊密排列晶體管的功率MOSFET中嚴(yán)格垂直互連的使用并不提供用于位于單個(gè)源焊盤或漏焊盤下方的晶體管的源和漏區(qū)域的連接，從而與相應(yīng)的水平偏移的源焊盤和漏焊盤連接。因此，需要計(jì)及水平偏移的互連結(jié)構(gòu)，從而將位于單個(gè)源或漏焊盤下方的源和漏區(qū)域連接到水平偏移的源和漏焊盤。另外，類似于其它半導(dǎo)體器件，功率MOSFET包括互連結(jié)構(gòu)以用于將半導(dǎo)體器件電連接到基板、電路板以及其它半導(dǎo)體器件。將半導(dǎo)體管芯與印刷電路板(PCB)或其它器件互連的一種常用技術(shù)涉及使用焊料凸塊。圖Ia示出傳統(tǒng)UBM焊料凸塊結(jié)構(gòu)10。焊料凸塊結(jié)構(gòu)10包括半導(dǎo)體管芯11，半導(dǎo)體管芯11包括有源區(qū)域14形成于其上的基底硅半導(dǎo)體晶片12。有源區(qū)域14包括模擬或數(shù)字電路，其實(shí)施為根據(jù)半導(dǎo)體管芯的電設(shè)計(jì)和功能而在半導(dǎo)體管芯11中形成并且電互連的有源器件、無(wú)源器件、導(dǎo)電層以及電介質(zhì)層。導(dǎo)電層16形 成于半導(dǎo)體管芯11的有源區(qū)域14上方，并且作為接觸焊盤工作。絕緣或鈍化層18形成于半導(dǎo)體管芯11和導(dǎo)電層16上方。部分的絕緣層18通過蝕刻工藝被移除以形成絕緣層中的開口 20，該開口露出部分的導(dǎo)電層16。在一個(gè)實(shí)施例中，開口 20寬度為270微米(μ m)。導(dǎo)電或UBM層22在開口 20內(nèi)形成于導(dǎo)電層16上方且共形地應(yīng)用到導(dǎo)電層16，并且形成于部分的絕緣層18上方。在一個(gè)實(shí)施例中，導(dǎo)電層22包括粘附層、屏障層和潤(rùn)濕層，其分別包括鋁(Al)、鎳釩(NiV)和銅(Cu)。諸如苯并環(huán)丁烯(BCB)的絕緣或鈍化層24形成于導(dǎo)電層22和絕緣層18上方。絕緣層24中的開口 26形成于部分的UBM 22上方并且露出部分的UBM 22。在一個(gè)實(shí)施例中，開口 26寬度為280 μ m。導(dǎo)電凸塊28布置在導(dǎo)電層16和22上方以及開口 20和26中，從而完成傳統(tǒng)UBM焊料凸塊結(jié)構(gòu)10。在一個(gè)實(shí)施例中，導(dǎo)電凸塊28包括預(yù)形成預(yù)定直徑30為350 μ m的焊料球，該焊料球在球滴工藝中安裝到導(dǎo)電層22。圖Ib示出半導(dǎo)體管芯11，其中來自圖Ia的傳統(tǒng)UBM焊料凸塊結(jié)構(gòu)10被封裝成為包覆成型系統(tǒng)級(jí)封裝(SiP) 32的一部分。半導(dǎo)體管芯11安裝到進(jìn)一步包括導(dǎo)電接觸36的基板或多層PCB 34。底填料38沉積在凸塊28周圍以及基板34和半導(dǎo)體管芯11的有源區(qū)域14之間，從而改善半導(dǎo)體管芯11和基板34之間的連接。凸塊28經(jīng)過多個(gè)回流以改善電和機(jī)械連接。凸塊28的多個(gè)回流包括回流凸塊28以用于將凸塊連接到半導(dǎo)體管芯11，在連接到半導(dǎo)體管芯11時(shí)回流凸塊28從而將半導(dǎo)體管芯11和凸塊28連接到基板34，在安裝SiP 32到附加基板或多層PCB時(shí)回流凸塊28，以及回流凸塊28以用于將附加組件安裝到附加基板或多層PCB或者用于附加基板或多層PCB的返工。然而，在一些情形中回流凸塊28引起焊料橋接以及凸塊28之間的電短路，由此致使半導(dǎo)體管芯11失效。當(dāng)凸塊具有精細(xì)節(jié)距時(shí)，焊料橋接以及凸塊28之間的電短路更可能發(fā)生。底填料材料38被優(yōu)化以防止凸塊28之間的底填料出現(xiàn)空洞，并且通過在回流期間使凸塊材料局域化而幫助防止焊料橋接以及電短路。然而，控制底填料材料38的放置是困難的并且會(huì)導(dǎo)致放置不均勻厚度的底填料。底填料材料38的不均勻厚度是常見的并且包括例如這樣的配置，其中在半導(dǎo)體管芯的第一側(cè)上半導(dǎo)體管芯11和基板34之間間隙的僅僅一部分被填充，而在半導(dǎo)體管芯的第二側(cè)上整個(gè)間隙被填充。不均勻分布底填料38致使半導(dǎo)體管芯11上的應(yīng)力不平衡，這會(huì)引起半導(dǎo)體管芯的破裂和失效。另外，密封劑或塑封材料40放置在半導(dǎo)體管芯11上方和周圍。密封劑40和不均勻分布底填料38的組合進(jìn)一步致使半導(dǎo)體管芯11上的應(yīng)力不平衡，這進(jìn)一步引起管芯的破裂和失效。因此，使用底填料38的SiP 32的傳統(tǒng)組件易受缺陷，所述缺陷降低SiP組件的良率和可靠性。

發(fā)明內(nèi)容
對(duì)于提供一種具有低廓形凸塊以及形成于緊密排列晶體管上方的互連結(jié)構(gòu)的功率MOSFET存在需求。因此，在一個(gè)實(shí)施例中，本發(fā)明是一種制作半導(dǎo)體器件的方法，該方法包括提供基板；在基板的第一表面上形成源區(qū)域；在基板的第一表面上相鄰源區(qū)域形成漏區(qū)域；在源區(qū)域和漏區(qū)域上方沉積硅化物層；在硅化物層上方形成第一互連層；在第一互連層上方形成第二互連層；以及形成UBM在第二互連層上方并且電連接到第二互連層。第一互連層包括連接到源區(qū)域的第一導(dǎo)板(runner)以及連接到漏區(qū)域的第二導(dǎo)板。第二互連層包括連接到第一導(dǎo)板的第三導(dǎo)板和連接到第二導(dǎo)板的第四導(dǎo)板。該方法進(jìn)一步包括步 驟將掩模布置在基板上方，掩模中的開口在UBM上方對(duì)準(zhǔn)；在開口中沉積導(dǎo)電凸塊材料；移除掩模；以及回流導(dǎo)電凸塊材料以形成凸塊。在另一實(shí)施例中，本發(fā)明是一種制作半導(dǎo)體器件的方法，該方法包括提供基板，該基板包括源區(qū)域和相鄰漏區(qū)域；在源和漏區(qū)域上方形成硅化物層；在硅化物層上方形成第一互連層。第一互連層包括連接到源區(qū)域的第一導(dǎo)板以及連接到漏區(qū)域的第二導(dǎo)板。該方法進(jìn)一步包括步驟將UBM形成在第一互連層上方并且電連接到第一互連層；在基板上方布置掩模，掩模中的開口在UBM上方對(duì)準(zhǔn)；在開口中沉積導(dǎo)電凸塊材料；移除掩模；以及回流導(dǎo)電凸塊材料以形成凸塊。在另一實(shí)施例中，本發(fā)明是一種制作半導(dǎo)體器件的方法，該方法包括提供基板；形成在基板上具有硅化物層的晶體管；將第一互連層形成在晶體管上方并且連接到晶體管JfUBM形成在第一互連層上方并且連接到第一互連層；在基板上方布置掩模，掩模中的開口在UBM上方對(duì)準(zhǔn)；以及在開口中沉積導(dǎo)電凸塊材料以形成凸塊。在另一實(shí)施例中，本發(fā)明是一種半導(dǎo)體器件，該半導(dǎo)體器件包括基板，其包括源區(qū)域和相鄰漏區(qū)域。硅化物層布置在源和漏區(qū)域上方。第一互連層形成于硅化物層上方。第一互連層包括連接到源區(qū)域的第一導(dǎo)板以及連接到漏區(qū)域的第二導(dǎo)板。UBM形成于第一互連層上方并且電連接到第一互連層。凸塊電連接到UBM。凸塊具有由掩模開口的體積確定的導(dǎo)電凸塊材料的體積。


圖Ia-Ib說明傳統(tǒng)UBM焊料凸塊結(jié)構(gòu)；
圖2說明不同類型的封裝安裝到其表面的PCB ；
圖3a-3c說明安裝到PCB的代表性半導(dǎo)體封裝的進(jìn)一步細(xì)節(jié)；
圖4a-4t說明形成具有硅化物層和互連結(jié)構(gòu)的功率MOSFET的方法；
圖5a-5c說明功率MOSFET的進(jìn)一步細(xì)節(jié)；
圖6a-6i說明形成短UBM結(jié)構(gòu)的方法；圖7a-7c說明具有互連結(jié)構(gòu)的功率MOSFET的進(jìn)一步細(xì)節(jié)；
圖8說明功率MOSFET互連結(jié)構(gòu)的進(jìn)一步細(xì)節(jié)；
圖9說明具有互連結(jié)構(gòu)的功率MOSFET的進(jìn)一步細(xì)節(jié)；以及 圖IOa-IOb說明具有不使用底填料材料安裝到基板的短UBM結(jié)構(gòu)的功率M0SFET。
具體實(shí)施例方式在下面的描述中，參考圖以一個(gè)或更多實(shí)施例描述本發(fā)明，在這些圖中相似的標(biāo)號(hào)代表相同或類似的元件。盡管就用于實(shí)現(xiàn)本發(fā)明目的的最佳模式描述本發(fā)明，但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，其旨在覆蓋可以包括在如下面的公開和圖支持的所附權(quán)利要求及其等價(jià)物限定的本發(fā)明的精神和范圍內(nèi)的備選、修改和等價(jià)物。半導(dǎo)體器件一般使用兩個(gè)復(fù)雜制造工藝來制造前端制造和后端制造。前端制造涉及在半導(dǎo)體晶片的表面上形成多個(gè)管芯。晶片上的每個(gè)管芯包含有源和無(wú)源電組件，它們電連接以形成功能電路。諸如晶體管和二極管的有源電組件具有控制電流流動(dòng)的能力。 諸如電容器、電感器、電阻器和變壓器的無(wú)源電組件創(chuàng)建為執(zhí)行電路功能所必須的電壓和電流之間的關(guān)系。通過包括摻雜、沉積、光刻、蝕刻和平坦化的一系列工藝步驟在半導(dǎo)體晶片的表面上形成無(wú)源和有源組件。摻雜通過諸如離子注入或熱擴(kuò)散的技術(shù)將雜質(zhì)引入到半導(dǎo)體材料中。摻雜工藝修改了有源器件中半導(dǎo)體材料的導(dǎo)電性，將半導(dǎo)體材料轉(zhuǎn)變?yōu)榻^緣體、導(dǎo)體，或者響應(yīng)于電場(chǎng)或基電流而動(dòng)態(tài)地改變半導(dǎo)體材料的導(dǎo)電性。晶體管包含不同類型和摻雜程度的區(qū)域，其按照需要被布置為使得當(dāng)施加電場(chǎng)或基電流時(shí)晶體管能夠促進(jìn)或限制電流的流動(dòng)。通過具有不同電屬性的材料層形成有源和無(wú)源組件。層可以通過部分由被沉積的材料類型確定的各種沉積技術(shù)來形成。例如，薄膜沉積可涉及化學(xué)汽相沉積(CVD)、物理汽相沉積(PVD)、電解電鍍和化學(xué)電鍍工藝。每一層一般被圖案化以形成有源組件、無(wú)源組件或組件之間的電連接的部分。可以使用光刻對(duì)層進(jìn)行圖案化，光刻涉及例如光刻膠的光敏材料在待被圖案化的層上方的沉積。使用光，圖案從光掩模轉(zhuǎn)印到光刻膠。受光影響的光刻膠圖案的部分使用溶劑來移除，露出待被圖案化的底層的部分。光刻膠的剩余部分被移除，留下圖案化層。備選地，一些類型的材料通過使用諸如化學(xué)電鍍和電解電鍍這樣的技術(shù)來直接向原先沉積/蝕刻工藝形成的區(qū)域或空位沉積材料而被圖案化。在現(xiàn)有圖案上方沉積材料的薄膜可以放大底層圖案且形成不均勻的平坦表面。需要均勻的平坦表面來生產(chǎn)更小且更致密堆疊的有源和無(wú)源組件。平坦化可以用于從晶片的表面移除材料且產(chǎn)生均勻的平坦表面。平坦化涉及使用拋光墊對(duì)晶片的表面進(jìn)行拋光。研磨材料和腐蝕化學(xué)物在拋光期間被添加到晶片的表面。組合的研磨物的機(jī)械行為和化學(xué)物的腐蝕行為移除任何不規(guī)則拓?fù)洌瑢?dǎo)致均勻的平坦表面。后端制造指將完成的晶片切割或分割為各個(gè)管芯且然后封裝管芯以用于結(jié)構(gòu)支撐和環(huán)境隔離。為了分割管芯，晶片沿著稱為切割線或劃線的晶片的非功能區(qū)域被劃片且折斷。使用激光切割工具或鋸條來分割晶片。在分割之后，各個(gè)管芯被安裝到封裝基板，該封裝基板包括引腳或接觸焊盤以用于與其它系統(tǒng)組件互連。在半導(dǎo)體管芯上方形成的接觸焊盤然后連接到封裝內(nèi)的接觸焊盤。電連接可以使用焊料凸塊、柱形凸塊、導(dǎo)電膠或引線接合來制成。密封劑或其它模塑材料沉積在封裝上以提供物理支撐和電隔離。完成的封裝然后被插入到電系統(tǒng)中且使得半導(dǎo)體器件的功能性對(duì)于其它系統(tǒng)組件可用。圖2說明具有芯片載體基板或PCB 52的電子器件50，該芯片載體基板或PCB52具有安裝在其表面上的多個(gè)半導(dǎo)體封裝。取決于應(yīng)用，電子器件50可具有一種類型的半導(dǎo)體封裝或多種類型的半導(dǎo)體封裝。用于說明性目的，在圖2中示出了不同類型的半導(dǎo)體封裝。電子器件50可以是使用半導(dǎo)體封裝以執(zhí)行一個(gè)或更多電功能的獨(dú)立系統(tǒng)。備選地，電子器件50可以是較大系統(tǒng)的子組件。例如，電子器件50可以是蜂窩電話、個(gè)人數(shù)字助理(PDA)、數(shù)碼攝像機(jī)(DVC)或其它電子通信器件的一部分。備選地，電子器件50可以是圖形卡、網(wǎng)絡(luò)接口卡或可以被插入到計(jì)算機(jī)中的其它信號(hào)處理卡。半導(dǎo)體封裝可以包括微處理器、存儲(chǔ)器、專用集成電路(ASIC)、邏輯電路、模擬電路、RF電路、分立器件或其它半導(dǎo)
體管芯或電組件。微型化和重量減小對(duì)于這些產(chǎn)品被市場(chǎng)接受是至關(guān)重要的。半導(dǎo)體器件之間的距離必須減小以實(shí)現(xiàn)更高的密度。在圖2中，PCB 52提供用于安裝到PCB上的半導(dǎo)體封裝的結(jié)構(gòu)支撐和電互連的一般性基板。使用蒸發(fā)、電解電鍍、化學(xué)電鍍、絲網(wǎng)印刷或者其它合適的金屬沉積工藝，導(dǎo)電信號(hào)跡線54在PCB 52的表面上方或其層內(nèi)形成。信號(hào)跡線54提供半導(dǎo)體封裝、安裝的組件以及其它外部系統(tǒng)組件中的每一個(gè)之間的電通信。跡線54還向半導(dǎo)體封裝中的每一個(gè)提供功率和接地連接。在一些實(shí)施例中，半導(dǎo)體器件具有兩個(gè)封裝級(jí)別。第一級(jí)封裝是用于機(jī)械和電附連半導(dǎo)體管芯到中間載體的技術(shù)。第二級(jí)封裝涉及機(jī)械和電附連中間載體到PCB。在其它實(shí)施例中，半導(dǎo)體器件可以僅具有第一級(jí)封裝，其中管芯被直接機(jī)械和電地安裝到PCB。用于說明目的，在PCB 52上示出包括接合引線封裝56和倒裝芯片58的若干類型的第一級(jí)封裝。另外，示出在PCB 52上安裝的若干類型的第二級(jí)封裝，包括球柵陣列(BGA)60、凸塊芯片載體(BCC)62、雙列直插式封裝(DIP)64、岸面柵格陣列(LGA)66、多芯片模塊(MCM) 68、四方扁平無(wú)引腳封裝(QFN) 70以及方形扁平封裝72。取決于系統(tǒng)需求，使用第一和第二級(jí)封裝類型的任何組合配置的半導(dǎo)體封裝以及其它電子組件的任何組合可以連接到PCB 52。在一些實(shí)施例中，電子器件50包括單一附連的半導(dǎo)體封裝，而其它實(shí)施例需要多個(gè)互連封裝。通過在單個(gè)基板上方組合一個(gè)或更多半導(dǎo)體封裝，制造商可以將預(yù)制組件結(jié)合到電子器件和系統(tǒng)中。因?yàn)榘雽?dǎo)體封裝包括復(fù)雜的功能性，可以使用較廉價(jià)的組件和流水線制造工藝來制造電子器件。所得到的器件較不傾向于發(fā)生故障且對(duì)于制造而言較不昂貴，導(dǎo)致針對(duì)消費(fèi)者的較少的成本。圖3a_3c示出示例性半導(dǎo)體封裝。圖3a說明安裝在PCB 52上的DIP 64的進(jìn)一步細(xì)節(jié)。半導(dǎo)體管芯74包括有源區(qū)域，該有源區(qū)域包含實(shí)現(xiàn)為根據(jù)管芯的電設(shè)計(jì)而在管芯內(nèi)形成且電互連的有源器件、無(wú)源器件、導(dǎo)電層以及電介質(zhì)層的模擬或數(shù)字電路。例如，電路可以包括一個(gè)或更多晶體管、二極管、電感器、電容器、電阻器以及在半導(dǎo)體管芯74的有源區(qū)域內(nèi)形成的其它電路元件。接觸焊盤76是諸如Al、CuJi (Sn)、鎳(Ni)、金(Au)或銀(Ag)的一層或多層導(dǎo)電材料，且電連接到半導(dǎo)體管芯74內(nèi)形成的電路元件。在DIP 64的組裝期間，半導(dǎo)體管芯74使用金-硅共熔層或者諸如熱環(huán)氧物或環(huán)氧樹脂的粘合劑材料而安裝到中間載體78。封裝體包括諸如聚合物或陶瓷的絕緣封裝材料。導(dǎo)線80和接合引線82提供半導(dǎo)體管芯74和PCB 52之間的電互連。密封劑84沉積在封裝上方，以通過防止?jié)駳夂皖w粒進(jìn)入封裝且污染管芯74或接合引線82而進(jìn)行環(huán)境保護(hù)。圖3b說明安裝在PCB 52上的BCC 62的進(jìn)一步細(xì)節(jié)。半導(dǎo)體管芯88使用底層填料或者環(huán)氧樹脂粘合劑材料92而安裝在載體90上方。接合引線94提供接觸焊盤96和98之間的第一級(jí)封裝互連。模塑料或密封劑100沉積在半導(dǎo)體管芯88和接合引線94上方，從而為器件提供物理支撐和電隔離。接觸焊盤102使用諸如電解電鍍或化學(xué)電鍍之類的合適的金屬沉積工藝而在PCB 52的表面上方形成以防止氧化。接觸焊盤102電連接到PCB52中的一個(gè)或更多導(dǎo)電信號(hào)跡線54。凸塊104在BCC 62的接觸焊盤98和PCB 52的接觸焊盤102之間形成。在圖3c中，使用倒裝芯片類型第一級(jí)封裝將半導(dǎo)體管芯58面朝下地安裝到中間載體106。半導(dǎo)體管芯58的有源區(qū)域108包含實(shí)現(xiàn)為根據(jù)管芯的電設(shè)計(jì)而形成的有源器件、無(wú)源器件、導(dǎo)電層以及電介質(zhì)層的模擬或數(shù)字電路。例如，電路可以包括一個(gè)或更多晶體管、二極管、電感器、電容器、電阻器以及有源區(qū)域108內(nèi)的其它電路元件。半導(dǎo)體管芯58 通過凸塊110電和機(jī)械連接到載體106。使用利用凸塊112的BGA類型第二級(jí)封裝，BGA 60電且機(jī)械連接到PCB 52。半導(dǎo)體管芯58通過凸塊110、信號(hào)線114和凸塊112電連接到PCB 52中的導(dǎo)電跡線54。模塑料或密封劑116被沉積在半導(dǎo)體管芯58和載體106上方以為器件提供物理支撐和電隔離。倒裝芯片半導(dǎo)體器件提供從半導(dǎo)體管芯58上的有源器件到PCB 52上的導(dǎo)電跡線的短導(dǎo)電路徑以便減小信號(hào)傳播距離、降低電容且改善整體電路性能。在另一實(shí)施例中，半導(dǎo)體管芯58可以使用倒裝芯片類型第一級(jí)封裝來直接機(jī)械和電地連接到PCB 52而不使用中間載體106。與圖2和3a_3c關(guān)聯(lián)，圖4a_4t說明形成功率MOSFET的工藝中的步驟，該功率MOSFET具有形成于緊密排列晶體管上方的硅化物層和互連結(jié)構(gòu)，并且進(jìn)一步包括低廓形凸塊。圖4a示出具有用于結(jié)構(gòu)支撐的基底基板材料122的半導(dǎo)體晶片120，該基底基板材料諸如是娃、鍺、砷化鎵、磷化銦或者碳化娃。圖4b示出由基底基板材料122制成的用于形成MOSFET單元124的基板或半導(dǎo)體晶片120的部分的截面視圖。半導(dǎo)體晶片120包括頂表面130以及與頂表面130相對(duì)的底表面132。MOSFET單元124可以是η溝道器件(N-MOS)或ρ溝道器件(P-MOS)，其中“P”表示正載流子類型(空穴)并且“η”表示負(fù)載流子類型(電子)。盡管本實(shí)施例的MOSFET單元124是按照在ρ型基板120上形成的N-MOS器件來描述，相反類型的半導(dǎo)體材料可以用于形成P-MOS器件。例如，η型基板可以最初摻雜有η型半導(dǎo)體材料，諸如磷、銻或砷雜質(zhì)，從而形成η講區(qū)域。包括ρ型基板120的本實(shí)施例可以進(jìn)一步沉積在ρ減(p-minus)類型基板的頂部上。在圖4c中，絕緣或電介質(zhì)層134形成于基板120的表面130上方作為柵氧化物層。絕緣層134包含一層或多層的二氧化硅(Si02)、氮化硅(Si3N4)、氮氧化硅(SiON)、五氧化二鉭(Ta205)、氧化鋁(A1203)、聚酰亞胺、BCB、聚苯并惡唑(PBO)或其它合適電介質(zhì)材料。使用PVD、CVD、絲網(wǎng)印刷、旋涂、噴涂、燒結(jié)或熱氧化形成絕緣層134。在圖4d中，多晶硅層138形成于絕緣層134上方。在圖4e中，光刻膠層140形成于多晶硅層138上方。部分的光刻膠層140通過蝕刻工藝被移除，從而在光刻膠層中形成開口 142以及從而露出部分的多晶硅層138。在蝕刻工藝中未被移除的其余部分的光刻膠層140對(duì)應(yīng)于MOSFET單元124中的柵圖案。在圖4f中，位于開口 142的占位面積中以及光刻膠層140外部的部分的多晶硅層138通過蝕刻工藝被移除。其余部分的多晶硅層138用作MOSFET單元124中稍后形成的晶體管的柵。在圖4g中，在多晶硅層138的蝕刻之后，其余的光刻膠層140被移除。圖4g進(jìn)一步示出基板120摻雜有諸如砷的η型半導(dǎo)體材料，從而形成輕摻雜漏(LDD)區(qū)域144和146。η型摻雜劑通過離子注入沉積。通過離子注入引入的摻雜劑的劑量可以改變，使得LDD區(qū)域144和146包括η減(n-minus) LDD和η型區(qū)域。在圖4h中，絕緣層150形成于絕緣層134上方的多晶硅層138的周圍。絕緣層150還在部分的LDD區(qū)域144和146上方延伸。絕緣層150包含一層或多層的Si02、Si3N4、SiON, Ta205、Al203、聚酰亞胺、BCB、PBO或其它合適電介質(zhì)材料。使用PVD、CVD、絲網(wǎng)印刷、 旋涂、噴涂、燒結(jié)或熱氧化形成絕緣層150。使用多晶硅層138和絕緣層150作為掩模，LDD區(qū)域144和146上方的絕緣層134的部分通過蝕刻工藝被移除。在LDD區(qū)域144和146上方以及在絕緣層150下方，其余部分的絕緣層134延伸超出多晶硅層138。絕緣層150還作為側(cè)壁間隔物工作以遮蔽后續(xù)漏和源離子注入。絕緣層150的放置減小了由開口 142露出的絕緣層134的面積，由此形成面積比開口 142的面積小的開口 152。在圖4i中，在多晶硅層138和絕緣層150形成的掩模外部(S卩，在開口 152中)的LDD區(qū)域144和146的部分被重?fù)诫s以形成源區(qū)域160和漏區(qū)域170。盡管圖4i示出單個(gè)源區(qū)域160和單個(gè)漏區(qū)域170，如后續(xù)圖所示，MOSFET單元124包括多個(gè)源和漏區(qū)域160和170。源區(qū)域160和漏區(qū)域170在晶片120中分別延伸得比先前形成的LDD 144和146更遠(yuǎn)。因此，通過形成源區(qū)域160和漏區(qū)域170，LDD區(qū)域144和146的面積減小，使得LDD區(qū)域144和146占據(jù)位于絕緣層150下方的減小的區(qū)域并且不占據(jù)開口 152中的區(qū)域。在一個(gè)實(shí)施例中，用于形成LDD區(qū)域144和146的變化劑量的注入得到η減型LDD 144和η型區(qū)域146。圖4i進(jìn)一步示出源區(qū)域160由區(qū)域162、164和166構(gòu)成。區(qū)域162、164和166可以根據(jù)各種配置被摻雜。在第一配置中，區(qū)域162被摻雜成為η加(n-plus)型區(qū)域，區(qū)域164被摻雜成ρ加型區(qū)域，并且區(qū)域166被摻雜成η型區(qū)域。在第二配置中，區(qū)域164被摻雜成P加型區(qū)域并且區(qū)域162和166被摻雜成毗鄰ρ加型區(qū)域164任意側(cè)的η加型區(qū)域。附加地，源區(qū)域160的區(qū)域162和164可包括LDD 144。另一方面，LDD 144可以從源區(qū)域160完全缺失。在圖4i中也形成的漏區(qū)域170被摻雜成η加型區(qū)域。漏區(qū)域170布置在η型區(qū)域146之間。在圖4j中，硅化物層174形成為位于源區(qū)域160上方，漏區(qū)域170上方，以及鈍化層134中的開口 152內(nèi)的薄層。硅化物層174包括WSi2、TiSi2、MoSi2、TaSi2或其它合適硅化物，并且通過使用PVD、CVD、共蒸發(fā)、濺射或其它合適工藝形成。當(dāng)硅化物層174通過PVD形成時(shí)，通過沉積難熔金屬于半導(dǎo)體晶片120上方并且加熱半導(dǎo)體晶片和難熔金屬，硅化物層174自對(duì)準(zhǔn)，從而使得硅化物層在難熔金屬接觸半導(dǎo)體晶片處形成。未反應(yīng)以形成部分的硅化物層的過量難熔金屬被移除。硅化物層174形成于源區(qū)域160的頂表面上以及漏區(qū)域170的頂表面上。在一個(gè)實(shí)施例中，硅化物層174厚度范圍為100-3000埃。硅化物層174用作跨過源和漏區(qū)域160和170的頂表面的金屬導(dǎo)體。硅化物層174的存在減小MOSFET單元124的總成本并且用作金屬化路徑，該金屬化路徑通過形成從稍后形成的凸塊分別到源和漏區(qū)域160和170的部分低電阻電學(xué)路徑而增強(qiáng)電流傳導(dǎo)。在圖4k中，絕緣層或?qū)娱g電介質(zhì)(ILD) 180形成于半導(dǎo)體晶片120上方，包括在多晶硅層138、絕緣層150以及硅化物層174上方。ILD 180包含一層或多層的Si02、Si3N4、SiON, Ta205、Al203、聚酰亞胺、BCB、PBO或其它合適電介質(zhì)材料。使用PVD、CVD、絲網(wǎng)印刷、旋涂、噴涂、燒結(jié)或熱氧化形成ILD 180。部分的ILD 180通過蝕刻工藝被移除以形成通孔182。通孔182從ILD 180的頂表面延伸穿過ILD并且到達(dá)硅化物層174，從而提供到源區(qū)域160和漏區(qū)域170的后續(xù)電連接。還在多晶硅層138處形成與MOSFET單元124的柵電極的電連接，該電連接可包括具有通孔182的連接。導(dǎo)電材料184形成于通孔182中以及硅化物層174的露出部分上方，從而形成導(dǎo)電通孔。導(dǎo)電材料184包括鎢(W)，并且還可包括Al、Cu、Sn、Ni、Au、Ag、鈦(Ti)、多晶硅或其它合適導(dǎo)電材料，以及使用PVD、CVD、電解電 鍍、化學(xué)電鍍工藝或其它合適金屬沉積工藝形成。圖41示出來自圖4k的MOSFET單元124的俯視圖。MOSFET單元124的源區(qū)域160和漏區(qū)域170在基板120中形成為延伸跨過基板120的交織條帶。源區(qū)域160和漏區(qū)域170交替地隔開固定距離的間隔，并且通過多晶硅柵138分離。導(dǎo)電材料184沉積在通孔182中，從而形成源區(qū)域160上方的導(dǎo)電通孔186以及漏區(qū)域170上方的導(dǎo)電通孔188。導(dǎo)電通孔186和188提供分別從源和漏區(qū)域160和170到第一互連層194的電連接。第一互連層194形成于ILD 180上方，導(dǎo)電柱186和188上方，以及源和漏區(qū)域160和170上方。第一互連層194包括源導(dǎo)板或?qū)щ妼?96以及漏導(dǎo)板或?qū)щ妼?98。源導(dǎo)板196和漏導(dǎo)板198可以是一層或多層，并且可以是Cu、Sn、Ni、NiV、Au、Ag、Al或其它合適導(dǎo)電材料。使用電解電鍍、化學(xué)電鍍、濺射、PVD、CVD或其它合適金屬沉積工藝，圖案化和沉積源導(dǎo)板196和漏導(dǎo)板198。盡管圖41所示源導(dǎo)板196和漏導(dǎo)板198為矩形并且具有基本上相同寬度，導(dǎo)板可以是任何形狀。比如，源導(dǎo)板196和漏導(dǎo)板198可具有不相同的寬度并且導(dǎo)板可以具有變化的窄和更寬部分和圓角。在一個(gè)實(shí)施例中，第一源和漏導(dǎo)板196和198包括相對(duì)于傳統(tǒng)器件是短且寬的尺度。源導(dǎo)板196和漏導(dǎo)板198交織并且交替地隔開固定距離的間隔，并且取向?yàn)榛旧媳舜似叫?。源?dǎo)板196和漏導(dǎo)板198取向?yàn)榛旧洗怪被蛘挥谠磪^(qū)域160和漏區(qū)域170。備選地，其它非垂直取向(例如，成角度或平行)可以被使用。源導(dǎo)板196和漏導(dǎo)板198取向處的反復(fù)交織的或交替的間隔產(chǎn)生分布在半導(dǎo)體晶片120的表面上方的單位結(jié)構(gòu)。分別通過導(dǎo)電通孔186和188，源和漏導(dǎo)板196和198分別電連接到源和漏區(qū)域160和170。圖41示出兩個(gè)通孔186用于在源區(qū)域和源導(dǎo)板交疊的位置處形成源區(qū)域160和源導(dǎo)板196之間的電連接。類似地，圖41進(jìn)一步示出兩個(gè)通孔188用于在漏區(qū)域和漏導(dǎo)板交疊的位置處形成漏區(qū)域170和源導(dǎo)板198之間的電連接。備選地，一個(gè)導(dǎo)電通孔或者超過兩個(gè)導(dǎo)電通孔可用于將源和漏區(qū)域160和170分別連接到源和漏導(dǎo)板196和198。從圖4k繼續(xù)，圖4m示出MOSFET單元124和源導(dǎo)板196的截面視圖。來自圖41的源導(dǎo)板196形成于導(dǎo)電通孔186上方并且電連接到導(dǎo)電通孔186。
在圖4η中，絕緣層或ILD 200形成于第一互連層194和ILD 180上方。ILD 200包含一層或多層的Si02、Si3N4、Si0N、Ta205、A1203、聚酰亞胺、BCB、PB0或其它合適電介質(zhì)材料。使用PVD、CVD、絲網(wǎng)印刷、旋涂、噴涂、燒結(jié)或熱氧化形成ILD 200。部分的ILD 200通過蝕刻工藝被移除以形成通孔202。通孔202從ILD 200的頂表面延伸，通過ILD，到達(dá)第一互連層194。導(dǎo)電材料204形成于通孔202中以及第一互連層194的露出部分上方以形成導(dǎo)電通孔。導(dǎo)電材料204包括W,并且還可包括Al、Cu、Sn、Ni、Au、Ag、Ti、多晶娃或其它合適導(dǎo)電材料，并且使用PVD、CVD、電解電鍍、化學(xué)電鍍工藝或其它合適金屬沉積工藝形成。圖4o示出來自圖4n的部分地形成的半導(dǎo)體器件的俯視圖。在通孔202中形成的導(dǎo)電材料204導(dǎo)致形成于源導(dǎo)板196上方的導(dǎo)電通孔206以及形成于漏導(dǎo)板198上方的導(dǎo)電通孔208。導(dǎo)電通孔206和208提供分別從源和漏導(dǎo)板196和198到第二互連層214的電連接。
第二互連層214形成于ILD 200上方，導(dǎo)電柱206和208上方，以及第一互連層194上方。第二互連層214包括源導(dǎo)板或?qū)щ妼?16以及漏導(dǎo)板或?qū)щ妼?18。源導(dǎo)板216和漏導(dǎo)板218可以是一層或多層，并且可以是Cu、Sn、Ni、NiV、Au、Ag、Al或其它合適導(dǎo)電材料。使用電解電鍍、化學(xué)電鍍、濺射、PVD、CVD或其它合適金屬沉積工藝，圖案化和沉積源導(dǎo)板216和漏導(dǎo)板218。盡管圖4o所示源導(dǎo)板216和漏導(dǎo)板218為基本上相同寬度并且是矩形的，導(dǎo)板可以是任何形狀。比如，源導(dǎo)板216和漏導(dǎo)板218可以是不相同的寬度并且導(dǎo)板可具有變化的窄和更寬部分和圓角。在一個(gè)實(shí)施例中，第二源和漏導(dǎo)板216和218包括相對(duì)于傳統(tǒng)器件短且寬的尺度。源導(dǎo)板216和漏導(dǎo)板218交織并且交替地隔開固定距離的間隔，并且取向?yàn)榛旧媳舜似叫小Ｔ磳?dǎo)板216和漏導(dǎo)板218取向?yàn)榛旧洗怪被蛘挥谠磳?dǎo)板196和漏導(dǎo)板198。備選地，其它非垂直取向(例如，成角度或平行)可以被使用。源導(dǎo)板216和漏導(dǎo)板218取向處的反復(fù)交織的或交替的間隔產(chǎn)生分布在源導(dǎo)板196和漏導(dǎo)板198上方以及半導(dǎo)體晶片120的表面上方的單位結(jié)構(gòu)。分別通過導(dǎo)電通孔206和208，源和漏導(dǎo)板216和218分別電連接到源和漏導(dǎo)板196和198。圖4o示出兩個(gè)通孔206用于在源導(dǎo)板196和216交疊的位置處形成源導(dǎo)板196和源導(dǎo)板216之間的電連接。類似地，圖4o進(jìn)一步示出兩個(gè)通孔208用于在漏導(dǎo)板交疊的位置處形成漏導(dǎo)板198和218之間的電連接。備選地，一個(gè)導(dǎo)電通孔或者超過兩個(gè)導(dǎo)電通孔可用于將源和漏區(qū)域160和170分別連接到源和漏導(dǎo)板196和198。從圖4n繼續(xù)，圖4p示出MOSFET單元124以及源導(dǎo)板216和漏導(dǎo)板218的截面視圖。來自圖4ο的源導(dǎo)板216形成于導(dǎo)電通孔206上方并且電連接到導(dǎo)電通孔206。在圖4q中，絕緣層或ILD 220形成于第二互連層214和ILD 200上方。ILD 220包含一層或多層的Si02、Si3N4、Si0N、Ta205、A1203、聚酰亞胺、BCB、PB0或其它合適電介質(zhì)材料。使用PVD、CVD、絲網(wǎng)印刷、旋涂、噴涂、燒結(jié)或熱氧化形成ILD 220。部分的ILD 220通過蝕刻工藝被移除以形成通孔222。通孔222從ILD 220的頂表面延伸，通過ILD，到達(dá)第二互連層214。導(dǎo)電材料224形成于通孔222中以及第二互連層214的露出部分上方以形成導(dǎo)電通孔。使用PVD、CVD、濺射、電解電鍍、化學(xué)電鍍工藝或其它合適金屬沉積工藝，導(dǎo)電材料224包括W，并且還可包括鋁Al、Cu、Sn、Ni、Au、Ag、Ti、多晶硅或其它合適導(dǎo)電材料。圖4r示出來自圖4q的部分地形成的半導(dǎo)體器件的俯視圖。通孔222中形成的導(dǎo)電材料224導(dǎo)致形成于源導(dǎo)板216上方的導(dǎo)電通孔226。導(dǎo)電通孔226提供從源導(dǎo)板216到第三互連級(jí)234的電連接。源焊盤236在第三互連級(jí)234形成于ILD 220上方，導(dǎo)電柱226上方，以及第二互連層214上方。源焊盤236可以是一層或多層的Cu、Sn、Ni、NiV、Au、Ag、Al或其它合適導(dǎo)電材料。使用電解電鍍、化學(xué)電鍍、濺射、PVD、CVD或其它合適金屬沉積工藝，圖案化和沉積源焊盤236。源焊盤236配置成連接到稍后形成的源凸塊，該源凸塊提供源區(qū)域160和MOSFET單元124外部的器件之間的電連接。類似地，在通孔222中以及漏導(dǎo)板218上方形成的導(dǎo)電材料224提供從漏導(dǎo)板218到漏焊盤的電連接。漏焊盤配置成連接到稍后形成的漏凸塊，該漏凸塊提供從漏區(qū)域170到MOSFET單元124外部的器件的電連接。從圖4q繼續(xù)，圖4s示出MOSFET單元124和源焊盤236的截面視圖。來自圖4r的源焊盤236形成于導(dǎo)電通孔226上方并且電連接到導(dǎo)電通孔226。導(dǎo)電凸塊材料沉積在源焊盤236上方以形成源凸塊或互連240，如在圖6a-6i中另外詳細(xì)地所描述。源凸塊240提供從源區(qū)域160到MOSFET單元124外部的器件的電連接。源凸塊240代表可以形成于源焊盤236上方的一種類型的互連結(jié)構(gòu)。源凸塊或互連240也可以使用接合引線、導(dǎo)電膏 料、柱形凸塊、微凸塊或其它電互連。圖4t示出MOSFET單元124的等距三維視圖。第一互連層194、第二互連層214和導(dǎo)電通孔提供從源和漏區(qū)域160和170到在第三互連級(jí)234的源和漏焊盤的電互連。因而，解決了利用位于單個(gè)源焊盤或漏焊盤下方的源和漏連接二者來連接跨過半導(dǎo)體管芯的整個(gè)表面形成的小的緊密對(duì)準(zhǔn)晶體管的問題。不是使用將晶體管源和漏區(qū)域連接到單個(gè)源或漏焊盤的嚴(yán)格垂直互連，導(dǎo)電導(dǎo)板配置成將單個(gè)焊盤下方的晶體管源區(qū)域和漏區(qū)域連接到多個(gè)相應(yīng)焊盤。因而，晶體管漏區(qū)域連接到漏焊盤，并且晶體管源區(qū)域連接到源焊盤。特別地，源區(qū)域160通過源焊盤236、導(dǎo)電通孔186、源導(dǎo)板196、導(dǎo)電通孔206、源導(dǎo)板216以及導(dǎo)電通孔226電連接到源凸塊240。類似地，漏區(qū)域170通過導(dǎo)電通孔188、漏導(dǎo)板198、導(dǎo)電通孔208、漏導(dǎo)板218以及從漏導(dǎo)板218延伸到漏焊盤的附加導(dǎo)電通孔而電連接到漏焊盤。硅化物層174形成于源區(qū)域160和漏區(qū)域170上方。硅化物層174形成于源區(qū)域160和漏區(qū)域170的頂表面上。硅化物層174用作跨過源和漏區(qū)域160和170的頂表面的金屬導(dǎo)體以減小MOSFET單元124的總成本，并且用作金屬化路徑以增強(qiáng)電流傳導(dǎo)，金屬化路徑作為分別從源和漏區(qū)域160和170到稍后形成的凸塊的低電阻電學(xué)路徑的部分。圖5a示出功率MOSFET 258的等距三維視圖，該功率MOSFET包括多個(gè)MOSFET單元，諸如來自圖4t的MOSFET單元124。功率MOSFET 258包含數(shù)百個(gè)或數(shù)千個(gè)MOSFET單元124。在圖5a中，MOSFET單元的細(xì)節(jié)，諸如圖4t所示的MOSFET單元124的細(xì)節(jié)(包括源區(qū)域160、漏區(qū)域170和多晶硅柵138，以及第一互連層194、第二互連層214和包括導(dǎo)電通孔186、188、206、208和226的導(dǎo)電通孔)未明確地示出，但是被包括在源凸塊240、漏凸塊246以及柵凸塊250下方的功率MOSFET 258中。圖5a進(jìn)一步示出形成于源焊盤236上方的源凸塊240，形成于漏焊盤244上方的漏凸塊246，以及形成于柵焊盤248上方的柵凸塊250。在圖5a所示實(shí)施例中，源焊盤236和漏焊盤244跨過功率MOSFET 258的頂表面布置成棋盤配置。用于多個(gè)MOSFET單元124的電連接路由通過多個(gè)源焊盤236、漏焊盤244以及柵焊盤248。功率MOSFET 258包含互連的MOSFET單元的陣列，其覆蓋每個(gè)功率MOSFET258中的大多數(shù)管芯或封裝區(qū)域。每個(gè)功率MOSFET 258作為能夠處理許多安培的電流的單個(gè)單片開關(guān)器件工作。圖5b示出與圖5a所示功率MOSFET 258類似的功率MOSFET 259的交替的等距三維視圖。成形為〃條帶〃的源焊盤237和漏焊盤245交織并且交替地隔開固定距離的間隔，并且取向?yàn)榛旧媳舜似叫小８鶕?jù)功率MOSFET的配置和設(shè)計(jì)，柵焊盤249形成于功率MOSFET 259的頂表面上方與縮短源焊盤237或縮短漏焊盤245 —致。圖5b進(jìn)一步示出形成于源焊盤237上方的源凸塊241，形成于漏焊盤245上方的漏凸塊247，以及形成于柵焊盤249上方的柵凸塊251。圖5c示出來自圖4a的半導(dǎo)體晶片120的俯視圖，其進(jìn)一步包括多個(gè)功率MOSFET258。功率MOSFET 258形成于基底基板材料122上并且如上所述通過劃片線260分離。與圖4a_4t和5a_5c關(guān)聯(lián)，圖6a_6i說明有關(guān)分別在焊盤236、244和248上形成凸塊240、246和250的工藝的進(jìn)一步細(xì)節(jié)。
圖6a示出部分的半導(dǎo)體晶片120的截面視圖，該部分的半導(dǎo)體晶片包括屬于由劃片線260分離的分離功率MOSFET 258的多個(gè)MOSFET單元124的部分。源接觸焊盤236和漏接觸焊盤244均在MOSFET單元124上方第三互連級(jí)234處示出。圖4t所示的MOSFET單元124的細(xì)節(jié)(包括源區(qū)域160、漏區(qū)域170和多晶硅柵138，以及第一互連層194、第二互連層214和包括導(dǎo)電通孔186、188、206、208和226的導(dǎo)電通孔)未明確地示出，但是被包括在源焊盤236和漏焊盤244下方。在源凸塊形成于源焊盤236上方之前，以及在漏凸塊形成于源焊盤244上方之前，若干介入層形成于源和漏焊盤上方。特別地，在MOSFET單元124、源接觸焊盤236、漏接觸焊盤244以及劃片線260的頂表面上方，絕緣或鈍化層270共形地應(yīng)用到第三互連級(jí)234處的半導(dǎo)體器件。絕緣層270的底表面共形地應(yīng)用到并且循著第三互連級(jí)、源接觸焊盤236以及漏接觸焊盤244的底表面的輪廓。絕緣層270的頂表面基本上是平面的，使得絕緣層具有在源焊盤236和漏焊盤244占位面積的外部的半導(dǎo)體晶片120上方的第一厚度，以及在源焊盤236和漏焊盤244的占位面積中的半導(dǎo)體晶片120上方的第二厚度。第一厚度大于第二厚度。絕緣層270可以是一層或多層的Si02、Si3N4、SiON, Ta205、鋯石(Zr02)、A1203、聚酰亞胺、BCB, PBO或具有合適電絕緣性能的其它材料。使用PVD、CVD、印刷、旋涂、利用固化的燒結(jié)、或熱氧化，圖案化或毯式沉積絕緣層270。部分的絕緣層270通過蝕刻工藝被移除從而創(chuàng)建絕緣層270中的開口 272，該開口 272露出一部分源焊盤236和漏焊盤244。開口 272從絕緣層270頂表面延伸到絕緣層的底表面。在一個(gè)實(shí)施例中，開口 272寬度為270 μ m，類似于來自圖Ia的開口 20的寬度。另一部分的源焊盤236和漏焊盤244保持被絕緣層270覆蓋。在圖6b中，通過使用諸如印刷、PVD、CVD、濺射、電解電鍍和化學(xué)電鍍的圖案化和金屬沉積工藝，導(dǎo)電層278形成于源焊盤236和漏焊盤244上方并且共形地應(yīng)用到源焊盤236和漏焊盤244，以及形成于部分的絕緣層270上方。在一個(gè)實(shí)施例中，晶片120浸潰到化學(xué)鎳電鍍?nèi)芤褐胁⑶益囧兏苍谠春副P236和漏焊盤244上至3 μ m的厚度。備選地，導(dǎo)電層278可以是一層或多層的Al、Cu、Sn、Au、Ag或其它合適導(dǎo)電材料。導(dǎo)電層278在開口 272外圍沿著絕緣層270的側(cè)壁延伸跨過絕緣層270的頂表面的頂部部分且循著絕緣層270的頂表面的輪廓，并且延伸跨過開口 272中的源焊盤236和漏焊盤244的頂表面。導(dǎo)電層278包括在開口 272的占位面積中并且位于源焊盤236和漏焊盤244上方的區(qū)域280。區(qū)域280是基本上平坦的并且分別小于源焊盤236和漏焊盤244的整個(gè)區(qū)域。導(dǎo)電層278作為用于稍后形成的凸塊的第一 UBM層工作。在圖6c中，使用諸如化學(xué)電鍍的沉積工藝或者諸如印刷、PVD、CVD、濺射以及電解電鍍的圖案化和金屬沉積工藝，導(dǎo)電層284形成于導(dǎo)電層278上方并且共形地應(yīng)用到導(dǎo)電層278。在一個(gè)實(shí)施例中，晶片120浸潰在化學(xué)金電鍍?nèi)芤褐?，并且利用化學(xué)電鍍工藝，厚度為大約100埃的一層金鍍覆在導(dǎo)電層278的露出的金屬區(qū)域上。在另一實(shí)施例中，該層金被鍍覆有10-300埃的厚度。備選地，導(dǎo)電層284可以是一層或多層的Al、Cu、Sn、Ni、Ag或其它合適導(dǎo)電材料。跨過從絕緣層270、源焊盤236以及漏焊盤244露出的導(dǎo)電層278的表面，導(dǎo)電層284循著導(dǎo)電層278的輪廓。導(dǎo)電層284從絕緣層270延伸跨過導(dǎo)電層278的側(cè)壁到絕緣層270的頂表面，并且延伸跨過絕緣層270的頂表面進(jìn)入導(dǎo)電層278的區(qū)域280，并且延伸跨過導(dǎo)電層278的區(qū)域280。導(dǎo)電層284的頂表面包括區(qū)域286，該區(qū)域286是基本上平坦的，形成于源焊盤236和漏焊盤244上方，并且均小于且被包括在區(qū)域280的占位面積中。導(dǎo)電層284充當(dāng)?shù)诙?UBM層，該第二 UBM層用作粘附層以輔助導(dǎo)電凸塊稍后附連到導(dǎo)電層278、源焊盤236以及漏焊盤244。盡管導(dǎo)電層278和284的使用為形成UBM 的低成本方法，其它方法還可以用于在源焊盤236和漏焊盤244上方形成UBM從而輔助導(dǎo)電凸塊的在后附連。在圖6d中，具有開口 290的模版或掩模層288布置在晶片120上方，使得開口 290與區(qū)域286的中心部分對(duì)準(zhǔn)并且露出區(qū)域286的中心部分。模版288包括具有固體表面的剛性本體并且由金屬或其它合適材料制成。模版288布置在整個(gè)晶片120上方，并且包括通過激光或切割工具在期望位置形成的開口 290，從而與配置成接收稍后形成的凸塊的UBM部位對(duì)準(zhǔn)。開口 290在區(qū)域286的中心部分上方對(duì)準(zhǔn)，使得部分的模版288布置在導(dǎo)電層278和284的外圍部分上方，從而將開口 290與鈍化層270分離。通過分離開口 290和鈍化層270，防止稍后形成的導(dǎo)電材料擴(kuò)展或流到鈍化層270下方。開口 290具有根據(jù)半導(dǎo)體封裝的設(shè)計(jì)和功能形成為包含預(yù)定體積的稍后沉積的導(dǎo)電膏料的高度和寬度。因此，在區(qū)域286上稍后沉積的導(dǎo)電材料的體積是由模版的厚度以及開口 290的截面積或孔徑尺寸確定。在一個(gè)實(shí)施例中，開口 290具有圓形截面區(qū)域，其配置成形成包括短高度和圓形截面的具有圓柱形形狀的導(dǎo)電凸塊。在另一實(shí)施例中，開口 290的寬度小于270 μ m,該寬度小于絕緣層270中的開口 272的寬度。在圖6e中，導(dǎo)電凸塊材料294沉積在開口 290中以及區(qū)域286的中心部分上方。導(dǎo)電凸塊材料294可以是具有可選的助焊劑溶液的Al、Sn、Ni、Au、Ag、Pb、鉍(Bi)、Cu、銦(In)、焊料及其組合。例如，凸塊材料可以是共熔Sn/Pb、高鉛焊料或無(wú)鉛焊料。通過將凸塊材料模版印刷在開口 290內(nèi)的導(dǎo)電層284上，沉積導(dǎo)電凸塊材料294。通過使用諸如刮刀的物件，在該物件移動(dòng)跨過模版288的頂表面時(shí)迫使大量的凸塊材料294進(jìn)入開口 290，實(shí)現(xiàn)模版印刷。還通過噴射、涂繪或刷涂導(dǎo)電凸塊材料294到模版288內(nèi)的開口 290中，實(shí)現(xiàn)模版印刷。備選地,導(dǎo)電凸塊材料294可以注射到開口 290中。通過模版印刷導(dǎo)電凸塊材料294于晶片120上和MOSFET單元124上方，而不是模版印刷導(dǎo)電膏料在電路板上，導(dǎo)電凸塊材料294的正確位置被提供，使得用于在半導(dǎo)體管芯上方形成導(dǎo)電凸塊的凸塊材料可以在單個(gè)步驟中被沉積用于整個(gè)半導(dǎo)體晶片120。另外，沉積在導(dǎo)電層284上的導(dǎo)電凸塊材料294的體積由模版288的厚度以及開口 290的截面積或孔徑尺寸控制，由此控制稍后形成的導(dǎo)電凸塊的最終尺寸。在圖6f中，模版288從晶片120上方被移除，在區(qū)域286的中心部分上以及導(dǎo)電層278，284、源焊盤236和漏焊盤244上方留下一定體積的導(dǎo)電凸塊材料294。在導(dǎo)電層278，284、源焊盤236以及漏焊盤244上方保留的焊料材料的結(jié)果體積將小于來自在球滴工藝中使用的預(yù)成形焊料球的導(dǎo)電材料的體積，該焊料球具有對(duì)應(yīng)于源焊盤236和漏焊盤244的寬度的預(yù)定直徑。 在圖6g中，導(dǎo)電凸塊材料294通過將材料加熱到高于其熔點(diǎn)被回流而形成短導(dǎo)電凸塊298。在一些應(yīng)用中，凸塊298被多次回流以改善包括與導(dǎo)電層278和284接觸的電和機(jī)械連接。凸塊298的后續(xù)回流進(jìn)一步包括在連接到MOSFET單元124時(shí)回流凸塊298，從而將MOSFET單元124和凸塊298連接稍后提供的基板；在安裝MOSFET單元124到附加的稍后提供的基板或多層PCB時(shí)回流凸塊298 ；以及回流凸塊298以用于將附加組件安裝到附加的隨后提供的基板或多層PCB或者用于附加的隨后提供的基板或多層PCB的返工。當(dāng)回流導(dǎo)電膏料294時(shí)，導(dǎo)電膏料從區(qū)域286的中心部分向外行進(jìn)，并且在導(dǎo)電層外圍接觸導(dǎo)電層284的側(cè)壁以及接觸毗鄰導(dǎo)電層284外圍的部分的絕緣層270。導(dǎo)電膏料294從基本 上等于開口 290的寬度的第一寬度擴(kuò)展到基本上等于導(dǎo)電層284的寬度的第二寬度得到短導(dǎo)電凸塊298。凸塊298具有圓廓形,其寬度大于導(dǎo)電膏料294的寬度并且高度小于沉積在開口 290中的導(dǎo)電膏料的高度。在一個(gè)實(shí)施例中，導(dǎo)電凸塊298寬度300為大約300 μ m，凸塊之間的間距為大約200 μ m，并且節(jié)距為大約500 μ m。然而，開口 290的節(jié)距以及凸塊298的相應(yīng)節(jié)距可以制成小得多。附加地，凸塊298高度302為大約70 μ m。得到的短凸塊298在源焊盤236和漏焊盤244上方的接觸面積寬于基本上相同高度的預(yù)形成球形焊料球的接觸面積。類似地，短凸塊298具有例如70 μ m的高度，該高度基本上小于具有例如300 μ m的類似寬度的預(yù)形成球形球。因此，相對(duì)于基本上類似高度的預(yù)形成球形焊料球，凸塊298的配置提供改善的電流流動(dòng)。圖6h示出形成于源焊盤236和漏焊盤244、絕緣層270、導(dǎo)電層278以及導(dǎo)電層284上方的短凸塊298的平面視圖或頂視圖。如上所述，在一個(gè)實(shí)施例中，源焊盤236、漏焊盤244、導(dǎo)電層278以及導(dǎo)電層284具有圓形截面，使得回流的凸塊298包括具有短高度和圓形截面的圓柱形形狀。在圖6i中，利用鋸條或激光切割工具306通過劃片線260分割半導(dǎo)體晶片120，從而形成具有多個(gè)短凸塊298的各個(gè)功率MOSFET 258。圖7a示出本發(fā)明的另一實(shí)施例，其類似于圖4a_4t所示實(shí)施例。圖7a示出MOSFET單元310的等距三維視圖。MOSFET單元310包括類似于圖4t所示的源區(qū)域160和漏區(qū)域170的源區(qū)域314和漏區(qū)域316。然而，源區(qū)域314和漏區(qū)域316示為配置成跨過MOSFET單元310的〃棋盤〃圖案，而不是配置成如圖4t所示的“條帶”。使用PVD、CVD、電解電鍍、化學(xué)電鍍工藝或其它合適金屬沉積工藝，導(dǎo)電通孔320形成于源區(qū)域314上方并且包括W、Al、Cu、Sn、Ni、Au、Ag、Ti、多晶硅或其它合適導(dǎo)電材料。導(dǎo)電通孔320提供從源區(qū)域314到第一互連層322的電連接。第一互連層322形成于MOSFET單元310上方，導(dǎo)電通孔320上方以及漏區(qū)域316上方。第一互連層322包括導(dǎo)電平面324，其進(jìn)一步包括開口或切口 328以及連接330。導(dǎo)電平面324為一層或多層的Cu、Sn、Ni、NiV、Au、Ag、Al或其它合適導(dǎo)電材料。使用電解電鍍、化學(xué)電鍍、濺射、PVD, CVD或其它合適金屬沉積工藝，圖案化和沉積導(dǎo)電平面324。導(dǎo)電平面324通過導(dǎo)電通孔320電連接到源區(qū)域314，并且作為源連接層工作。導(dǎo)電平面324中的開口 328是通過移除部分的導(dǎo)電平面而形成。通過移除在連接300外圍中的部分的導(dǎo)電平面324，連接300相對(duì)于導(dǎo)電平面324電隔離，并且被配置用于使后續(xù)垂直電連接從第一互連層322上方傳遞到第一互連層下方而不接觸導(dǎo)電平面324。使用PVD、CVD、電解電鍍、化學(xué)電鍍工藝或其它合適金屬沉積工藝，導(dǎo)電通孔334形成于漏區(qū)域316上方并且包括W、Al、Cu、Sn、Ni、Au、Ag、Ti、多晶硅或其它合適導(dǎo)電材料。導(dǎo)電通孔334提供從漏區(qū)域316到連接330的電連接。類似地，使用PVD、CVD、電解電鍍、化學(xué)電鍍工藝或其它合適金屬沉積工藝，導(dǎo)電通孔336形成于連接330上方并且包括W、Al、Cu、Sn、Ni、Au、Ag、Ti、多晶硅或其它合適導(dǎo)電材料。導(dǎo)電通孔336提供從連接330到第二互連層338的電連接。第二互連層338形成于MOSFET單元310上方，源區(qū)域314和漏區(qū)域316上方，導(dǎo)電通孔320、334和336上方，以及連接330上方。第二互連層338包括導(dǎo)電平面340，該導(dǎo) 電平面進(jìn)一步包括開口 342以及連接344。導(dǎo)電平面340為一層或多層的Cu、Sn、Ni、NiV、Au、Ag、Al或其它合適導(dǎo)電材料。使用電解電鍍、化學(xué)電鍍、濺射、PVD、CVD或其它合適金屬沉積工藝，圖案化和沉積導(dǎo)電平面340。導(dǎo)電平面340通過導(dǎo)電通孔334、連接330、導(dǎo)電通孔336電連接到漏區(qū)域316，并且作為漏連接層工作。導(dǎo)電平面340中的開口 342是通過移除部分的導(dǎo)電平面而形成。通過在連接344的外圍中移除部分的導(dǎo)電平面340，連接344相對(duì)于導(dǎo)電平面340被電隔離，并且被配置用于使后續(xù)垂直電連接從第二互連層340上方傳遞到第二互連層下方而不接觸導(dǎo)電平面340。使用PVD、CVD、電解電鍍、化學(xué)電鍍工藝或其它合適金屬沉積工藝，導(dǎo)電通孔346形成于第一互連層322上方并且包括W、Al、Cu、Sn、Ni、Au、Ag、Ti、多晶娃或其它合適導(dǎo)電材料。導(dǎo)電通孔346電連接到連接344，并且通過導(dǎo)電通孔320和導(dǎo)電平面324電連接到源區(qū)域314。連接344進(jìn)一步電連接到第三互連層。類似于在圖4r和4s中示為第三互連層的源焊盤236，第三互連層形成于MOSFET單元310上方，源區(qū)域314和漏區(qū)域316上方，導(dǎo)電通孔320、334、336和346上方，連接330和344上方，以及第一和第二互連層322和338上方。第三互連層包括源焊盤，該源焊盤為一層或多層的Cu、Sn、Ni、NiV、Au、Ag、Al或其它合適導(dǎo)電材料。使用電解電鍍、化學(xué)電鍍、濺射、PVD、CVD或其它合適金屬沉積工藝，圖案化和沉積源焊盤。源焊盤配置成連接到稍后形成的源凸塊，該源凸塊提供漏區(qū)域316和MOSFET單元310外部的器件之間的電連接。導(dǎo)電凸塊材料沉積在源焊盤上方以形成源凸塊或互連，如上文在圖6a_6i中所述。漏凸塊提供從漏區(qū)域316到在MOSFET單元310外部的器件的電連接。源凸塊代表可以形成于源焊盤上方的一種類型的互連結(jié)構(gòu)。源凸塊或互連也可以使用接合引線、導(dǎo)電膏料、柱形凸塊、微凸塊或其它電互連。圖7b示出導(dǎo)電平面324的俯視圖，其具有開口 328從而將漏區(qū)域316電連接到導(dǎo)電通孔334、連接330、導(dǎo)電通孔336以及導(dǎo)電平面340。圖7c示出導(dǎo)電平面340的俯視圖，其具有開口 342從而將源區(qū)域314電連接到導(dǎo)電通孔320、導(dǎo)電平面324、導(dǎo)電通孔346以及連接344。圖8示出本發(fā)明的另一實(shí)施例，其類似于圖4a_4t以及圖7a_7c所示的實(shí)施例。圖8示出互連層350的俯視圖，該互連層350類似于圖41-4t中布置在互連級(jí)194、214和234的互連層以及圖7a-7c中的互連層322和338。每個(gè)互連層350包括源導(dǎo)板或?qū)щ妼?54以及漏導(dǎo)板或?qū)щ妼?56。源導(dǎo)板354和漏導(dǎo)板356可以是一層或多層，并且可以是Cu、Sn、Ni、NiV、Au、Ag、Al或其它合適導(dǎo)電材料。使用電解電鍍、化學(xué)電鍍、濺射、PVD、CVD或其它合適金屬沉積工藝，圖案化和沉積源導(dǎo)板354和漏導(dǎo)板356。源導(dǎo)板354和漏導(dǎo)板356為十字形狀(+)并且與相鄰源區(qū)域、漏區(qū)域或相鄰互連層建立電連接。源導(dǎo)板354和漏導(dǎo)板356可以是十字形狀⑴以外的形狀，諸如L形狀(L)和T形狀⑴。源導(dǎo)板354和漏導(dǎo)板356布置成具有相鄰導(dǎo)板的中心點(diǎn)之間的恒定節(jié)距或距離的重復(fù)圖案。類似地，連接到源導(dǎo)板354和漏導(dǎo)板356的附加結(jié)構(gòu)，諸如導(dǎo)電通孔和源凸塊或者其它互連層，也布置成具有中心點(diǎn)之間的恒定節(jié)距的重復(fù)圖案。源導(dǎo)板354和漏導(dǎo)板356取向處的反復(fù)交織或交替間隔產(chǎn)生分布在源和漏導(dǎo)板形成于其上的半導(dǎo)體晶片表面上方的單位結(jié)構(gòu)。每個(gè)互連層350可以用作第一、第二、第三或其它互連級(jí)。超過兩個(gè)或三個(gè)互連層可以被使用，并且中間互連層可以形成于第一和第二互連層之間或第二和第三互連層之 間。附加中間互連層輔助電信號(hào)的路由并且減小源和漏凸塊或互連的節(jié)距。作為第一互連級(jí)，互連級(jí)350電連接到導(dǎo)電通孔并且電連接到源和漏區(qū)域。源導(dǎo)板354和漏導(dǎo)板356電連接任何期望數(shù)目的芯片側(cè)導(dǎo)電元件。在一個(gè)實(shí)施例中，十字形狀導(dǎo)板電連接到導(dǎo)電通孔，該導(dǎo)電通孔接觸一組五個(gè)源或漏區(qū)域。一個(gè)通孔位于十字形狀導(dǎo)板的中心，十字的兩個(gè)正交部分在該中心交疊，并且四個(gè)通孔位于十字形狀導(dǎo)板的四個(gè)遠(yuǎn)端。源導(dǎo)板354和漏導(dǎo)板356分別電連接到源區(qū)域和漏區(qū)域。備選地，源導(dǎo)板354和漏導(dǎo)板356不需要連接集成器件的源和漏區(qū)域，但是在另一實(shí)施例中可以電連接到各種分立的組件。作為第二互連級(jí)，互連級(jí)350形成于源和漏區(qū)域上方，導(dǎo)電柱上方，以及第一互連層上方。作為第二互連級(jí)，互連級(jí)350也可以布置在導(dǎo)電通孔下方，第三互連級(jí)下方，以及稍后形成的提供到MOSFET單元外部的器件的電連接的凸塊下方。作為第三互連級(jí)，互連級(jí)350配置成連接到稍后形成的源和漏凸塊或互連，例如如圖6a-6i中所示，其提供第二互連層和MOSFET單元外部的器件之間的電連接。在一個(gè)實(shí)施例中，來自圖6a-6i的源和漏凸塊附連在十字形狀(+)源導(dǎo)板354和漏導(dǎo)板356的中心。源和漏凸塊或互連還包括接合引線、導(dǎo)電膏料、柱形凸塊、微凸塊或其它電互連。圖9示出本發(fā)明的另一實(shí)施例，其類似于圖4a_4t、圖7a_7c以及圖8所示的實(shí)施例。圖9示出MOSFET單元360的等距三維視圖。類似于例如在圖4t所示的源區(qū)域160和漏區(qū)域170，MOSFET單元360包括源區(qū)域372和漏區(qū)域374。類似于來自圖4d的多晶硅層138,多晶娃層364形成于半導(dǎo)體晶片362上方。部分的多晶娃層364通過蝕刻工藝被移除，并且圖9所示的其余部分的多晶硅層364用作MOSFET單元360中晶體管的柵。類似于來自圖4h的絕緣層150，絕緣層366形成于多晶硅層364周圍并且在部分的源區(qū)域372和漏區(qū)域374上方延伸。類似于圖4j中的硅化物層174，硅化物層368形成為源區(qū)域372和漏區(qū)域374上方的薄層。導(dǎo)電通孔378形成于源區(qū)域372上方并且導(dǎo)電通孔380形成于漏區(qū)域374上方。導(dǎo)電通孔378和380包括W、Al、Cu、Sn、Ni、Au、Ag、Ti、多晶硅或其它合適導(dǎo)電材料，并且使用PVD、CVD、電解電鍍、化學(xué)電鍍工藝或其它合適金屬沉積工藝形成。導(dǎo)電通孔378和380提供分別從源區(qū)域372和漏區(qū)域374到第一互連層382的電連接。第一互連層382形成于MOSFET單元360上方，導(dǎo)電通孔378和380上方，以及源區(qū)域372和漏區(qū)域374上方。類似于來自圖41的源導(dǎo)板196和漏導(dǎo)板198并且類似于來自圖4ο的源導(dǎo)板216和漏導(dǎo)板218,第一互連層382包括源導(dǎo)板或?qū)щ妼?84以及漏導(dǎo)板或?qū)щ妼?86。源導(dǎo)板384形成于源區(qū)域372上方并且利用導(dǎo)電通孔378電連接到源區(qū)域372。漏導(dǎo)板386形成于漏區(qū)域374上方并且利用導(dǎo)電通孔380電連接到漏區(qū)域374。源導(dǎo)板384也電連接到形成于源導(dǎo)板384上方的導(dǎo)電通孔，類似于圖4r所示的導(dǎo)電通孔226。漏導(dǎo)板386也電連接到導(dǎo)電通孔390，導(dǎo)電通孔390形成于漏導(dǎo)板386上方并且電連接到第二互連層394。類似于圖4r和4s中示為第三互連層的源焊盤236，第二互連層394形成于MOSFET單元360上方。第二互連層394也形成于源區(qū)域372和漏區(qū)域374上方，導(dǎo)電通孔378、380和390上方，以及包括源導(dǎo)板384和漏導(dǎo)板386的第一互連層382上方。圖9不出形成為漏焊盤396的第二互連層394，該漏焊盤396連接到漏凸塊398從而提供漏區(qū)域374和MOSFET 單元360外部的器件之間的電連接。如上文在圖6a-6i中所述，漏凸塊398形成于漏焊盤396上方。漏凸塊提供從漏區(qū)域374到MOSFET單元360外部的器件的電連接。漏凸塊代表可以形成于漏焊盤396上方的一種類型的互連結(jié)構(gòu)。源凸塊或互連398也包括接合引線、導(dǎo)電膏料、柱形凸塊、微凸塊或其它電互連。圖IOa示出分割的功率MOSFET單元400，其類似于來自圖5a和6i的功率MOSFET258或者來自圖5b的功率MOSFET 259，短導(dǎo)電凸塊401安裝到基板或多層PCB 402，凸塊401朝向基板取向。當(dāng)功率MOSFET安裝到基板時(shí)，基板402為功率MOSFET 400提供整體結(jié)構(gòu)支撐和電互連。基板402進(jìn)一步包括導(dǎo)電接觸404。在圖IOb中，功率MOSFET 400安裝到基板402。無(wú)底填料材料沉積在凸塊401周圍或者基板402和功率MOSFET 400之間。凸塊401經(jīng)過多個(gè)回流以改善電和機(jī)械連接。凸 塊401的多個(gè)回流包括回流凸塊401，以用于將凸塊連接到功率MOSFET 400 ;在連接到功率MOSFET 400時(shí)回流凸塊401，從而將功率MOSFET 400和凸塊401連接到基板402 ;在將基板402安裝到附加基板或多層PCB時(shí)回流凸塊401 ;以及回流凸塊401，以用于安裝附加組件到附加基板或多層PCB或者用于附加基板或多層PCB的返工。由于相對(duì)于比如圖Ib所示凸塊28的傳統(tǒng)球形凸塊，凸塊401高度減小，即使在沒有底填料材料時(shí)，凸塊401橋接和電短路的風(fēng)險(xiǎn)顯著減小。凸塊401中存在的凸塊材料的減小體積在回流期間趨于在UBM層上方保持在合適位置，而不擴(kuò)展從而接觸其它凸塊以及致使電短路。因此，對(duì)底填料材料的需求減小，并且底填料材料致使半導(dǎo)體管芯破裂和失效的難度減輕。使用膏料印刷、壓縮模塑、轉(zhuǎn)移模塑、液體密封劑模塑、真空壓合或其它合適敷料器，密封劑408形成于基板402上方，并且形成于功率MOSFET 400上方和周圍。密封劑408可以是聚合物復(fù)合材料，諸如具有填料的環(huán)氧樹脂、具有填料的環(huán)氧丙烯酸酯或者具有適當(dāng)填料的聚合物。密封劑408是不導(dǎo)電的，提供物理支撐，并且在環(huán)境上保護(hù)功率MOSFET400免受外部元件和污染物影響。部分的密封劑408至少部分地在功率MOSFET 400和基板402之間，特別是在功率MOSFET 400的周邊附近延伸。密封劑408也可以完全在功率MOSFET 400下方延伸從而完全填充功率MOSFET 400和基板402之間的空洞。由于凸塊401的減小高度和低廓形，功率MOSFET 400由于放置密封劑408而偏移的風(fēng)險(xiǎn)減小。附加地，利用均勻地沉積的密封劑，不存在由不均勻底填料材料造成的機(jī)械、熱和化學(xué)應(yīng)力的問題。包括利用短導(dǎo)電凸塊401安裝到基板402的功率MOSFET 400的封裝410的配置形成短于利用傳統(tǒng)球形凸塊的功率MOSFET 400的晶體管和基板402之間的電路徑。更短的電路徑導(dǎo)致更低電阻和更小電感，特別是對(duì)于高頻應(yīng)用。由于功率MOSFET和基板402之間減小的焊點(diǎn)高度(standoff height),更短的電路徑還導(dǎo)致功率MOSFET 400的提升的熱性能,其中減小的焊點(diǎn)高度允許來自功率MOSFET的熱量更容易傳遞到基板。因此，包括利用短導(dǎo)電凸塊將功率MOSFET附連到基板而不使用底填料模塑的封裝410的配置在維持魯棒電連接同時(shí)減小焊料橋接以及凸塊之間短路的問題，由此提高良率和可靠性。 盡管已經(jīng)詳細(xì)說明了本發(fā)明的一個(gè)或更多實(shí)施例，但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)意識(shí)至IJ，可以在不偏離如隨后的權(quán)利要求提及的本發(fā)明的范圍的情況下對(duì)那些實(shí)施例做出修改和改寫。
權(quán)利要求
1.一種制作半導(dǎo)體器件的方法，包括 提供基板，該基板包括源區(qū)域和相鄰漏區(qū)域； 在源和漏區(qū)域上方形成硅化物層； 在硅化物層上方形成第一互連層，第一互連層包括連接到源區(qū)域的第一導(dǎo)板以及連接到漏區(qū)域的第二導(dǎo)板； 將導(dǎo)電層形成在第一互連層上方并且電連接到第一互連層； 在基板上方布置掩模，掩模中的開口在導(dǎo)電層上方對(duì)準(zhǔn)；以及 在開口中沉積導(dǎo)電材料以形成互連。
2.如權(quán)利要求I所述的方法，進(jìn)一步包括在第一互連層上方形成第二互連層，第二互連層具有彼此平行并且與第一和第二導(dǎo)板正交的第三導(dǎo)板和第四導(dǎo)板。
3.如權(quán)利要求I所述的方法，進(jìn)一步包括 將源區(qū)域形成為延伸跨過基板的條帶；以及 將漏區(qū)域形成為延伸跨過基板并且平行于源區(qū)域的條帶。
4.如權(quán)利要求I所述的方法，其中第一和第二導(dǎo)板為矩形形狀、十字形狀(+)、L形狀(L)或T形狀⑴。
5.一種制作半導(dǎo)體器件的方法，包括 提供基板； 在基板上形成具有硅化物層的晶體管； 將第一互連層形成在晶體管上方并且連接到晶體管； 將導(dǎo)電層形成在第一互連層上方并且連接到第一互連層； 在基板上方布置掩模，掩模中的開口在導(dǎo)電層上方對(duì)準(zhǔn)；以及 在開口中沉積導(dǎo)電材料以形成互連。
6.如權(quán)利要求5所述的方法，進(jìn)一步包括 將該晶體管形成為具有源區(qū)域和相鄰漏區(qū)域；以及 在源和漏區(qū)域上方形成硅化物層。
7.如權(quán)利要求5所述的方法，進(jìn)一步包括使該第一互連層形成為具有彼此平行的第一導(dǎo)板和第二導(dǎo)板。
8.如權(quán)利要求7所述的方法，進(jìn)一步包括在第一互連層上方形成第二互連層，第二互連層具有彼此平行并且與第一和第二導(dǎo)板正交的第三導(dǎo)板和第四導(dǎo)板。
9.如權(quán)利要求6所述的方法，進(jìn)一步包括 將源區(qū)域形成為延伸跨過基板的條帶；以及 將漏區(qū)域形成為延伸跨過基板并且平行于源區(qū)域的條帶。
10.如權(quán)利要求5所述的方法，其中第一互連層為矩形形狀、十字形狀(+)、L形狀(L)或T形狀⑴。
11.一種半導(dǎo)體器件，包括 基板，其包括源區(qū)域和相鄰漏區(qū)域； 硅化物層，其布置在源和漏區(qū)域上方； 第一互連層，其形成于硅化物層上方，第一互連層包括連接到源區(qū)域的第一導(dǎo)板以及連接到漏區(qū)域的第二導(dǎo)板；導(dǎo)電層，其形成于第一互連層上方并且電連接到第一互連層；以及 互連，其電連接到導(dǎo)電層，互連具有由掩模開口的體積確定的導(dǎo)電材料的體積。
12.如權(quán)利要求11所述的半導(dǎo)體器件，其中第一導(dǎo)板和第二導(dǎo)板是彼此平行的并且正交于源和漏區(qū)域。
13.如權(quán)利要求11所述的半導(dǎo)體器件，其中第二互連層形成于第一互連層上方，第二互連層具有彼此平行并且與第一和第二導(dǎo)板正交的第三導(dǎo)板和第四導(dǎo)板。
14.如權(quán)利要求11所述的半導(dǎo)體器件，其中 源區(qū)域形成為延伸跨過基板的條帶；以及 漏區(qū)域形成為延伸跨過基板并且平行于源區(qū)域的條帶。
15.如權(quán)利要求11所述的半導(dǎo)體器件，其中第一和第二導(dǎo)板為矩形形狀、十字形狀(+)、L形狀(L)或T形狀⑴。
全文摘要
本發(fā)明涉及半導(dǎo)體器件和形成功率MOSFET的方法。半導(dǎo)體器件具有基板，源區(qū)域和漏區(qū)域形成于基板上。硅化物層布置在源區(qū)域和漏區(qū)域上方。第一互連層形成于硅化物層上方并且包括連接到源區(qū)域的第一導(dǎo)板以及連接到漏區(qū)域的第二導(dǎo)板。第二互連層形成于第一互連層上方并且包括連接到第一導(dǎo)板的第三導(dǎo)板和連接到第二導(dǎo)板的第四導(dǎo)板。凸塊下金屬化部(UBM)形成于第二互連層上方并且電連接到第二互連層。掩模布置在基板上方，掩模中的開口在UBM上方對(duì)準(zhǔn)。導(dǎo)電凸塊材料沉積在掩模中的開口內(nèi)。掩模被移除并且導(dǎo)電凸塊材料被回流以形成凸塊。
文檔編號(hào)H01L21/28GK102820259SQ20121018795
公開日2012年12月12日 申請(qǐng)日期2012年6月8日 優(yōu)先權(quán)日2011年6月8日
發(fā)明者S.J.安德森, D.N.奧卡達(dá) 申請(qǐng)人:長(zhǎng)城半導(dǎo)體公司