專利名稱：多晶硅電阻器結(jié)構(gòu)及其制造方法、多晶硅電阻器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，更具體地說(shuō)，本發(fā)明涉及一種多晶硅電阻器結(jié)構(gòu)及其制造方法。
背景技術(shù)：
在半導(dǎo)體芯片電路設(shè)計(jì)中，會(huì)大量的使用多晶硅電阻。一般電路設(shè)計(jì)人員多采用傳統(tǒng)的N型或P型多晶電阻，但這些電阻在制造過程中都需要硅化物阻擋層(salicide block layer, SAB)作為一個(gè)額外的掩膜以用于保護(hù)娃片表面,在其保護(hù)下,娃片不與其它 Ti,Co之類的金屬形成不期望的金屬硅化物，即需要增加一道光刻步驟。具體地說(shuō)，現(xiàn)有技術(shù)中的作為多晶硅電阻器的N型摻雜的多晶硅或者P型摻雜的多晶硅是通過在邏輯多晶硅 (本身是無(wú)摻雜的)上，進(jìn)行N型離子注入(通常是高濃度的硼(B)離子注入)或P型離子注入(通常是高濃度的磷(P)離子注入)而形成，它們都需要硅化物阻止層作為光罩。然而，硅化物阻止層的引入增大了工藝的復(fù)雜性，并且增大了制造成本。
在現(xiàn)有技術(shù)的改進(jìn)方案中提出的存儲(chǔ)多晶硅電阻不需要硅化物阻擋層，降低了制造成本。但是，該多晶硅電阻是η型電阻，溫度系數(shù)較大；加之該多晶硅為摻雜濃度較高，因此電阻值較小，不利于降低電路面積。
中國(guó)專利申請(qǐng)CN 102214560Α提出了一種利用存儲(chǔ)多晶硅MPOL形成多晶硅電阻器的方案，但是存儲(chǔ)多晶硅MPOL的最小寬度不能做得很小，由此限制了所制成的多晶硅電阻器的阻值大小，當(dāng)需要較大阻值的多晶硅電阻器時(shí)，需要很長(zhǎng)的存儲(chǔ)多晶硅條來(lái)實(shí)現(xiàn)大電阻，因此不利于節(jié)省芯片面積。
因此，希望能夠提出一種能夠在不使用硅化物阻擋層的情況下防止多晶硅電阻器表面形成金屬硅化物由此增大存儲(chǔ)多晶硅電阻率的簡(jiǎn)化多晶硅電阻器結(jié)構(gòu)制造方案。發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是針對(duì)現(xiàn)有技術(shù)中存在上述缺陷，提供一種能夠在不使用硅化物阻擋層的情況下防止多晶硅電阻器表面形成金屬硅化物由此增大多晶硅電阻率的簡(jiǎn)化的多晶硅電阻器結(jié)構(gòu)制造方法以及相應(yīng)的多晶硅電阻器結(jié)構(gòu)。
為了實(shí)現(xiàn)上述技術(shù)目的，根據(jù)本發(fā)明的第一方面，提供了一種多晶硅電阻器結(jié)構(gòu)制造方法，其包括第一步驟，用于在硅片中形成隔離區(qū)；第二步驟，用于在隔離區(qū)上形成第一多晶硅層的側(cè)壁以及第一多晶硅層；第三步驟，用于在第一多晶硅層上形成隔離物； 第四步驟，用于在隔離物上形成第二多晶硅層，其中第二多晶硅層及其與第一多晶硅層之間的隔離物不完全覆蓋第一多晶硅層的兩端；第五步驟，用于在所述第二多晶硅層上形成隔離物及第三多晶硅層，其中所述第三多晶硅層及其與第二多晶硅層之間的隔離物不完全覆蓋第一多晶硅層的兩端，并且不完全覆蓋的第二多晶硅層的兩端(即第一、第二多晶硅層都必須有不被完全覆蓋的兩端以形成金屬硅化物并用于電連接)；第六步驟，用于以第三多晶硅層為掩膜進(jìn)行離子注入，以便在第一多晶硅層的暴露的兩端的表面形成金屬硅化物，并且使第一多晶娃層的未暴露的部分的表面不形成金屬娃化物，并且在第二多晶娃層的暴露的兩端的表面形成金屬硅化物，并且使第二多晶硅層的未暴露的部分的表面不形成金屬硅化物；以及第七步驟，用于利用金屬布線連接處于第一多晶硅層的兩端的暴露端和第二多晶硅層的兩端的暴露端；第一多晶硅層與第二多晶硅層所形成的疊層電阻結(jié)構(gòu)利用電連接位于同一方向的第一、第二多晶硅層的金屬硅化物端，通過串聯(lián)的方式電連接以得到更大的電阻值。
優(yōu)選地，所述第一多晶硅層是利用自對(duì)準(zhǔn)非揮發(fā)存儲(chǔ)器生產(chǎn)過程中用于源極線的多晶硅層的生產(chǎn)步驟制造出來(lái)的。
優(yōu)選地，第一多晶硅層的側(cè)壁是利用自對(duì)準(zhǔn)非揮發(fā)存儲(chǔ)器生產(chǎn)過程中用于隔離浮柵和源極線的側(cè)墻結(jié)構(gòu)的生產(chǎn)步驟制造出來(lái)的。
優(yōu)選地，所述第二多晶硅層是利用自對(duì)準(zhǔn)非揮發(fā)存儲(chǔ)器的字線多晶硅層的生產(chǎn)步驟制造出來(lái)的；第一、第二多晶硅層之間的隔離物是自對(duì)準(zhǔn)非揮發(fā)存儲(chǔ)器的字線與浮柵隔離層過程形成的。
優(yōu)選地，所述第三多晶硅層是利用自對(duì)準(zhǔn)非揮發(fā)存儲(chǔ)器周邊電路M OS晶體管單元的柵極多晶硅層的生產(chǎn)步驟制造出來(lái)的；第二、第三多晶硅層之間的隔離物是柵極氧化層過程形成的。
優(yōu)選地，制成的半導(dǎo)體電阻器形成在第一多晶硅層和第二多晶硅層中，第一多晶硅層所構(gòu)成的電阻部分的寬度方向由制造過程中定義浮柵光罩的圖形的總寬度減去兩側(cè)電阻器側(cè)壁的寬度決定；第一多晶硅層所構(gòu)成的電阻部分的長(zhǎng)度方向由第三多晶硅層覆蓋的在金屬化工藝過程中未暴露出來(lái)的第一多晶硅層的長(zhǎng)度決定。第二多晶硅層所構(gòu)成的電阻部分的寬度方向由制造過程中定義字線光罩的圖形的寬度決定；第二多晶硅層所構(gòu)成的電阻部分的長(zhǎng)度方向由第三多晶硅層覆蓋的在金屬化工藝過程中未暴露出來(lái)的第二多晶硅層的長(zhǎng)度決定。第二、第三多晶硅層的形狀由其各自的光罩圖形決定。
根據(jù)本發(fā)明的第二方面，提供了一種多晶硅電阻器結(jié)構(gòu)，其包括在硅片中形成的隔離區(qū)、在隔離區(qū)上形成的第一多晶硅層及其側(cè)壁、在第一多晶硅層上形成的隔離物、在隔離物上形成的第二多晶硅層、以及在所述第二多晶硅層上形成的隔離物及第三多晶硅層； 其中，第二多晶硅層及其與第一多晶硅層之間的隔離物不完全覆蓋第一多晶硅層的兩端； 所述第三多晶硅層及其與第二多晶硅層之間的隔離物不完全覆蓋第一多晶硅層的兩端，并且不完全覆蓋的第二多晶硅層的兩端(即第一、第二多晶硅層都必須有不被完全覆蓋的兩端以形成金屬硅化物并用于電連接)；其中，在第一多晶硅層的暴露的兩端的表面形成有金屬硅化物，并且使第一多晶硅層的未暴露的部分的表面不形成金屬硅化物；并且，在第二多晶硅層的暴露的兩端的表面形成有金屬硅化物，并且使第二多晶硅層的未暴露的部分的表面不形成金屬娃化物。
優(yōu)選地，所述第二多晶硅層為自對(duì)準(zhǔn)非揮發(fā)存儲(chǔ)器的字線多晶硅層。
優(yōu)選地，所述第三多晶硅層自對(duì)準(zhǔn)非揮發(fā)存儲(chǔ)器周邊電路MOS晶體管單元的柵極多晶娃層。
優(yōu)選地，半導(dǎo)體電阻器形成在第一多晶硅層和第二多晶硅層中，第一多晶硅層所構(gòu)成的電阻部分的寬度方向由制造過程中定義浮柵光罩的圖形的總寬度減去兩側(cè)電阻器側(cè)壁的寬度決定；第一多晶硅層所構(gòu)成的電阻部分的長(zhǎng)度方向由第三多晶硅層覆蓋的在金屬化工藝過程中未暴露出來(lái)的第一多晶硅層的長(zhǎng)度決定。第二多晶硅層所構(gòu)成的電阻部分的寬度方向由制造過程中定義字線光罩的圖形的寬度決定；第二多晶硅層所構(gòu)成的電阻部分的長(zhǎng)度方向由第三多晶硅層覆蓋的在金屬化工藝過程中未暴露出來(lái)的第二多晶硅層的長(zhǎng)度決定。第二、第三多晶硅層的形狀由其各自的光罩圖形決定。
根據(jù)本發(fā)明的第二方面，提供了一種通過將多個(gè)根據(jù)本發(fā)明的第二方面所述的多晶硅電阻器結(jié)構(gòu)進(jìn)行電連接串聯(lián)而得到的多晶硅電阻器，其中，多個(gè)多晶硅電阻器結(jié)構(gòu)的第三多晶硅層作為覆蓋層整體覆蓋所述多個(gè)多晶硅電阻電阻器結(jié)構(gòu)的形成電阻的非金屬硅化物部分。
在本發(fā)明中，第三多晶硅層起到了保護(hù)下面的第一多晶硅層和第二多晶硅層不形成金屬硅化物的作用，由此起到了與硅化物阻止層相同的功能；所以，本發(fā)明實(shí)施例有利地通過利用第三多晶硅層作為非硅化物結(jié)構(gòu)的掩膜，避免了硅化物阻止層的使用。使得工藝變得簡(jiǎn)單，并且降低了工藝成本，縮短了制造周期。并且，上述步驟可整合在自對(duì)準(zhǔn)非揮發(fā)存儲(chǔ)器電路制造的各個(gè)步驟中，無(wú)需增加新的步驟。此外，與現(xiàn)有技術(shù)中利用字線多晶硅層形成多晶硅電阻器的方案相比，第一多晶硅層所構(gòu)成的電阻部分與第二多晶硅層所構(gòu)成的電阻部分通過暴露端的連接而串聯(lián)，由此形成了最終的半導(dǎo)體電阻器，所以有效地在不增大器件或芯片面積的情況下增大了半導(dǎo)體電阻器的電阻值。


結(jié)合附圖，并通過參考下面的詳細(xì)描述，將會(huì)更容易地對(duì)本發(fā)明有更完整的理解并且更容易地理解其伴隨的優(yōu)點(diǎn)和特征，其中
圖I示意性地示出了根據(jù)本發(fā)明第一實(shí)施例的多晶硅電阻器結(jié)構(gòu)制造方法的流程圖。
圖2示意性地示出了根據(jù)本發(fā)明第二實(shí)施例的多晶硅電阻器結(jié)構(gòu)的俯視的區(qū)域位置關(guān)系圖。
圖3示意性地示出了根據(jù)本發(fā)明第二實(shí)施例的多晶硅電阻器結(jié)構(gòu)的俯視的另一區(qū)域位置關(guān)系圖。
圖4示意性地示出了根據(jù)本發(fā)明第二實(shí)施例的多晶硅電阻器結(jié)構(gòu)的截面圖。
需要說(shuō)明的是，附圖用于說(shuō)明本發(fā)明，而非限制本發(fā)明。注意，表示結(jié)構(gòu)的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標(biāo)有相同或者類似的標(biāo)號(hào)。
具體實(shí)施方式
為了使本發(fā)明的內(nèi)容更加清楚和易懂，下面結(jié)合具體實(shí)施例和附圖對(duì)本發(fā)明的內(nèi)容進(jìn)行詳細(xì)描述。
<第一實(shí)施例>
圖I示意性地示出了根據(jù)本發(fā)明第一實(shí)施例的多晶硅電阻器結(jié)構(gòu)制造方法的流程圖。圖2和圖4示出了相應(yīng)的多晶硅電阻器結(jié)構(gòu)，其中圖I示意性地示出了部分區(qū)域的位置關(guān)系。
結(jié)合圖I、圖2以及圖4(圖4是沿著圖2的線A-A截取的截面圖)所示，根據(jù)本發(fā)明第一實(shí)施例的多晶硅電阻器結(jié)構(gòu)制造方法包括6
第一步驟SI :在硅片(未圖示出來(lái))中形成隔離區(qū)11，例如隔離區(qū)11是淺溝槽隔離區(qū)或者其它類型的隔離區(qū)；
第二步驟S2 :在隔離區(qū)11上形成第一多晶硅層2以及第一多晶硅層2的側(cè)壁 13 (第一多晶硅層2兩側(cè)的介質(zhì))，優(yōu)選地，所述第一多晶硅層2是利用自對(duì)準(zhǔn)非揮發(fā)存儲(chǔ)器存儲(chǔ)器生產(chǎn)過程中用于源極線的多晶硅層的生產(chǎn)步驟制造出來(lái)的；
優(yōu)選地，第一多晶硅層2的側(cè)壁是利用自對(duì)準(zhǔn)非揮發(fā)存儲(chǔ)器生產(chǎn)過程中用于隔離浮柵和源極線的側(cè)墻結(jié)構(gòu)的生產(chǎn)步驟制造出來(lái)的。
第三步驟S3 :在第一多晶硅層2上形成隔離物12 ；
第四步驟S4 :在隔離物12上形成第二多晶硅層4，其中第二多晶硅層4及其與第一多晶硅層2之間的隔離物12不完全覆蓋第一多晶硅層2的兩端(即，暴露第一多晶硅層 2的兩端的部分區(qū)域)；例如，可按照第二多晶硅層光罩定義的圖形通過刻蝕掉第一多晶硅層2的兩端位置處的第二多晶硅層4和隔離物12來(lái)使得第二多晶硅層4和隔離物12不完全覆蓋第一多晶硅層2的兩端的頂部。優(yōu)選地，所述第二多晶硅層4為自對(duì)準(zhǔn)非揮發(fā)存儲(chǔ)器的字線多晶娃層(memorypoly, MP0L);第一、第二多晶娃層之間的隔離物是自對(duì)準(zhǔn)非揮發(fā)存儲(chǔ)器的字線與浮柵隔離層過程形成的。
第五步驟S5 :用于在所述第二多晶硅層4上形成隔離物41及第三多晶硅層3，其中所述第三多晶硅層3及其與第二多晶硅層4之間的隔離物41不完全覆蓋第一多晶硅層 2的兩端(即，暴露第一多晶硅層2的兩端的部分區(qū)域)，并且不完全覆蓋的第二多晶硅層 4的兩端；例如，可按照第三多晶硅層光罩定義的圖形通過刻蝕掉第一、第二多晶硅層的兩端位置處的第三多晶硅層3和隔離物41來(lái)使得第三多晶硅層3和隔離物41不完全覆蓋第一多晶硅層2、第二多晶硅層4的兩端的頂部。(即第一、第二多晶硅層都必須有不被完全覆蓋的兩端以形成金屬硅化物并用于電連接)；
具體地說(shuō)，第三多晶硅層3包括圖2所示的方框BI所示的區(qū)域除去方框B2和方框B3所示的區(qū)域，即在金屬硅化物形成過程中暴露了方框B2和方框B3所示的區(qū)域。
優(yōu)選地，所述第三多晶硅層3是自對(duì)準(zhǔn)非揮發(fā)存儲(chǔ)器周邊電路MOS晶體管單元的柵極多晶硅層工藝過程制造出來(lái)的，第二、第三多晶硅層之間的隔離物是柵極氧化層工藝過程制造出來(lái)的。
第六步驟S6 :用于以第三多晶硅層3為掩膜進(jìn)行離子注入，以便在第一多晶硅層2 的暴露的兩端的表面形成金屬硅化物，并且使第一多晶硅層2的未暴露的部分的表面不形成金屬硅化物；并且，在第二多晶硅層4的暴露的兩端的表面形成金屬硅化物，并且使第二多晶娃層4的未暴露的部分的表面不形成金屬娃化物；
即，由于隔離物12、第二多晶娃層4和第三多晶娃層3都不完全覆蓋第一多晶娃層 2的兩端的頂部，由此第一多晶硅層2的兩端暴露，從而第一多晶硅層2的暴露的兩端的區(qū)域上形成了金屬硅化物，從而有利于在其中形成第一觸點(diǎn)連接61和第四觸點(diǎn)連接64。
而且，由于隔離物41、第三多晶硅層3都不完全覆蓋第二多晶硅層4的兩端的頂部 (即第一、第二多晶硅層都必須有不被完全覆蓋的兩端以形成金屬硅化物并用于電連接)， 由此第二多晶硅層4的兩端暴露，從而第二多晶硅層4的暴露的兩端的區(qū)域上形成了金屬硅化物，從而有利于在其中形成第二觸點(diǎn)連接62和第三觸點(diǎn)連接63。其中，例如，第二觸點(diǎn)連接62和第三觸點(diǎn)連接63作為電阻器的兩個(gè)連接端。
第七步驟S7 :用于利用金屬布線連接處于第一多晶硅層2的兩端的暴露端和第二多晶硅層4的兩端的暴露端，;第一多晶硅層2與第二多晶硅層4所形成的疊層電阻結(jié)構(gòu)利用電連接位于同一方向的第一、第二多晶硅層的金屬硅化物端，通過串聯(lián)的方式電連接以得到更大的電阻值。
例如，可以利用金屬布線連接第三觸點(diǎn)連接63和第四觸點(diǎn)連接64。第一多晶硅層 2的另一暴露端和第二多晶硅層4的另一暴露端不連接。第一多晶硅層2所形成的電阻與第二多晶硅層4所形成的電阻通過串聯(lián)的方式電連接以得到更大的電阻值。
由此，如圖4所示，制成的半導(dǎo)體電阻器形成在第一多晶硅層2和第二多晶硅層4 中，第一多晶硅層2所構(gòu)成的電阻部分的寬度方向由制造過程中定義浮柵光罩的圖形7(如圖3所示)的總寬度減去兩側(cè)電阻器側(cè)壁13的寬度決定；第一多晶硅層2所構(gòu)成的電阻部分的長(zhǎng)度方向由第三多晶硅層3覆蓋的在金屬化工藝過程中未暴露出來(lái)的第一多晶硅層的長(zhǎng)度決定，第二多晶硅層4、第三多晶硅層3的形狀由其各自的光罩圖形決定。第二多晶硅層4所構(gòu)成的電阻部分的寬度方向由制造過程中定義字線光罩的圖形的寬度決定；第二多晶硅層4所構(gòu)成的電阻部分的長(zhǎng)度方向由第三多晶硅層3覆蓋的在金屬化工藝過程中未暴露出來(lái)的第二多晶硅層4的長(zhǎng)度決定。第二多晶硅層4所構(gòu)成的電阻部分的寬度方向由制造過程中定義字線光罩的圖形的寬度決定；第二多晶硅層4所構(gòu)成的電阻部分的長(zhǎng)度方向由第三多晶硅層3覆蓋的在金屬化工藝過程中未暴露出來(lái)的第二多晶硅層4的長(zhǎng)度決定。
第一多晶硅層2所構(gòu)成的電阻部分與第二多晶硅層4所構(gòu)成的電阻部分通過第二觸點(diǎn)連接62和第三觸點(diǎn)連接63的連接而串聯(lián)，由此形成了最終的半導(dǎo)體電阻器，所以有效地在不增大器件或芯片面積的情況下增大了半導(dǎo)體電阻器的電阻值。
所以，實(shí)際上，第三多晶硅層起到了保護(hù)下面的第一多晶硅層和第二多晶硅層不形成金屬硅化物的作用，由此起到了與硅化物阻止層相同的功能；所以，本發(fā)明實(shí)施例有利地通過利用第三多晶硅層作為非硅化物結(jié)構(gòu)的掩膜，避免了硅化物阻止層的使用。使得工藝變得簡(jiǎn)單，并且降低了工藝成本，縮短了制造周期。并且，上述步驟可整合在自對(duì)準(zhǔn)非揮發(fā)存儲(chǔ)器電路制造的各個(gè)步驟中，無(wú)需增加新的步驟。此外，與現(xiàn)有技術(shù)中利用字線多晶硅層形成多晶硅電阻器的方案相比，第一多晶硅層所構(gòu)成的電阻部分與第二多晶硅層所構(gòu)成的電阻部分通過暴露端的連接而串聯(lián)，由此形成了最終的半導(dǎo)體電阻器，所以有效地在不增大器件或芯片面積的情況下增大了半導(dǎo)體電阻器的電阻值。
進(jìn)一步地，如果需要形成較大的電阻，可以對(duì)多個(gè)上述電阻結(jié)構(gòu)進(jìn)行電連接串聯(lián)； 同時(shí)，第三多晶硅層作為覆蓋層可以整體覆蓋多個(gè)電阻結(jié)構(gòu)的形成電阻的非金屬硅化物部分，以減少面積。
<第二實(shí)施例>
圖2示意性地示出了根據(jù)本發(fā)明第二實(shí)施例的多晶硅電阻器結(jié)構(gòu)的俯視的部分示意圖。圖4示意性地示出了根據(jù)本發(fā)明第二實(shí)施例的多晶硅電阻器結(jié)構(gòu)的截面圖。具體地說(shuō)，圖4是沿著圖2的線A-A截取的截面圖。
如圖2和圖4所示，根據(jù)本發(fā)明第二實(shí)施例的多晶硅電阻器結(jié)構(gòu)包括在硅片中形成的隔離區(qū)11 (例如隔離區(qū)11是淺溝槽隔離區(qū)或者其它類型的隔離區(qū))、在隔離區(qū)11上形成的第一多晶娃層2以及第一多晶娃層2的側(cè)壁13 (第一多晶娃層2兩側(cè)的介質(zhì),優(yōu)選地，所述第一多晶硅層2 (其中第一多晶硅層2是利用自對(duì)準(zhǔn)非揮發(fā)存儲(chǔ)器生產(chǎn)過程中用于源極線的多晶硅層的生產(chǎn)步驟制造出來(lái)的)、在第一多晶硅層2上形成的隔離物12 (優(yōu)選地， 第一多晶硅層2的側(cè)壁是利用自對(duì)準(zhǔn)非揮發(fā)存儲(chǔ)器生產(chǎn)過程中用于隔離浮柵和源極線的側(cè)墻結(jié)構(gòu)的生產(chǎn)步驟制造出來(lái)的)、在隔離物12上形成的第二多晶硅層4(其中隔離物12 及第二多晶硅層4不完全覆蓋第一多晶硅層2的兩端；例如，可通過刻蝕掉第一多晶硅層2 的兩端位置處的第二多晶硅層4來(lái)使得第二多晶硅層4不完全覆蓋第一多晶硅層2的兩端的頂部；優(yōu)選地，所述隔離物41是字線的遂穿氧化層工藝過程制造出來(lái)的，所述第二多晶硅層4是自對(duì)準(zhǔn)非揮發(fā)存儲(chǔ)器的字線多晶硅層工藝過程制造出來(lái)的)、在所述第二多晶硅層4上形成的隔離物41及第三多晶硅層3 (其中所述隔離物41及第三多晶硅層3不完全覆蓋第一多晶硅層2的兩端，并且不完全覆蓋的第二多晶硅層4的兩端(即第一、第二多晶硅層都必須有不被完全覆蓋的兩端以形成金屬硅化物并用于電連接)；優(yōu)選地，所述第三多晶硅層3是自對(duì)準(zhǔn)非揮發(fā)存儲(chǔ)器周邊電路MOS晶體管的柵極多晶硅層工藝過程制造出來(lái)的，隔離物41是周邊電路MOS晶體管的柵極氧化層工藝過程制造出來(lái)的)。
在第一多晶娃層2的暴露的兩端的表面形成有金屬娃化物，并且使第一多晶娃層 2的未暴露的部分的表面不形成金屬硅化物；并且，在第二多晶硅層4的暴露的兩端的表面形成有金屬硅化物，并且使第二多晶硅層4的未暴露的部分的表面不形成金屬硅化物。
具體地說(shuō)，在離子注入過程中，由于隔離物12、第二多晶硅層4和第三多晶硅層3 都不完全覆蓋第一多晶硅層2的 兩端的頂部，由此第一多晶硅層2的兩端暴露，從而第一多晶硅層2的暴露的兩端的區(qū)域上形成了金屬硅化物，從而有利于在其中形成第一觸點(diǎn)連接 61和第四觸點(diǎn)連接64。
而且，在離子注入過程中，由于隔離物12、第三多晶硅層3都不完全覆蓋第二多晶硅層4的兩端的頂部，由此第二多晶硅層4的兩端暴露，從而第二多晶硅層4的暴露的兩端的區(qū)域上形成了金屬硅化物，從而有利于在其中形成第二觸點(diǎn)連接62和第三觸點(diǎn)連接63。 其中，例如，第二觸點(diǎn)連接62和第三觸點(diǎn)連接63作為電阻器的兩個(gè)連接端。
其中，利用金屬布線連接處于第一多晶硅層2的一個(gè)暴露端和第二多晶硅層4的一個(gè)暴露端，例如，可以利用金屬布線連接第三觸點(diǎn)連接63和第四觸點(diǎn)連接64。第一多晶硅層2所形成的電阻與第二多晶硅層4所形成的電阻通過串聯(lián)的方式電連接以得到更大的電阻值。
為了便于理解，圖3中示出了自對(duì)準(zhǔn)非揮發(fā)存儲(chǔ)器周邊電路MOS晶體管單元的浮柵區(qū)域7，由此可以更方便地看出各個(gè)區(qū)域的相對(duì)位置情況。
制成的半導(dǎo)體電阻器形成在第一多晶硅層2和第二多晶硅層4中，第一多晶硅層2 所構(gòu)成的電阻部分的寬度方向由制造過程中定義浮柵光罩的圖形7 (如圖3所示)的總寬度減去兩側(cè)電阻器側(cè)壁13的寬度決定；第一多晶硅層2所構(gòu)成的電阻部分的長(zhǎng)度方向由第三多晶硅層覆蓋的在金屬化工藝過程中未暴露出來(lái)的第一多晶硅層的長(zhǎng)度決定，第二多晶硅層4、第三多晶硅層3的形狀由其各自的光罩圖形決定。
第一多晶硅層2所構(gòu)成的電阻部分與第二多晶硅層4所構(gòu)成的電阻部分例如通過第二觸點(diǎn)連接62和第三觸點(diǎn)連接63的連接而串聯(lián)，由此形成了最終的半導(dǎo)體電阻器，所以有效地在不增大器件或芯片面積的情況下增大了半導(dǎo)體電阻器的電阻值。
進(jìn)一步地，如果需要形成較大的電阻，可以使用多個(gè)本電阻結(jié)構(gòu)進(jìn)行電連接串聯(lián)；同時(shí)，第三多晶硅層作為覆蓋層可以整體覆蓋多個(gè)電阻結(jié)構(gòu)的形成電阻的非金屬硅化物部分，以減少面積。
此外，需要說(shuō)明的是，除非特別說(shuō)明或者指出，否則說(shuō)明書中的術(shù)語(yǔ)“第一”、“第二”、“第三”等描述僅僅用于區(qū)分說(shuō)明書中的各個(gè)組件、元素、步驟等，而不是用于表示各個(gè)組件、元素、步驟之間的邏輯關(guān)系或者順序關(guān)系等。
可以理解的是，雖然本發(fā)明已以較佳實(shí)施例披露如上，然而上述實(shí)施例并非用以限定本發(fā)明。對(duì)于任何熟悉本領(lǐng)域的技術(shù)人員而言，在不脫離本發(fā)明技術(shù)方案范圍情況下， 都可利用上述揭示的技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案作出許多可能的變動(dòng)和修飾，或修改為等同變化的等效實(shí)施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所做的任何簡(jiǎn)單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
權(quán)利要求
1.一種多晶硅電阻器結(jié)構(gòu)制造方法，其特征在于包括第一步驟，用于在硅片中形成隔離區(qū)；第二步驟，用于在隔離區(qū)上形成第一多晶硅層的側(cè)壁以及第一多晶硅層；第三步驟，用于在第一多晶硅層上形成隔離物；第四步驟，用于在隔離物上形成第二多晶硅層，其中第二多晶硅層及其與第一多晶硅層之間的隔離物不完全覆蓋第一多晶硅層的兩端；第五步驟，用于在所述第二多晶硅層上形成隔離物及第三多晶硅層，其中所述第三多晶硅層及其與第二多晶硅層之間的隔 離物不完全覆蓋第一多晶硅層的兩端，并且不完全覆蓋的第二多晶硅層的兩端；第六步驟，用于以第三多晶硅層為掩膜進(jìn)行離子注入，金屬硅化物形成過程，以便在第一多晶娃層的暴露的兩端的表面形成金屬娃化物，并且使第一多晶娃層的未暴露的部分的表面不形成金屬硅化物，并且在第二多晶硅層的暴露的兩端的表面形成金屬硅化物，并且使第二多晶硅層的未暴露的部分的表面不形成金屬硅化物；以及第七步驟，用于利用金屬布線連接處于第一多晶硅層的兩端的暴露端和第二多晶硅層的兩端的暴露端；第一多晶硅層與第二多晶硅層所形成的疊層電阻結(jié)構(gòu)利用電連接位于同一方向的第一、第二多晶硅層的金屬硅化物端，通過串聯(lián)的方式電連接以得到更大的電阻值。
2.根據(jù)權(quán)利要求I所述的多晶硅電阻器結(jié)構(gòu)制造方法，其特征在于，所述第一多晶硅層是利用自對(duì)準(zhǔn)非揮發(fā)存儲(chǔ)器生產(chǎn)過程中用于源極線的多晶硅層的生產(chǎn)步驟制造出來(lái)的。
3.根據(jù)權(quán)利要求I或2所述的多晶硅電阻器結(jié)構(gòu)制造方法，其特征在于，第一多晶硅層的側(cè)壁是利用自對(duì)準(zhǔn)非揮發(fā)存儲(chǔ)器生產(chǎn)過程中用于隔離浮柵和源極線的側(cè)墻結(jié)構(gòu)的生產(chǎn)步驟制造出來(lái)的。
4.根據(jù)權(quán)利要求I或2所述的多晶硅電阻器結(jié)構(gòu)制造方法，其特征在于，所述第二多晶硅層是利用自對(duì)準(zhǔn)非揮發(fā)存儲(chǔ)器生產(chǎn)過程中用于字線的多晶硅層的生產(chǎn)步驟制造出來(lái)的。。
5.根據(jù)權(quán)利要求I或2所述的多晶硅電阻器結(jié)構(gòu)制造方法，其特征在于，所述第三多晶硅層是利用自對(duì)準(zhǔn)非揮發(fā)存儲(chǔ)器生產(chǎn)過程中用于周邊電路MOS晶體管單元的柵極多晶硅層制造出來(lái)的。
6.根據(jù)權(quán)利要求1-5之一所述的多晶硅電阻器結(jié)構(gòu)制造方法，其特征在于，制成的半導(dǎo)體電阻器形成在第一多晶硅層和第二多晶硅層中，第一多晶硅層所構(gòu)成的電阻部分的寬度方向由制造過程中定義浮柵光罩的圖形的總寬度減去兩側(cè)電阻器側(cè)壁的寬度決定；第一多晶硅層所構(gòu)成的電阻部分的長(zhǎng)度方向由第二、第三多晶硅層覆蓋的在金屬化工藝過程中未暴露出來(lái)的第一多晶娃層的長(zhǎng)度決定；第二多晶硅層所構(gòu)成的電阻部分的寬度方向由制造過程中定義字線光罩的圖形的寬度決定；第二多晶硅層所構(gòu)成的電阻部分的長(zhǎng)度方向由第三多晶硅層覆蓋的在金屬化工藝過程中未暴露出來(lái)的第二多晶硅層的長(zhǎng)度決定；第二、第三多晶硅層的形狀由其各自的光罩圖形決定。
7.一種多晶硅電阻器結(jié)構(gòu)，其特征在于包括在硅片中形成的隔離區(qū)、在隔離區(qū)上形成的第一多晶硅層及其側(cè)壁、在第一多晶硅層的頂部形成的隔離物、在隔離物上形成的第二多晶硅層、以及在所述第二多晶硅層上形成的隔離物及第三多晶硅層；其中，第二多晶硅層及其與第一多晶硅層之間的隔離物不完全覆蓋第一多晶硅層的兩端；所述第三多晶硅層及其與第二多晶硅層之間的隔離物不完全覆蓋第一多晶硅層的兩端，并且不完全覆蓋的第二多晶硅層的兩端；即第一、第二多晶硅層都必須有不被完全覆蓋的兩端以形成金屬硅化物并用于電連接；其中，在第一多晶娃層的暴露的兩端的表面形成有金屬娃化物，并且使第一多晶娃層的未暴露的部分的表面不形成金屬硅化物；并且，在第二多晶硅層的暴露的兩端的表面形成有金屬娃化物，并且使第二多晶娃層的未暴露的部分的表面不形成金屬娃化物。
8.根據(jù)權(quán)利要求7所述的多晶硅電阻器結(jié)構(gòu)，其特征在于，所述第二多晶硅層是自對(duì)準(zhǔn)非揮發(fā)存儲(chǔ)器的字線多晶硅層的生產(chǎn)步驟制造出來(lái)的，所述第三多晶硅層是自對(duì)準(zhǔn)非揮發(fā)存儲(chǔ)器周邊電路MOS晶體管單元的柵極多晶硅層的生產(chǎn)步驟制造出來(lái)的。
9.根據(jù)權(quán)利要求7或8所述的多晶硅電阻器結(jié)構(gòu)，其特征在于，半導(dǎo)體電阻器形成在第一多晶硅層和第二多晶硅層中，第一多晶硅層所構(gòu)成的電阻部分的寬度方向由制造過程中定義浮柵光罩的圖形的總寬度減去兩側(cè)電阻器側(cè)壁的寬度決定；第一多晶硅層所構(gòu)成的電阻部分的長(zhǎng)度方向由第三多晶硅層覆蓋的在金屬化工藝過程中未暴露出來(lái)的第一多晶硅層的長(zhǎng)度決定；第二多晶硅層所構(gòu)成的電阻部分的寬度方向由制造過程中定義字線光罩的圖形的寬度決定；第二多晶硅層所構(gòu)成的電阻部分的長(zhǎng)度方向由第三多晶硅層覆蓋的在金屬化工藝過程中未暴露出來(lái)的第二多晶硅層的長(zhǎng)度決定；第二、第三多晶硅層的形狀由其各自的光罩圖形決定。
10.一種通過將多個(gè)根據(jù)權(quán)利要求7所述的多晶硅電阻器結(jié)構(gòu)進(jìn)行電連接串聯(lián)而得到的多晶硅電阻器，其中，多個(gè)多晶硅電阻器結(jié)構(gòu)的第三多晶硅層作為覆蓋層整體覆蓋所述多個(gè)多晶硅電阻電阻器結(jié)構(gòu)的形成電阻的非金屬硅化物部分。
全文摘要
一種多晶硅電阻器結(jié)構(gòu)及其制造方法、多晶硅電阻器。多晶硅電阻器結(jié)構(gòu)制造方法包括在硅片中形成隔離區(qū)；在隔離區(qū)上形成第一多晶硅層的側(cè)壁及第一多晶硅層；在第一多晶硅層上形成隔離物及第二多晶硅層，其中所述隔離物與第二多晶硅層不完全覆蓋第一多晶硅層的兩端；在第二多晶硅層上形成隔離物及第三多晶硅層，其中所述隔離物與第三多晶硅層不完全覆蓋第一多晶硅層的兩端，且不完全覆蓋的第二多晶硅層的兩端；以第三多晶硅層為掩膜進(jìn)行離子注入；利用金屬布線連接處于第一多晶硅層兩端暴露端和第二多晶硅層兩端暴露端；第一多晶硅層所形成的電阻與第二多晶硅層所形成的電阻通過串聯(lián)電連接以得到更大的電阻值。
文檔編號(hào)H01L23/522GK102938366SQ20121050765
公開日2013年2月20日 申請(qǐng)日期2012年11月30日 優(yōu)先權(quán)日2012年11月30日
發(fā)明者江紅 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司