高速高功率半導(dǎo)體器件根據(jù)35U.S.C.§119的優(yōu)先權(quán)要求本專利申請要求序列號為61/444,072、名稱為“HIGH-SPEEDHIGH-POWERSEMICONDUCTORDEVICES（高速高功率半導(dǎo)體器件）”、提交日為2011年2月17日、受讓于其受讓人的美國臨時專利申請的優(yōu)先權(quán)，并且通過參考將其顯式地并入于此。背景領(lǐng)域本公開一般涉及電子設(shè)備，更具體地涉及半導(dǎo)體設(shè)備。背景半導(dǎo)體器件（諸如晶體管）在各種有源電路（諸如功率放大器）中常被使用。功率放大器可在無線發(fā)送之前為信號提供放大和高輸出功率。因此，基本上在所有無線通信系統(tǒng)中和無線設(shè)備以及基站中均使用功率放大器。射頻（RF）功率放大器可能對用來實現(xiàn)功率放大器的晶體管施加彼此沖突的要求。例如，高速RF功率放大器可能要求(i)晶體管的高擊穿電壓，以便處理大電壓擺動，以及(ii)高工作頻率，以便處理RF信號。對于用互補金屬氧化物半導(dǎo)體（CMOS）集成電路（IC）工藝制造的晶體管而言，可以通過減小柵極的長度來增加晶體管的速度。然而，更短的柵極長度也降低了該晶體管的的擊穿電壓，這則限制了該晶體管處理功率放大器所需的大電壓擺動的能力。因此，對于CMOS晶體管，難以獲得高擊穿電壓和高工作頻率。用于實現(xiàn)功率放大器的高速度和高輸出功率的一種傳統(tǒng)技術(shù)是按照共源共柵構(gòu)造（cascodeconfiguration）來堆疊多個晶體管。堆疊中的每一晶體管此時僅可觀察一部分的輸出電壓擺動。然而，堆疊晶體管可能導(dǎo)致降低的效率以及為了適當對晶體管進行偏置、避免不穩(wěn)定性和振蕩、并同時實現(xiàn)高輸出功率和效率而帶來的有挑戰(zhàn)性的電路設(shè)計。用于實現(xiàn)功率放大器的高速度和高輸出功率的另一種傳統(tǒng)技術(shù)是使用復(fù)雜的器件架構(gòu)來構(gòu)造晶體管。然而，這種器件架構(gòu)經(jīng)常與標準CMOS工藝流程不兼容，其可能需要更多的掩模和工藝步驟來制造晶體管，可能難以與傳統(tǒng)CMOS集成電路集成，并且可能導(dǎo)致更高的成本。因此，非常需要一種不難制造并且具有低成本的RF功率放大器。附圖簡述圖1示出一功率放大器的示意圖。圖2示出一傳統(tǒng)N溝道MOS（NMOS）晶體管。圖3示出一高速高功率NMOS晶體管。圖4示出圖3中的高速高功率NMOS晶體管的模型。圖5示出用絕緣體上硅（SOI）IC工藝制造的高速高功率NMOS晶體管。圖6示出圖5中的NMOS晶體管的俯視圖。圖7A、7B和7C示出圖5中的NMOS晶體管的沿著不同線的截面圖。圖8示出圖5中的NMOS晶體管的模型的示意圖。圖9A和9B分別示出處于導(dǎo)通（ON）狀態(tài)和截止（OFF）狀態(tài)的圖5中的NMOS晶體管的操作。圖10示出一具有兩個場柵極的高速高功率NMOS晶體管。圖11示出用SOIIC工藝制造的高速高功率P溝道（PMOS）晶體管。圖12示出用標準體CMOS工藝（bulkCMOSprocess）制造的高速高功率NMOS晶體管。圖13示出用標準體CMOS工藝制造的高速高功率PMOS晶體管。圖14示出一無線通信設(shè)備的框圖。圖15示出用于制造高速高功率半導(dǎo)體器件/MOS晶體管的工藝。詳細描述以下闡述的詳細描述旨在作為本公開的示例性設(shè)計的描述，而無意代表可實踐本公開的僅有方面。術(shù)語“示例性”在本文中用于表示“用作示例、實例或解說”。在本文被描述為“示例性”的任何設(shè)計不應(yīng)被解釋成一定優(yōu)選或優(yōu)勝于其他設(shè)計。為了提供對本公開的示例性設(shè)計的透徹了解，本詳細描述包括具體細節(jié)。對本領(lǐng)域技術(shù)人員顯而易見的是，沒有這些具體細節(jié)也可實踐本文描述的示例性設(shè)計。在一些實例中，眾所周知的結(jié)構(gòu)和器件以框圖形式示出以避免湮沒本文呈現(xiàn)的示例性設(shè)計的新穎性。本文描述了高速高功率半導(dǎo)體器件。這些半導(dǎo)體器件可以作為晶體管工作。因此，術(shù)語“半導(dǎo)體器件”、“晶體管”以及“MOS晶體管”在本文中可互換地使用。高速高功率半導(dǎo)體器件可以在標準CMOS工藝中制造并且可具有各種期望性質(zhì)，諸如高擊穿電壓和高工作速度。這些半導(dǎo)體器件可適合在高速RF功率放大器、功率管理集成電路（PMIC）、交換機、編解碼器以及需要高速和/或高輸出功率的其他有源電路中使用。圖1示出了一功率放大器100的示例性設(shè)計的示意圖，其被實現(xiàn)成具有單個N溝道金屬氧化物半導(dǎo)體（NMOS）晶體管110。NMOS晶體管110的柵極接收輸入RF信號（RF輸入），其源極耦合于電路地，且其漏極提供輸出RF信號（RF輸出）。電感器120的一端耦合于電源（Vdd）而另一端耦合于NMOS晶體管110的漏極。Vdd電源可以是電池電源或者是某種其他電源。功率放大器100還可包括圖1中未示出的其他電路。例如，功率放大器100可包括輸入阻抗匹配電路，該輸入阻抗匹配電路的一端接收RF輸入信號而另一端耦合于NMOS晶體管110的柵極。該匹配電路可執(zhí)行功率放大器100的輸入阻抗匹配。功率放大器100還可包括輸出阻抗匹配電路，該輸出阻抗匹配電路的一端耦合于NMOS晶體管110的漏極而另一端提供RF輸出信號。該匹配電路可執(zhí)行功率放大器100的輸出阻抗匹配。圖2示出了用CMOS工藝制造的NMOS晶體管200的截面圖。NMOS晶體管200包括由N+區(qū)210形成的源極、由N+區(qū)220形成的漏極以及由多晶硅區(qū)（polyregion）230形成的柵極。P型阱（或P體）250形成于源極區(qū)210和漏極區(qū)220之間。晶體管柵極氧化物232形成于柵極區(qū)230和P體250之間。可通過在柵極區(qū)230處施加適當?shù)碾妷簛碓谠礃O區(qū)210和漏極區(qū)220之間形成溝道。NMOS晶體管200可被用于功率放大器。例如，NMOS晶體管200可被用于圖1中的功率放大器100中的NMOS晶體管110。該功率放大器的最大輸出功率（Pmax）和效率（η）可被表示為：以及等式(1)等式(2)其中Vbd是NMOS晶體管200的擊穿電壓，Ron是NMOS晶體管200在導(dǎo)通時的電阻，ηmax是NMOS晶體管200的最大效率，以及Rload是該功率放大器的負載電阻。如等式(1)和(2)中所示，通過減小Ron以及增加Vbd，對于該功率放大器，可獲得更高的Pmax和更高的效率。對于標準CMOS工藝，柵極的長度（Lg）和柵極氧化物的厚度（TOX）可以被一起縮放以獲得期望的晶體管特性。減小Lg和TOX兩者導(dǎo)致更低的Ron，但是也導(dǎo)致更低的Vbd。因此，使用標準CMOS工藝，難以既獲得低Ron又獲得高Vbd。NMOS晶體管200可具有其他缺點。首先，薄的晶體管柵極氧化物232和柵極區(qū)220的高度摻雜可在柵極-漏極邊緣或邊界處帶來高電場。這可限制NMOS晶體管200的漏極-到-柵極電壓（Vdg）。其次，源極和漏極之間的短的溝道導(dǎo)致易于穿通，這可限制限制NMOS晶體管200的漏極到源極電壓（Vds）。在一方面，通過以下操作可以獲得具有低Ron和高Vbd的高速高功率MOS晶體管：(i)延伸漏極，使得它與源極距離更遠，(ii)挨著“有源”柵極添加一個或多個“場”柵極，以及(iii)在有源柵極和漏極之間形成多個交替的淺溝槽隔離（STI）條和漏極有源條。有源柵極接收輸入信號并控制該MOS晶體管。該一個或多個場柵極可以是自偏置的，以控制該MOS晶體管的工作。下面更加詳細地描述該MOS晶體管的這些各種特征。高速高功率MOS晶體管可用各種IC工藝技術(shù)來制造。例如，高速高功率MOS晶體管可用絕緣體上硅（SOI）IC工藝來制造，SOIIC工藝是一種其中在絕緣體（諸如氧化硅或玻璃）的頂部上形成薄硅層的技術(shù)。隨后可在此薄硅層的頂部上其自己的絕緣氧化物盆內(nèi)制造MOS晶體管，該絕緣氧化物盆由下方的氧化物埋層（BOX）和四側(cè)的STI壁形成。該BOX和STI壁阻擋泄漏并且減小寄生電容，這可允許該MOS晶體管在較高頻率下工作和/或具有更好的效率。高速高功率MOS晶體管還可用標準體CMOS工藝來制造。圖3是用SOIIC工藝制造的高速高功率NMOS晶體管300的示例性設(shè)計的截面圖。NMOS晶體管300包括N+源極310、N+漏極320、有源柵極330、晶體管柵極氧化物332、以及在有源柵極330下方的P體350。與圖2中的NMOS晶體管200相比，在NMOS晶體管300中，漏極320被延伸并更加遠離源極310。N-Si體360形成于P體350和漏極320之間。場柵極340挨著有源柵極330并在N-Si體360上方形成。場柵極340位于有源柵極330和漏極320之間。晶體管柵極氧化物342形成于場柵極340和N-Si體360之間。NMOS晶體管300的全部組件形成于氧化物埋層（BOX）362的上方?？上蛴性礀艠O330施加電壓Vg并可向場柵極340施加電壓Vf來控制NMOS晶體管300的工作?？上蛟礃O310呈現(xiàn)電壓Vs，并可向漏極提供電壓Vd。圖4示出圖3中的高速高功率NMOS晶體管300的模型302的截面圖。NMOS晶體管300可被視為由以下構(gòu)成：(i)工作在提升模式中的有源場效應(yīng)晶體管（FET）304，以及(ii)工作在耗盡模式中的MOS變?nèi)莨埽╲aractor）306。有源FET304具有低Ron。MOS變?nèi)莨?06包括場柵極并具有高Vbd和高漏極電壓。有源FET304和MOS變?nèi)莨?06的組合可既提供低Ron又提供高Vbd。圖5是用SOIIC工藝制造的高速高功率NMOS晶體管500的示例性設(shè)計的三維（3D）視圖。NMOS晶體管500還可被稱為SOINMOS漏極耗盡增強型晶體管（n-DDET）。NMOS晶體管500包括N+源極510、N+漏極520、多晶硅（PO）有源柵極530以及多晶硅場柵極540，它們可以如圖5中所示地形成。有源柵極530和場柵極540平行于源極510和漏極520形成。介電間隔物534既形成于有源柵極530的兩側(cè)上，也形成于場柵極540的兩側(cè)上。交替的STI條582和漏極有源條584（在圖5中被標記為“NW”）被形成為橫交于NMOS晶體管500的源極510、漏極520以及柵極530和540。P體550在氧化物埋（BOX）層562上方并在有源柵極530下方形成。N型輕度摻雜擴散（N-LDD）區(qū)552形成于P體550的兩側(cè)上。晶體管柵極氧化物532形成于有源柵極530和P體550之間。BOX562和STI壁564形成NMOS晶體管500的絕緣氧化物盆。如圖5中所示，NMOS晶體管500可包括縱向的場柵極540和橫向的STI場效應(yīng)。NMOS晶體管500可用標準的CMOS層和工藝流程來制造。對于NMOS晶體管500，最小溝道長度和小器件布局/占地可以是可實現(xiàn)的。圖6示出了圖5中的高速高功率NMOS晶體管500的俯視圖和布局設(shè)計。NMOS晶體管500形成于絕緣氧化物盆內(nèi)，該絕緣氧化物盆是由四側(cè)上的BOX562和STI條形成的，如圖5中所示。P型阱（P阱）572形成于絕緣氧化物盆的一側(cè)上，而N型阱（N阱）574形成于絕緣氧化物盆的另一側(cè)上。P體550（在圖6中未示出）形成于P阱572內(nèi)、有源柵極530的下方。STI條582形成于漏極有源區(qū)580（其在N阱574內(nèi)側(cè)）內(nèi)，從而獲得交替的STI條582和漏極有源條584。N+區(qū)578形成于絕緣氧化物盆內(nèi)。源極510形成于N+區(qū)578的一側(cè)上，而漏極520形成于N+區(qū)578的另一側(cè)上。標記576被用來防止場柵極540和該標記區(qū)域內(nèi)的漏極520之間的N+注入和硅化。標記576可防止漏極金屬化，漏極金屬化可使漏極短路于場柵極耗盡，并可因此提高擊穿電壓?？苫趽舸╇妷侯~定值來選擇標記576的寬度。接觸592形成于源極510上方，接觸594形成于漏極520上方，接觸596形成于有源柵極530上方，而接觸598形成于場柵極540上方。如圖6中所示，有源柵極具有長度Lg，場柵極具有長度Lf，而有源柵極和場柵極之間的間隔是Spo。柵極長度只包括該多晶硅，而不包括該多晶硅兩側(cè)上的介電間隔物。在一示例性設(shè)計中，場柵極長度等于或大于有源柵極長度，即Lf≥Lg。有源柵極和場柵極應(yīng)當位于彼此附近。在一示例性設(shè)計中，有源柵極和場柵極之間的間隔小于最小多晶硅間隔的兩倍。其他值也可用于場柵極長度Lf和間隔Spo。NMOS晶體管500的布局設(shè)計使用標準CMOS掩模層并因此不導(dǎo)致增加的掩模成本。圖7A示出了圖5中的NMOS晶體管500的沿線C-C的截面圖，線C-C經(jīng)過圖5的一個漏極有源條584的中心。在此視圖中，由漏極有源條584從N-LDD區(qū)552到漏極520形成N阱（NW）544。通過在場柵極540下方形成的晶體管柵極氧化物542將場柵極540與N阱544隔離。當有源柵極530下方的P體550被反置時，經(jīng)由N-LDD區(qū)552和N阱544在漏極520和源極510之間形成傳導(dǎo)路徑。圖7B示出了圖5中的NMOS晶體管500的沿線A-A的截面圖，線A-A經(jīng)過圖5的一個STI條582的中心。在此視圖中，場柵極540形成于STI條582上方。圖7C示出了圖5中的NMOS晶體管500的沿線B-B的截面圖，線B-B經(jīng)過圖5的一個場柵極510的中心。此視圖示出STI條582與漏極有源條584交替出現(xiàn)。場柵極540形成于STI條582和漏極有源條584上方并橫交于STI條582和漏極有源條584。柵極氧化物542將場柵極540與漏極有源條584隔離。條柵極582增加高電壓工作期間漏極有源條584中的電荷耗盡。圖8示出圖5中的NMOS晶體管500的模型800的示意圖。模型800包括用于NMOS晶體管500的源極(Vs)、漏極(Vd)、有源柵極(Vg)和場柵極(Vf)的四個節(jié)點。NMOS晶體管500可被建模成具有有源FET810，該有源FET810具有擔當Vs節(jié)點的源極和擔當Vg節(jié)點的柵極?？勺冸娮杵?12耦合于有源FET810的漏極和Vd節(jié)點?？勺冸娙萜?22耦合在Vf節(jié)點和Vd節(jié)點之間，并且是由于該場柵極和該漏極有源耗盡之間的干涉所造成。在更高漏極電壓下的更多耗盡導(dǎo)致可變電容器822的更低電容，可變電阻器812的更高電阻，以及更高的電壓阻擋能力。電容器820耦合在Vg節(jié)點和Vf節(jié)點之間，并且是由于該有源柵極和該場柵極之間的干涉所造成。電容器820和822是NMOS晶體管500的寄生電容器并且在Vg節(jié)點和Vd節(jié)點之間形成分壓器。外部電容器830可一端耦合于Vf節(jié)點，而另一端耦合于Vg節(jié)點（如圖8中所示）、Vs節(jié)點或Vd節(jié)點。電容器830可被用來適當設(shè)置場柵極處的電壓。其他分壓器電路（諸如電阻器梯）與可被用來設(shè)置Vf節(jié)點處的電壓。在一示例性構(gòu)造中，可向NMOS晶體管500的有源柵極（其為有源FET810的柵極）施加輸入RF信號。場柵極上的電壓通過由電容器820和822形成的分壓器來確定。在截止狀態(tài)，可向NMOS晶體管500的有源柵極530施加0伏的柵極電壓。在此情況下，場柵極540處的電壓(Vf)可被表示為：等式(3)其中Cf1是電容器820的電容，Cfd是電容器822的電容，以及Vd是NMOS晶體管500的漏極電壓。如等式(3)中所示，場柵極540處的Vf電壓是漏極電壓的真分數(shù)，所述真分數(shù)取決于電容器820和822的值。等式(3)假定不存在電容器830。通過選擇適當?shù)碾娙萜?20、822和/或830的值，可跨場柵極540分布漏極電壓。通過創(chuàng)建(i)輕度摻雜的漏極有源區(qū)580，(ii)有源漏極區(qū)580內(nèi)的介電STI條582以形成漏極有源條584，以及(iii)在漏極有源區(qū)580和介電STI條582上方的場柵極540，圖5中的NMOS晶體管500可實現(xiàn)高速度和高功率。STI條582、漏極有源條584以及場柵極540形成3-D耗盡場夾（3-Ddepletionfieldclamp）。圖9A示出圖5中的NMOS晶體管500在被導(dǎo)通（例如，通過向有源柵極施加足夠高的電壓）時的工作。例如，有源柵極530處的柵極電壓可被設(shè)置為漏極電壓，使得Vg=Vf=Vd。在導(dǎo)通（ON）狀態(tài)下，在該有源柵極下方形成反置溝道。該場柵極被自偏置，使得它在下方創(chuàng)建高度導(dǎo)通的漏極有源區(qū)并因此保留了晶體管導(dǎo)通-導(dǎo)電性。場柵極下方的漏極有源條在該場柵極之下的薄柵極氧化物下方形成累積傳導(dǎo)層，其支持低Ron。圖9B示出圖5中的NMOS晶體管500在被截止（例如，通過向該NMOS晶體管500的有源柵極和源極施加0V）時的操作。在該截止（OFF）狀態(tài)下，有源柵極下方的N擴散區(qū)被完全耗盡，并且在有源柵極下方不存在反置溝道。場柵極和STI條下方的薄柵極氧化物上方的Vf-Vd的負電勢導(dǎo)致被完全耗盡的N阱區(qū)。場柵極下方的漏極有源區(qū)處于強耗盡（或夾斷）。這保護該有源柵極免于看到高電壓并支持高Vdd。該3-D場耗盡夾明顯減少在柵極/漏極邊緣處看到的電場并跨越該漏極有源條重新分布電壓降。這允許在漏極處存在明顯更高的電壓，由此為NMOS晶體管500提供高擊穿電壓。為了簡化，上面的描述是針對其中存在一個場柵極的情況的。一般而言，通過(i)移動漏極更加遠離源極以及(ii)形成靠近有源柵極并且在漏極和源極之間的一個或多個場柵極，可以獲得高Vbd。所述場柵極可以是自偏置的?？稍谘由斓穆O有源區(qū)中以及在該一個或多個場柵極下方形成多個STI條。圖10示出高速高功率NMOS晶體管1000的示例性設(shè)計的俯視圖，該NMOS晶體管1000具有有源柵極1030和兩個場柵極1040和1042。這兩個場柵極可具有相同的長度Lf（如圖10中所示）或不同的長度。場柵極1040可位于距有源柵極1030距離Spo處。場柵極1042可位于距場柵極1040相同距離Spo處（如圖10中所示）或距場柵極1040不同距離處。圖10示出NMOS晶體管1000的各寄生電容器。具有值Cf1的寄生電容器1052位于有源柵極1030和場柵極1040之間。具有值Cf2的寄生電容器1054位于兩個場柵極1040和1042之間。具有值Cfd的寄生電容器1056位于場柵極1042和漏極之間。在截止狀態(tài)，可向NMOS晶體管1000的有源柵極1030施加0伏的柵極電壓。在此情況下，場柵極1040處的電壓(Vf1)和場柵極1042處的電壓(Vf2)可被表示為：以及等式(4)Vf2=2Vf1,等式(5)其中Cf1=Cf2=Co,Cfd=Cs,k=Cs/Co,以及Vd是NMOS晶體管1000的漏極電壓。如等式(4)和(5)中所示，場柵極1040處的Vf1電壓小于漏極電壓的一半，而場柵極1042處的Vf2電壓在Vf1電壓和漏極電壓之間。一般而言，漏極電壓可跨越任何數(shù)量的場柵極分布?？苫陬A(yù)期最大漏極電壓來選擇場柵極的數(shù)量。通過分割每一場柵極區(qū)下方的漏極電壓降，可使用更多場柵極來提高擊穿電壓（并因此處理更高的最大漏極電壓）。圖11是用SOIIC工藝制造的高速高功率P溝道MOS（PMOS）晶體管1100的示例性設(shè)計的3D視圖。PMOS晶體管1100還可被稱為SOIPMOS漏極耗盡增強型晶體管（p-DDET）。PMOS晶體管1100包括P+源極1110、P+漏極1120、有源柵極1130、以及場柵極1140，它們可如圖11所示地形成。有源柵極1130和場柵極1140平行于源極1110和漏極1120形成。介電間隔物1134既形成于有源柵極1130的兩側(cè)上，也形成于場柵極1140的兩側(cè)上。N體1150在氧化物埋（BOX）層1162上方并在有源柵極1130下方形成。晶體管柵極氧化物1132形成于有源柵極1130和N體1150之間。P型輕度摻雜擴散（P-LDD）區(qū)1152形成于N體1150的兩側(cè)上。交替的STI條1182和漏極有源條1184（在圖11中被標記為“PW”）橫交于PMOS晶體管1100的源極1110、漏極1120以及柵極1130和1140。如圖5和11中所示，可通過以下工作來獲得PMOS晶體管1100：(i)用PMOS晶體管1100中的P型擴散來取代NMOS晶體管500中的N型擴散，(ii)用PMOS晶體管1100中的N體1150來取代NMOS晶體管500中的P體550，以及(iii)用PMOS晶體管1100中的P-LDD區(qū)1152來取代NMOS晶體管500中的N-LDD區(qū)552。PMOS晶體管1100的工作原理和布局設(shè)計可類似于NMOS晶體管500的工作原理和布局設(shè)計，然而具有相反的極性。圖12是用標準體CMOS工藝制造的高速高功率NMOS晶體管1200的示例性設(shè)計的3D視圖。NMOS晶體管1200還可被稱為體n-DDET。NMOS晶體管1200包括N+源極1210、N+漏極1220、有源柵極1230、以及場柵極1240，它們可如圖12所示地形成。有源柵極1230和場柵極1240平行于源極1210和漏極1220形成。介電間隔物1234既形成于有源柵極1230的兩側(cè)上，也形成于場柵極1240的兩側(cè)上。P型阱（PW）1250在有源柵極1230下方并在P型襯底1262上方形成。N型阱（NW）1260在場柵極1240下方形成并作為NMOS晶體管1200的漏極有源區(qū)工作。晶體管柵極氧化物1232形成于有源柵極1230和P阱1250之間。N-LDD區(qū)1252靠近源極1210并在用于有源柵極1230的介電間隔物1234下方形成。交替的STI條1282和漏極有源條1284被形成為橫交于NMOS晶體管1200的源極1210、漏極1220以及柵極1230和1240。圖13是用標準體CMOS工藝制造的高速高功率PMOS晶體管1300的示例性設(shè)計的3D視圖。PMOS晶體管1300還可被稱為體p-DDET。PMOS晶體管1300包括P+源極1310、P+漏極1320、有源柵極1330、以及場柵極1340，它們可如圖13所示地形成。有源柵極1330和場柵極1340平行于源極1310和漏極1320形成。介電間隔物1334既形成于有源柵極1330的兩側(cè)上，也形成于場柵極1340的兩側(cè)上。N型阱1350形成于有源柵極1330下方，而P型阱1360形成于場柵極1340下方。N型阱1350和P型阱1360形成于深N型阱1362上方，其形成于P型襯底1364上方。N型阱（N阱）1362提供用于隔離的保護環(huán)。晶體管柵極氧化物1332形成于有源柵極1330和N阱1350之間。P-LDD區(qū)1352靠近源極1310并在用于有源柵極1330的介電間隔物1334下方形成。交替的STI條1382和漏極有源條1384橫交于PMOS晶體管1300的源極1310、漏極1320以及柵極1330和1340形成。如圖12和13中所示，PMOS晶體管1300的工作原理和布局設(shè)計可類似于NMOS晶體管1200的工作原理和布局設(shè)計，然而具有相反的極性。NMOS晶體管1200和PMOS晶體管1300可使用標準的CMOS層和工藝流程來制造。對于NMOS晶體管1200和PMOS晶體管1300，最小溝道長度和小器件布局/占地可以是可實現(xiàn)的。本文描述的高速高功率MOS晶體管可具有多個優(yōu)點。第一，這些MOS晶體管可具有比標準MOS晶體管更高的功率/電壓和更高的速度。第二，這些MOS晶體管可以緊致布局來實現(xiàn)。第三，這些MOS晶體管可允許用單個晶體管來設(shè)計功率放大器，這可避免經(jīng)常與用堆疊的晶體管實現(xiàn)的功率放大器相關(guān)聯(lián)的更高的復(fù)雜度和更低的效率。第四，這些MOS晶體管可用與標準CMOS工藝流程相兼容的層和IC工藝步驟來制造，由此利用了CMOS自對齊和溝道縮放能力而不增加掩模和/或復(fù)雜的IC工藝步驟。這些MOS晶體管因此可在緊致CMOS邏輯IC上制造并與其集成。第五，這些CMOS晶體管可允許緊致功率放大器單元設(shè)計而不增加掩?；騃C工藝步驟，這可以是更成本高效的。第六，這些CMOS晶體管可用SOI和體CMOS兩種工藝來制造，而沒有從一種IC工藝技術(shù)到另一種IC工藝技術(shù)的擴展定制。使用這些CMOS晶體管，還可以獲得其他優(yōu)點。一般而言，與傳統(tǒng)MOS晶體管相比，這些CMOS晶體管可以更小并且更便宜并且還可具有更好的性能。本文描述的高速高功率MOS晶體管可用于功率放大器和其他有源電路。下面描述其中可使用這些MOS晶體管的一些示例性電路。圖14示出一無線通信設(shè)備1400的示例性設(shè)計的框圖。在此示例性設(shè)計中，無線設(shè)備1400包括數(shù)據(jù)處理器1410、收發(fā)機1420以及PMIC1480。收發(fā)機1420包括支持雙向無線通信的發(fā)射機1430和接收機1450。一般而言，無線設(shè)備1400可包括用于任何數(shù)量的通信系統(tǒng)、任何數(shù)量的頻帶、以及任何數(shù)量的天線的任何數(shù)量的發(fā)射機和任何數(shù)量的接收機。在發(fā)送路徑中，數(shù)據(jù)處理器1410處理待發(fā)送的數(shù)據(jù)。數(shù)模轉(zhuǎn)換器（DAC）1414接收經(jīng)處理的數(shù)據(jù)并向發(fā)射機1430提供模擬輸出信號。在發(fā)射機1430內(nèi)，該模擬輸出信號經(jīng)放大器（Amp）1432放大，經(jīng)低通濾波器1434濾波以除去數(shù)模轉(zhuǎn)換所導(dǎo)致的圖像，經(jīng)可變增益放大器（VGA）1436放大，并經(jīng)上變頻器（upconverter）1438從基帶上變頻到RF。經(jīng)上變頻的信號經(jīng)濾波器1440濾波，經(jīng)驅(qū)動器放大器1442和功率放大器1444進一步放大、路由通過交換機/雙工機1446、并經(jīng)由天線1448被發(fā)送。在接收路徑中，天線1448從基站和/或其他發(fā)射機站接收信號并提供所接收的信號，該所接收的信號被路由通過交換機/雙工機1446并被提供給接收機1450。在接收機1450內(nèi)，所接收的信號經(jīng)低噪聲放大器（LNA）1452放大，經(jīng)帶通濾波器1454過濾，并經(jīng)下變頻器1456從RF下變頻到基帶。經(jīng)下變頻的信號經(jīng)VGA1458放大，經(jīng)低通濾波器1460濾波，經(jīng)放大器1462放大以獲得模擬輸入信號，該模擬輸入信號被提供至數(shù)據(jù)處理器1410。模數(shù)轉(zhuǎn)換器（ADC）1416將該模擬輸入信號數(shù)字化并提供采樣以由數(shù)據(jù)處理器1410進行處理。圖14示出了實現(xiàn)直接變頻架構(gòu)的發(fā)射機1430和接收機1450，該架構(gòu)在一級內(nèi)將信號在RF和基帶之間進行頻率變頻。發(fā)射機1430和/或接收機1450還可實現(xiàn)超外差架構(gòu)，該超外差架構(gòu)在多級內(nèi)將信號在RF和基帶之間進行頻率變換。本機振蕩器（LO）生成器1470分別向上變頻器1438和下變頻器1456生成并提供發(fā)送和接收LO信號。鎖相環(huán)（PLL）1472從數(shù)據(jù)處理器1410接收控制信息并向LO生成器1470提供控制信號來生成在適當頻率下的發(fā)送和接收LO信號。PMIC1480接收電池電壓（Vbat）和/或電源電壓（Vps）并生成用于數(shù)據(jù)處理器1410和收發(fā)機1420的供應(yīng)電壓。圖14示出示例性收發(fā)機設(shè)計。一般而言，發(fā)射機1430和接收機1450中的信號調(diào)理（conditioning）可以通過一級或多級放大器、濾波器、混合器等執(zhí)行。這些電路可以與圖14中示出的構(gòu)造不同地布置。而且，圖14中未示出的其他電路也可在該發(fā)射機和接收機中使用。例如，可使用匹配電路來匹配圖14中的各個有源電路。還可以省略圖14中的一些電路。收發(fā)機1420的全部或部分可以在一個或多個模擬IC、RFIC（RFIC）、混合信號IC等上實現(xiàn)。例如，發(fā)射機1430中的放大器1432到功率放大器1444可以在一RFIC上實現(xiàn)。驅(qū)動器放大器1442和功率放大器1444還可在位于該RFIC外部的另一IC上實現(xiàn)。本文描述的高速高功率MOS晶體管可用于無線設(shè)備1400內(nèi)的各有源電路。例如，這些MOS晶體管可用于功率放大器1444、驅(qū)動器放大器1442、LO生成器1470、DAC1414、ADC1416、PMIC1470等。在一示例性設(shè)計中，一裝置（例如，IC、無線設(shè)備等）可包括半導(dǎo)體器件（例如，MOS晶體管），該半導(dǎo)體器件包括源極、用于提供輸出信號的漏極、以及用于接收輸入信號的有源柵極。該半導(dǎo)體器件可進一步包括位于有源柵極和漏極之間的至少一個場柵極（例如，圖5中的場柵極540）。該半導(dǎo)體器件還可包括(i)形成為橫交于該至少一個場柵極形成的至少一個STI條（例如，圖5中的STI條582）以及(ii)形成為平行于該至少一個STI條并與該至少一個STI條交替出現(xiàn)地形成的至少一個漏極有源條（例如，圖5中的漏極有源條584）。該半導(dǎo)體器件可通過有源FET和MOS變?nèi)莨埽ɡ纾鐖D3和圖4中所示）的組合來建模。該有源柵極控制該有源FET，而該至少一個場柵極控制該MOS變?nèi)莨?。該半?dǎo)體器件可具有低導(dǎo)通電阻，該低導(dǎo)通電阻可基于該輸入信號來確定。由于該有源FET和該MOS變?nèi)莨艿慕M合，該半導(dǎo)體器件還可以能夠處理高電壓。在一示例性設(shè)計中，該半導(dǎo)體器件可包括單一場柵極，例如如圖6中所示。在另一示例性設(shè)計中，該半導(dǎo)體器件可包括多個場柵極，例如如圖10中所示。在一示例性設(shè)計中，每一場柵極可具有等于或大于該有源柵極的長度的長度。在一示例性設(shè)計中，每一場柵極可位于距該有源柵極或另一場柵極小于或等于兩倍最小多晶硅間隔處。在一示例性設(shè)計中，每一場柵極可具有不同電壓，該電壓可基于在該有源柵極處的第一電壓和在該漏極處的第二電壓來確定?？墒褂秒娙萜鱽碚{(diào)整場柵極處的柵極電壓，且該電容器可一端耦合于該場柵極而第二端耦合于該有源柵極或該源極。在一示例性設(shè)計中，該至少一個漏極有源條可在該有源柵極和該漏極之間的漏極有源區(qū)（例如，圖6中的漏極有源區(qū)580）內(nèi)形成。在一示例性設(shè)計中，該至少一個STI條可在該漏極和該有源柵極之間延伸，例如，如圖6中所示。在一示例性設(shè)計中，P型或N型阱（例如，P體或N體）可在該有源柵極下方形成，例如，如圖5、11、12或13中所示。晶體管柵極氧化物層可在該有源柵極和該P型或N型阱之間形成。晶體管柵極氧化物層還可在每一場柵極和每一漏極有源條之間形成，例如如圖7C中所示。在一示例性設(shè)計中，該半導(dǎo)體器件可包括NMOS晶體管，該NMOS晶體管具有N型源極和N型漏極，例如如圖5或12中所示。在另一示例性設(shè)計中，該半導(dǎo)體器件可包括PMOS晶體管，該PMOS晶體管具有P型源極和P型漏極，例如如圖11或13中所示。在一示例性設(shè)計中，該半導(dǎo)體器件可用SOIIC工藝在氧化物埋層上方制造，例如如圖5或11中所示。在另一示例性設(shè)計中，該半導(dǎo)體器件可用體CMOSIC工藝制造，例如如圖12或13中所示。在另一示例性設(shè)計中，IC可包括半導(dǎo)體器件（例如MOS晶體管），該半導(dǎo)體器件包括源極、漏極和有源柵極。該半導(dǎo)體器件可進一步包括位于該有源柵極和該漏極之間的至少一個場柵極、被形成為橫交于該至少一個場柵極的至少一個STI條、以及平行于該至少一個STI條并與該至少一個STI條交替出現(xiàn)地形成的至少一個漏極有源條。在一個示例性設(shè)計中，該IC可進一步包括氧化物埋層，在該氧化物埋層上方形成該源極、該漏極、該至少一個STI條、以及該至少一個漏極有源條，例如如圖5或11中所示。在另一示例性設(shè)計中，該IC可進一步包括(i)P型阱（PW），該源極和該有源柵極形成于該P型阱上方，以及(ii)N型阱（NW），該漏極、該至少一個場柵極、該至少一個STI條以及該至少一個漏極有源條形成于該N型阱上方，例如如圖12中所示。在又一示例性設(shè)計中，該IC可進一步包括(i)N型阱（NW），該源極和該有源柵極形成于該N型阱上方，以及(ii)P型阱（PW），該漏極、該至少一個場柵極、該至少一個STI條以及該至少一個漏極有源條形成于該P型阱上方，例如如圖13中所示。在又一示例性設(shè)計中，一裝置（例如，無線設(shè)備、IC等）可包括有源電路，該有源電路包括具有源極、漏極和有源柵極的半導(dǎo)體器件。該半導(dǎo)體器件可進一步具有位于該有源柵極和該漏極之間的至少一個場柵極、被形成為橫交于該至少一個場柵極的至少一個STI條、以及平行于該至少一個STI條并與該至少一個STI條交替出現(xiàn)地形成的至少一個漏極有源條。該有源電路可包括功率放大器、PMIC、交換機、DAC、ADC等。圖15示出用于制造高速高功率半導(dǎo)體器件的工藝1500的示例性設(shè)計。例如用N+區(qū)或P+區(qū)可形成半導(dǎo)體器件的源極。例如用另一N+區(qū)或另一P+區(qū)可形成半導(dǎo)體器件的漏極。例如，可形成平行于該源極和漏極的該半導(dǎo)體器件的有源柵極?？稍谟性礀艠O和漏極之間形成該半導(dǎo)體器件的至少一個場柵極（框1512）?？尚纬蓹M交于該至少一個場柵極的至少一個STI條?？尚纬膳c該至少一個STI條平行并且與該至少一個STI條交替出現(xiàn)的至少一個漏極有源條（框1516）。在一個示例性設(shè)計中，該源極、該漏極、該至少一個STI條、以及該至少一個漏極有源條可在該氧化物埋層上方形成，例如如圖5或11中所示。在另一示例性設(shè)計中，該源極和該有源柵極可在P型阱上方形成，而該漏極、該至少一個場柵極、該至少一個STI條、以及該至少一個漏極有源條可在N型阱上方形成，例如如圖12中所示。在又一示例性設(shè)計中，該源極和該有源柵極可在N型阱上方形成，而該漏極、該至少一個場柵極、該至少一個STI條、以及該至少一個漏極有源條可在P型阱上方形成，例如如圖13中所示。本文描述的高速高功率半導(dǎo)體器件可在IC、模擬IC、RFIC、混合信號IC、專用集成電路（ASIC）、電子器件等上實現(xiàn)。高速高功率半導(dǎo)體器件還可用諸如CMOS、NMOS、PMOS、雙極結(jié)型晶體管（BJT）、雙極-CMOS（BiCMOS）、硅-鍺（SiGe）、砷化鎵（GaA）、異質(zhì)雙極晶體管（HBT）、高電子遷移率晶體管（HEMT）、SOI等各種IC工藝技術(shù)來制造。實現(xiàn)本文所述的高速高功率半導(dǎo)體器件的裝置可以是獨立的設(shè)備或者是更大的設(shè)備的一部分。該裝置可以是（i）獨立IC，（ii）可包括用于存儲數(shù)據(jù)和/或指令的存儲器IC的一個或多個IC的集合，（iii）諸如RF接收機（RFR）或RF發(fā)射器/接收機（RTR）的RFIC，（iv）諸如移動站調(diào)制解調(diào)器（MSM）的ASIC，（v）可嵌入在其他設(shè)備內(nèi)的莫開，（vi）接收機、蜂窩電話、無線設(shè)備、手持式設(shè)備、或移動單元，（vii）等等。在一個或更多個示例性設(shè)計中，描述的功能可在硬件、軟件、固件、或其任何組合中實現(xiàn)。如果在軟件中實現(xiàn)，則各功能可作為一條或更多條指令或代碼存儲在計算機可讀介質(zhì)上或在其上傳送。計算機可讀介質(zhì)包括計算機存儲介質(zhì)和通信介質(zhì)兩者，包括便于將計算機程序從一處傳輸?shù)搅硪惶幍娜魏谓橘|(zhì)。存儲介質(zhì)可以是可被計算機訪問的任何可用介質(zhì)。作為示例而非限制，此類計算機可讀介質(zhì)可包括RAM、ROM、EEPROM、CD-ROM或其他光盤存儲、磁盤存儲或其他磁存儲設(shè)備、或者可用于攜帶或存儲指令或數(shù)據(jù)結(jié)構(gòu)形式的合需程序代碼并可被計算機訪問的任何其他介質(zhì)。任何連接也被正當?shù)胤Q作計算機可讀介質(zhì)。例如，如果使用同軸電纜、光纖電纜、雙絞線、數(shù)字訂戶線路（DSL）或諸如紅外、無線電和微波等無線技術(shù)將軟件從網(wǎng)站、服務(wù)器或其他遠程源傳送，則該同軸電纜、光纖電纜、雙絞線、DSL或諸如紅外、無線電和微波等無線技術(shù)也包括在介質(zhì)的定義中。如本文描述的碟和盤包括壓縮盤（CD）、激光盤、光盤、數(shù)字通用盤（DVD）、軟盤和藍光盤，其中碟通常磁性地再現(xiàn)數(shù)據(jù)，而盤用激光來光學(xué)地再現(xiàn)數(shù)據(jù)。上述設(shè)備的組合也應(yīng)當被包括在計算機可讀介質(zhì)的范圍內(nèi)。提供以上對本公開的描述是為了使得本領(lǐng)域任何技術(shù)人員皆能夠制作或使用本公開。對本公開的各種改動對于本領(lǐng)域技術(shù)人員將是顯而易見的，并且本文中定義的一般原理可被應(yīng)用于其他變型而不脫離本公開的范圍。由此，本公開并非旨在限于本文描述的示例和設(shè)計，而是應(yīng)被授予與本文中公開的原理和新穎性特征一致的最廣的范圍。