專利名稱：一種多晶硅薄膜晶體管及其制備方法、陣列基板的制作方法
技術領域：
本發(fā)明涉及顯示技術領域，尤其涉及一種多晶硅薄膜晶體管及其制備方法、陣列基板。
背景技術：
低溫多晶娃薄膜場效應晶體管(LowTemperature Poly-Silicon -Thin FilmTransistor，簡稱LTPS-TFT)液晶顯示器具有高分辨率、反應速度快、高亮度、高開口率等優(yōu)點，加上由于LTPS的特點，使得其具有高的電子移動率；此外，還可以將外圍驅動電路同時制作在玻璃基板上，達到系統(tǒng)整合的目標、節(jié)省空間及驅動IC的成本，并可減少產(chǎn)品不良率。
隨著相關行業(yè)都在向小型化發(fā)展，LTPS-TFT也逐漸的做的越來越小，但由于供電電壓、工作電壓卻沒有隨著大幅度的減少，相應的電場強度也隨之增加，這就導致了電子的運動速率增加，在這種情況下，當電子的能量足夠高的時候，就會離開襯底，隧穿進入柵氧化層，稱之為熱載流子效應。這種效應會使N型金屬氧化物半導體(Negative channel-Metal-Oxide-Semiconductor,簡稱NM0S)的閾值電壓增加，或使PMOS的閾值電壓減小，從而會影響MOS的特性參數(shù)例如閾值電壓Vt、跨導gm、亞閾值斜率St、飽和電流Idsat等，導致MOS特性的退化，并產(chǎn)生長期的可靠性問題。
傳統(tǒng)的LTPS-TFT陣列基板的制程中，包括在多晶硅層上進行重摻雜，即離子注入形成源漏區(qū)(source/Drain，簡稱SD)，由于摻雜濃度較高，SD離柵極非常近，會在漏區(qū)附近產(chǎn)生強的電場，這樣會導致熱載流子效應，當TFT關閉時，漏電流(關態(tài)電流)過大，使得TFT很不穩(wěn)定。
目前，為了減小漏電流，通常要對漏極區(qū)進行輕摻雜工藝，通過減小漏極界面的電場，達到減小漏電流的目的。其制備方法包括:
S101、如圖1所示，在基板10上形成多晶硅層，并通過一次構圖工藝形成有源層，所述有源層包括溝道區(qū)200和位于所述溝道區(qū)兩側的第一圖案201 ；以及位于所述第一圖案201相對所述溝道區(qū)200 —側的第三圖案203。
S102、如圖2所示，在基板10上形成柵絕緣層30，并形成與所述溝道區(qū)200和第一圖案201相對應的第一光刻膠圖案401。
S103、如圖3所示，進行第一次離子注入，在所述第三圖案203處形成重摻雜區(qū)2031 ;并去除所述第一光刻膠圖案401。
S104、如圖4所示，在完成前述步驟的基礎上，形成位于所述溝道區(qū)200上的柵電極50，并進行第二次離子注入，使所述第一圖案201處形成輕摻雜區(qū)2011。
S105、如圖5所示，在完成前述步驟的基板上，形成保護層60，以及源電極701和漏電極702，以及與所述漏電極702電連接的像素電極801。
雖然該方法可以在一定程度上抑制漏電流，但是存在效果欠佳、界面缺陷高等問題。發(fā)明內容
本發(fā)明的實施例提供一種多晶硅薄膜晶體管及其制備方法、陣列基板，可修復界面缺陷和多晶硅中的缺陷態(tài)，并且可改善熱載流子效應，使得TFT的特性更穩(wěn)定。
為達到上述目的，本發(fā)明的實施例采用如下技術方案:
一方面，提供一種多晶硅薄膜晶體管，包括柵電極、源電極、漏電極和有源層，所述有源層至少包括溝道區(qū)、第一摻雜區(qū)和第二摻雜區(qū)，所述第一摻雜區(qū)設置于所述溝道區(qū)的兩側，所述第二摻雜區(qū)設置于所述第一摻雜區(qū)相對所述溝道區(qū)的一側；所述重摻雜區(qū)設置于所述第二摻雜區(qū)相對所述第一摻雜區(qū)的一側；其中，所述重摻雜區(qū)中離子的劑量介于所述第一摻雜區(qū)和所述第二摻雜區(qū)之間。
另一方面，提供一種陣列基板，包括上述的多晶硅薄膜晶體管。
再一方面，提供一種多晶硅薄膜晶體管的制備方法，包括:
在基板上形成柵電極、源電極、漏電極和有源層，所述有源層至少包括溝道區(qū)、位于所述溝道區(qū)域兩側的第一圖案、位于所述第一圖案相對所述溝道區(qū)一側的第二圖案；還形成位于所述第二圖案相對所述第一圖案的一側的第三圖案；
通過摻雜工藝，在所述第三圖案處形成重摻雜區(qū)，在所述第二圖案處形成鈍化摻雜區(qū)或輕摻雜區(qū)，在所述第一圖案處形成所述輕摻雜區(qū)或所述鈍化摻雜區(qū)；其中，所述第一圖案和所述第二圖案處互為所述鈍化摻雜區(qū)和所述輕摻雜區(qū)；所述鈍化摻雜區(qū)中包括與硅原子形成穩(wěn)定共價鍵的鈍化摻雜離子，且所述鈍化摻雜區(qū)中所述鈍化摻雜離子的注入深度小于所述重摻雜區(qū)和所述輕摻雜區(qū)中離子的注入深度，劑量大于所述重摻雜區(qū)中離子的劑量。
本發(fā)明實施例提供了一種多晶硅薄膜晶體管及其制備方法、陣列基板，該多晶硅薄膜晶體管包括柵電極、源電極、漏電極和有源層，所述有源層至少包括溝道區(qū)、第一摻雜區(qū)和第二摻雜區(qū)，所述第一摻雜區(qū)設置于所述溝道區(qū)的兩側，所述第二摻雜區(qū)設置于所述第一摻雜區(qū)相對所述溝道區(qū)的一側；所述重摻雜區(qū)設置于所述第二摻雜區(qū)相對所述第一摻雜區(qū)的一側；其中，所述重摻雜區(qū)中離子的劑量介于所述第一摻雜區(qū)和所述第二摻雜區(qū)之間。
當?shù)谝粨诫s區(qū)或第二摻雜區(qū)為鈍化摻雜區(qū)，且鈍化摻雜區(qū)中包括與硅原子形成穩(wěn)定共價鍵的鈍化摻雜離子時，一方面，鈍化摻雜區(qū)中的鈍化摻雜離子可以修復界面缺陷和多晶硅中的缺陷態(tài)；另一方面，高濃度的鈍化摻雜離子擴散后，可抑制其他兩個區(qū)中離子的擴散速率，從而有效改善熱載流子效應，進而使得TFT的特性更穩(wěn)定。


為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術中的技術方案，下面將對實施例或現(xiàn)有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
圖1為現(xiàn)有技術提供的制備陣列基板的第一示意圖2為現(xiàn)有技術提供的制備陣列基板的第二示意圖3為現(xiàn)有技術提供的制備陣列基板的第三示意圖4為現(xiàn)有技術提供的制備陣列基板的第四示意圖5為現(xiàn)有技術提供的制備陣列基板的第五示意圖6為本發(fā)明實施例提供的一種多晶硅薄膜晶體管的結構示意圖7為本發(fā)明實施例提供的另一種多晶硅薄膜晶體管的結構示意圖8為本發(fā)明實施例提供的又一種多晶硅薄膜晶體管的結構示意圖9為本發(fā)明實施例提供的一種陣列基板的結構示意圖10為本發(fā)明實施例提供的另一種陣列基板的結構示意圖11為本發(fā)明實施例提供的又一種陣列基板的結構示意圖12為本發(fā)明實施例提供的再一種陣列基板的結構示意圖13為本發(fā)明實施例提供的制備多晶硅薄膜晶體管的流程示意圖
圖14 20為本發(fā)明實施例提供的制備多晶硅薄膜晶體管的過程示意圖。
具體實施方式
附圖標記:
10-基板；20_多晶硅層，200-溝道區(qū)，201-第一圖案，202-第二圖案，203-第三圖案；2011_輕摻雜區(qū)，2031-重摻雜區(qū)，2021-鈍化摻雜區(qū)；201a_第一摻雜區(qū)，202a_第二摻雜區(qū)；30_柵絕緣層；40_光刻膠，401-第一光刻膠圖案，402-第二光刻膠圖案；50_柵電極；60-保護層；701_源電極，702-漏電極；801_像素電極；802_公共電極；90_緩沖層。
下面將結合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
本發(fā)明實施例提供了一種多晶硅薄膜晶體管，如圖6所示，包括柵電極50、源電極701、漏電極702、柵絕緣層30、保護層60和有源層，所述有源層至少包括溝道區(qū)200、第一摻雜區(qū)201a和第二摻雜區(qū)202a，所述第一摻雜區(qū)201a設置于所述溝道區(qū)200的兩側，所述第二摻雜區(qū)202a設置于所述第一摻雜區(qū)201a相對所述溝道區(qū)200的一側；所述重摻雜區(qū)2031設置于所述第二摻雜區(qū)202a相對所述第一摻雜201a區(qū)的一側；其中，所述重摻雜區(qū)2031中離子的劑量介于所述第一摻雜區(qū)201a和所述第二摻雜區(qū)202a之間。
此處需要說明的是，由現(xiàn)有技術可以，為了改善漏電流，多晶硅薄膜晶體管目前均包括輕摻雜區(qū)，因此，對于上述的第一摻雜區(qū)201a和所述第二摻雜區(qū)202a，其中一個可以為輕摻雜區(qū)。
此外，重摻雜區(qū)2031可以為P型重摻雜區(qū)，或N型重摻雜區(qū)。當為P型時，注入的離子例如可以為硼離子，當為N型時，注入的離子例如可以為磷離子。
本發(fā)明實施例提供了一種多晶硅薄膜晶體管，包括柵電極50、源電極701、漏電極702和有源層，所述有源層至少包括溝道區(qū)200、第一摻雜區(qū)201a和第二摻雜區(qū)202a，所述第一摻雜區(qū)201a設置于所述溝道區(qū)200的兩側，所述第二摻雜區(qū)202a設置于所述第一摻雜區(qū)201a相對所述溝道區(qū)200的一側；所述重摻雜區(qū)2031設置于所述第二摻雜區(qū)202a相對所述第一摻雜區(qū)201a的一側；其中，所述重摻雜區(qū)2031中離子的劑量介于所述第一摻雜區(qū)201a和所述第二摻雜區(qū)202a之間。
當?shù)谝粨诫s區(qū)201a或第二摻雜區(qū)202a為鈍化摻雜區(qū)，且鈍化摻雜區(qū)中包括與硅原子形成穩(wěn)定共價鍵的鈍化摻雜離子時，一方面，鈍化摻雜區(qū)中的鈍化摻雜離子可以修復界面缺陷和多晶硅中的缺陷態(tài)；另一方面，高濃度的鈍化摻雜離子擴散后，可抑制其他兩個區(qū)中離子的擴散速率，從而有效改善熱載流子效應，進而使得TFT的特性更穩(wěn)定。
可選的，如圖7所示，所述第一摻雜區(qū)201a為鈍化摻雜區(qū)2021，所述第二摻雜區(qū)202a為輕摻雜區(qū)2011 ;其中，所述鈍化摻雜區(qū)2021中離子的注入深度小于所述重摻雜區(qū)2031和所述輕摻雜區(qū)2011中離子的注入深度，劑量大于所述重摻雜區(qū)2031中離子的劑量。
其中，所述鈍化摻雜區(qū)2021中包括與硅原子形成穩(wěn)定共價鍵的鈍化摻雜離子。例如為氮離子(N+)或氮氣離子(N2+)，這樣可以與Si形成s1-N鍵，從而修復界面缺陷和多晶硅中的缺陷態(tài)。
需要說明得的是，所述注入深度是以被摻雜圖案處的上表面為參考而言的，這里所指的上表面是相對基板來定義的，即，相對基板，將該圖案的與基板距離遠的一面稱為上表面，將與基板距離近的另一相對面稱為下表面。
此外，輕摻雜區(qū)2011的離子濃度小于重摻雜區(qū)2031的離子濃度，由于此為現(xiàn)有技術，在此不做詳述。
可選的，如圖8所示，所述第一摻雜區(qū)201a為輕摻雜區(qū)2011，所述第二摻雜區(qū)202a為鈍化摻雜區(qū)2021 ;其中，所述鈍化摻雜區(qū)2021中離子的注入深度小于所述重摻雜區(qū)2031和所述輕摻雜區(qū)2011中離子的注入深度，劑量大于所述重摻雜區(qū)2031中離子的劑量。
上述鈍化摻雜區(qū)2021中所述鈍化摻雜離子的注入深度小于所述重摻雜區(qū)2031和所述輕摻雜區(qū)2011中離子的注入深度，可抑制這兩區(qū)域中離子(例如硼離子或磷離子)向柵絕緣層方向擴散和逸出，進一步使得TFT的特性更穩(wěn)定。
本發(fā)明實施例提供了一種多晶硅薄膜晶體管，包括柵電極50、源電極701、漏電極702和有源層，所述有源層至少包括溝道區(qū)200、第一摻雜區(qū)201a和第二摻雜區(qū)202a，所述第一摻雜區(qū)201a設置于所述溝道區(qū)200的兩側，所述第二摻雜區(qū)202a設置于所述第一摻雜區(qū)201a相對所述溝道區(qū)200的一側；所述重摻雜區(qū)2031設置于所述第二摻雜區(qū)202a相對所述第一摻雜區(qū)201a的一側；其中，所述重摻雜區(qū)2031中離子的劑量介于所述第一摻雜區(qū)201a和所述第二摻雜區(qū)202a之間。
當?shù)谝粨诫s區(qū)201a和第二摻雜區(qū)202a互為鈍化摻雜區(qū)2021和輕摻雜區(qū)2011，且鈍化摻雜區(qū)2021中包括與硅原子形成穩(wěn)定共價鍵的鈍化摻雜離子時，一方面，鈍化摻雜區(qū)2021中的鈍化摻雜離子可以修復界面缺陷和多晶硅中的缺陷態(tài)；另一方面，高濃度的鈍化摻雜離子擴散后，可抑制其他兩個區(qū)中離子的擴散速率，從而有效改善熱載流子效應，進而使得TFT的特性更穩(wěn)定。此外，當鈍化摻雜區(qū)2021中所述鈍化摻雜離子的注入深度小于所述重摻雜區(qū)2031和所述輕摻雜區(qū)2011中離子的注入深度，可抑制這兩區(qū)域中離子(例如硼離子或磷離子)向柵絕緣層方向擴散和逸出，進一步使得TFT的特性更穩(wěn)定。
本發(fā)明實施例提供了一種陣列基板，如圖9至圖12包括上述的多晶硅薄膜晶體管，以及像素電極801。當然還包括柵線、數(shù)據(jù)線等，在此不做詳述。
進一步優(yōu)選的，如圖10所示，為防止玻璃基板中有害物質，如堿金屬離子對多晶硅層性能的影響，可先在基板10上形成緩沖層90。
進一步可選的，本發(fā)明實施例提供的陣列基板，可以適用于ADS、IPS、OLED型等類型的液晶顯示裝置的生產(chǎn)，因此，如圖11或圖12所示，所述陣列基板還包括公共電極802。
本發(fā)明實施例提供了一種陣列基板，包括上述的多晶硅薄膜晶體管，當?shù)谝粨诫s區(qū)201a或第二摻雜區(qū)202a為鈍化摻雜區(qū)，且鈍化摻雜區(qū)中包括與硅原子形成穩(wěn)定共價鍵的鈍化摻雜離子時，一方面，鈍化摻雜區(qū)中的鈍化摻雜離子可以修復界面缺陷和多晶硅中的缺陷態(tài)；另一方面，高濃度的鈍化摻雜離子擴散后，可抑制其他兩個區(qū)中離子的擴散速率，從而有效改善熱載流子效應，進而使得TFT的特性更穩(wěn)定。
本發(fā)明實施例提供了一種多晶硅薄膜晶體管的制備方法，包括在基板上形成柵電極50、源電極701、漏電極702和有源層，所述有源層至少包括溝道區(qū)200、位于所述溝道區(qū)域兩側的第一圖案201、位于所述第一圖案相對所述溝道區(qū)一側的第二圖案202 ;還形成位于所述第二圖案相對所述第一圖案的一側的第三圖案203。
進一步，通過摻雜工藝，在所述第三圖案203處形成重摻雜區(qū)2031，在所述第二圖案202處形成鈍化摻雜區(qū)2021或輕摻雜區(qū)2011，在所述第一圖案201處形成輕摻雜區(qū)2011或鈍化摻雜區(qū)2021 ;其中，所述第一圖案201和所述第二圖案202處互為鈍化摻雜區(qū)2021和輕摻雜區(qū)2011 ;所述鈍化摻雜區(qū)2021中包括與硅原子形成穩(wěn)定共價鍵的鈍化摻雜離子，且所述鈍化摻雜區(qū)2021中所述鈍化摻雜離子的注入深度小于所述重摻雜區(qū)和所述輕摻雜區(qū)中離子的注入深度，劑量大于所述重摻雜區(qū)中離子的劑量。
需要說明的是，第一、所述第一圖案201和所述第二圖案202處互為鈍化摻雜區(qū)2021和輕摻雜區(qū)2011是指，當?shù)谝粓D案201處為鈍化摻雜區(qū)2021時，第二圖案202處為輕摻雜區(qū)2011 ;當?shù)谝粓D案201處為輕摻雜區(qū)2011時，第二圖案處為鈍化摻雜區(qū)2021。
第二、重摻雜區(qū)2031可以為P型重摻雜區(qū)，或N型重摻雜區(qū)。當為P型時，注入的離子例如可以為硼離子，當為N型時，注入的離子例如可以為磷離子。
第三、能與硅原子形成穩(wěn)定共價鍵的鈍化摻雜離子例如為氮離子(N+)或氮氣離子(N2+)，這樣可以與Si形成s1-N鍵。
第四、所述注入深度是以被摻雜圖案處的上表面為參考而言的，這里所指的上表面是相對基板來定義的，即，相對基板，將該圖案的與基板距離遠的一面稱為上表面，將與基板距離近的另一相對面稱為下表面。
第五、輕摻雜區(qū)2011的離子濃度小于重摻雜區(qū)2031的離子濃度，由于此為現(xiàn)有技術，在此不做詳述。
本發(fā)明實施例提供了一種陣列基板的制備方法，該方法包括在基板上形成柵電極50、源電極701、漏電極702和有源層，所述有源層至少包括溝道區(qū)200、位于所述溝道區(qū)域兩側的第一圖案201、位于所述第一圖案相對所述溝道區(qū)一側的第二圖案202 ;還形成位于所述第二圖案相對所述第一圖案的一側的第三圖案203，并通過摻雜工藝，在所述第三圖案203處形成重摻雜區(qū)2031，在所述第二圖案202處形成鈍化摻雜區(qū)2021或輕摻雜區(qū)2011，在所述第一圖案201處形成輕摻雜區(qū)2011或鈍化摻雜區(qū)2021 ;其中，所述鈍化摻雜區(qū)2021中所述鈍化摻雜離子的注入深度小于所述重摻雜區(qū)2031和所述輕摻雜區(qū)2011中離子的注入深度，劑量大于所述重摻雜區(qū)2031中離子的劑量。
一方面，由于鈍化摻雜區(qū)2021中包括能與硅原子形成穩(wěn)定共價鍵的鈍化摻雜離子，可以修復界面缺陷和多晶硅中的缺陷態(tài)；另一方面，高濃度的鈍化摻雜離子擴散后，可抑制重摻雜區(qū)2031和所述輕摻雜區(qū)2011中離子的擴散速率，從而有效改善熱載流子效應，進而使得TFT的特性更穩(wěn)定；此外，由于鈍化摻雜區(qū)2021中所述鈍化摻雜離子的注入深度小于所述重摻雜區(qū)2031和所述輕摻雜區(qū)2011中離子的注入深度，可抑制這兩區(qū)域中離子(例如硼離子或磷離子)向柵絕緣層方向擴散和逸出。
優(yōu)選的，所述在基板上形成有源層，所述有源層包括溝道區(qū)200、位于所述溝道區(qū)域兩側的第一圖案201、位于所述第一圖案相對所述溝道區(qū)一側的第二圖案202 ;還形成位于所述第二圖案相對所述第一圖案的一側的第三圖案203包括:在基板上形成多晶硅層，并通過一次構圖工藝處理，形成溝道區(qū)200、位于所述溝道區(qū)域兩側的第一圖案201、位于所述第一圖案相對所述溝道區(qū)一側的第二圖案202、以及位于所述第二圖案相對所述第一圖案的一側的第三圖案203 ;其中所述有源層包括所述溝道區(qū)200、所述第一圖案201和所述第二圖案202。
示例的，在基板上形成多晶硅層可以為:采用等離子增強化學氣相沉積法(PlasmaEnhanced Chemical Vapor Deposition,簡稱PECVD)在基板上沉積一層非晶娃層，采用高溫烤箱對非晶硅層進行脫氫工藝處理，以防止在晶化過程中出現(xiàn)氫爆現(xiàn)象以及降低晶化后薄膜內部的缺陷態(tài)密度作用。脫氫工藝完成后，進行低溫多晶娃(Low TemperaturePoly-Silicon, LTPS)工藝過程，采用激光退火工藝(ELA)、金屬誘導結晶工藝(MIC)、固相結晶工藝(SPC)等結晶化手段對非晶硅層進行結晶化處理，在基板上形成多晶硅層。
目前，摻雜工藝包括離子注入工藝與擴散工藝兩種方式，其中離子注入具有在較低的溫度下將各種雜質摻入到不同半導體中，能精確控制摻入離子的濃度分布和注入深度，以及可實現(xiàn)大面積均勻摻雜等優(yōu)點。因此，優(yōu)選的，所述摻雜工藝為離子注入工藝。
在此基礎上，進一步地，所述方法可以具體包括如下步驟:
步驟1、在基板上有源層，所述有源層包括溝道區(qū)200、位于所述溝道區(qū)域兩側的第一圖案201、位于所述第一圖案相對所述溝道區(qū)一側的第二圖案202 ;還形成位于所述第二圖案相對所述第一圖案的一側的第三圖案203。
步驟2、在前述步驟基礎上形成柵絕緣層30，并在所述柵絕緣層上形成與所述溝道區(qū)200和所述第一圖案201、第二圖案202完全對應的第一光刻膠圖案401。
此處，第一光刻膠圖案401與所述溝道區(qū)200和所述第一圖案201、第二圖案202完全對應，是指所述第一光刻膠圖案401正好完全覆蓋所述溝道區(qū)200和所述第一圖案201、第二圖案202。此外，由于柵絕緣層30的厚度會影響后續(xù)離子注入時所需要的能量大小，因此，目前柵絕緣層30的厚度通常為800人~ 1000A之間。
步驟3、通過一次離子注入，在所述第三圖案203處形成重摻雜區(qū)2031。
此處，以所述第一光刻膠圖案401為掩膜進行第一次離子注入。重摻雜區(qū)2031為P型，也可以為N型；當為P型時，注入的離子例如可以為硼離子，當為N型時，注入的離子例如可以為磷離子。此外第一次離子注入可選擇加速電壓在10 50KeV之間，劑量在1E14 5E15/cm3 之間 ο
步驟4、去除所述第一光刻膠圖案401處的光刻膠后，在基板上依次形成金屬層和光刻膠，對所述光刻膠曝光、顯影、刻蝕后，形成所述柵電極50，以及位于所述柵電極50上方的第二光刻膠圖案402，且所述第二光刻膠圖案402與所述溝道區(qū)200和所述第一圖案201完全對應。
此處，所述第二光刻膠圖案402與所述溝道區(qū)200和所述第一圖案201完全對應，同樣是指所述第二光刻膠圖案402正好完全覆蓋所述溝道區(qū)200和所述第一圖案201。此夕卜，這里所指的刻蝕是濕法刻蝕，即刻蝕后，柵電極50與所述第二光刻膠圖案402的空隙正好與所述第一圖案201相對應。
步驟5、通過一次離子注入，在所述第二圖案202處形成鈍化摻雜區(qū)2021或輕摻雜區(qū)2011 ;其中，所述鈍化摻雜區(qū)2021中包括與硅原子形成穩(wěn)定共價鍵的鈍化摻雜離子，且所述鈍化摻雜區(qū)2021中所述鈍化摻雜離子的注入深度小于所述重摻雜區(qū)2031中離子的注入深度，劑量大于所述重摻雜區(qū)2031中離子的劑量。
此處，以第二光刻膠圖案402為掩膜進行第二次離子注入，若第二次離子注入后，在所述第二圖案202處形成鈍化摻雜區(qū)2021，則第二次離子注入可選擇加速電壓在10 50KeV之間，劑量在1E14 5E15/cm3之間；若第二離子注入后，在所述第二圖案202處形成輕摻雜區(qū)2011，則第二次離子注入可選擇加速電壓在10 50KeV之間，劑量在1E14 5E15/cm3 之間 ο
此外，能與硅原子形成穩(wěn)定共價鍵的鈍化摻雜離子例如為氮離子(N+)或氮氣離子(N2+)，一方面，氮離子或氮氣離子可以與Si形成s1-N鍵，從而修復界面缺陷和多晶硅中的缺陷態(tài)；另一方面，高濃度的鈍化摻雜離子擴散后，可抑制重摻雜區(qū)和所述輕摻雜區(qū)中離子的擴散速率，從而有效改善熱載流子效應，進而使得TFT的特性更穩(wěn)定；并且由于鈍化摻雜區(qū)中所述鈍化摻雜離子的注入深度小于所述重摻雜區(qū)和所述輕摻雜區(qū)中離子的注入深度，可抑制這兩區(qū)域中離子(例如硼離子或磷離子)向柵絕緣層方向擴散和逸出。
步驟6、去除所述第二光刻膠圖案402處的光刻膠后，通過一次離子注入，在所述第一圖案201處形成輕摻雜區(qū)2011或鈍化摻雜區(qū)2021 ;其中，所述第一圖案201和所述第二圖案202處互為鈍化摻雜區(qū)2021和輕摻雜區(qū)2011，且所述輕摻雜區(qū)2011中離子的注入深度大于所述鈍化摻雜區(qū)2021中所述鈍化摻雜離子的注入深度。
此處，以所述柵電極50為掩膜進行第三次離子注入，若步驟5中，S卩，第二次離子注入后，在第二圖案202處形成鈍化摻雜區(qū)2021，則在此步驟6中，經(jīng)過第三次離子注入后，在第一圖案201處形成輕摻雜區(qū)2011。若第二次離子注入后，在第二圖案202處形成輕摻雜區(qū)2011，則在此步驟6中，經(jīng)過第三次離子注入后，在第一圖案201處形成鈍化摻雜區(qū)2021。
此外，由于離子的注入深度與離子的能量有關，而能量又與加速電壓有正比關系，因此，優(yōu)選的，在第一次離子注入時，若注入的離子為硼離子，則硼離子的能量約40KeV，劑量約lE15/cm3 ;若為磷離子，則磷離子的能量約為60KeV，劑量約lE15/cm3。在第二次或第三次離子注入時，若注入的鈍化摻雜離例如為氮離子(N+或 N2+),則氮離子的能量約50KeV，劑量約2E15/cm3 ο
步驟7、完成前述步驟，并進行退火處理后，在基板上形成保護層60，以及源電極701和漏電極702。
此處，由于在離子注入時，晶格會被破壞而造成損傷，使遷移率和壽命等半導體參數(shù)受到影響，并且大部分的離子在被注入時并不位于置換位置，因此，為了激活被注入的離子并恢復遷移率與其它材料參數(shù)，必須在適當?shù)臅r間與溫度下降半導體退火。
其中，退火方式可以采用高溫爐管或快速熱退火(Rapid Thermal Annealing,簡稱RTA)兩種方式。若采用高溫爐管方式，其溫度范圍在400 550°C之間，烘烤時間為I 4小時；其中當注入為硼離子時，可選擇450°C進行烘烤4小時，當注入為磷離子時，可選擇550 V進行烘烤4小時。若采用RTA方式，其溫度范圍在550 600 V之間，處理時間為20 200秒；其中，不管注入為硼離子還是磷離子，可選擇600°C處理60秒。
考慮到鈍化摻雜區(qū)中鈍化離子可抑制重摻雜區(qū)中離子的擴散速率，優(yōu)選的為，所述在所述第二圖案202處形成鈍化摻雜區(qū)2021或輕摻雜區(qū)2011包括:在所述第二圖案202處形成鈍化摻雜區(qū)2021 ;所述在所述第一圖案201處形成輕摻雜區(qū)2011或鈍化摻雜區(qū)2021包括:在所述第一圖案201處形成輕摻雜區(qū)2011。
本發(fā)明實施例提供了一種多晶硅薄膜晶體管的制備方法，如圖13所示，包括如下步驟:
S10、在基板10上沉積硅，經(jīng)過多晶化處理形成如圖14所示的多晶硅層20，并在所述多晶娃層上形成光刻膠40。
此處需要說明的是，在所述多晶硅層上形成光刻膠40中所指的形成可以為涂覆，沉積等。
具體的，可以采用PECVD在基板上沉積一層非晶硅層，采用高溫烤箱對非晶硅層進行脫氫工藝處理。脫氫工藝完成后，進行LTPS工藝過程，采用激光退火工藝、金屬誘導結晶工藝、固相結晶工藝等結晶化手段對非晶硅層進行結晶化處理，在基板上形成多晶硅層20。然后在所述多晶硅層上涂覆一層光刻膠40。
S11、通過一次構圖工藝處理，在基板上形成如圖15所示的有源層，所述有源層包括:溝道區(qū)200、位于所述溝道區(qū)域兩側的第一圖案201、位于所述第一圖案相對所述溝道區(qū)一側的第二圖案202，還形成位于所述第二圖案相對所述第一圖案的一側的第三圖案203。
S12、如圖16所示，在前述步驟基礎上形成柵絕緣層30，并在所述柵絕緣層30上形成與所述溝道區(qū)200和所述第一圖案201、第二圖案202完全對應的第一光刻膠圖案401。
考慮到所述柵絕緣層30的厚度會影響后續(xù)離子注入時所需要的能量大小，因此，在本步驟中，柵絕緣層30的厚度為800A ~ 1000A之間。
S13、通過一次離子注入，在所述第三圖案處203形成如圖17所示的重摻雜區(qū)2031。
其中，重摻雜區(qū)2031可以為P型，也可以為N型；當為P型時，注入的離子例如可以為硼離子，當為N型時，注入的離子例如可以為磷離子。
此外，由于離子的注入深度與離子的能量有關，因此，在本步驟中，若注入的離子為硼離子，則硼離子的能量例如可選擇為40KeV，劑量可以選擇為lE15/cm3 ;若注入的離子為磷離子，則磷離子的能量例如可以為60KeV，劑量約lE15/cm3。
S14、去除所述第一光刻膠圖案401處的光刻膠后,在基板上依次形成金屬層和光刻膠，對所述光刻膠曝光、顯影、刻蝕后，形成如圖18所示的柵電極50，以及位于所述柵電極上方的第二光刻膠圖案402，且所述第二光刻膠圖案402與所述溝道區(qū)200和所述第一圖案201完全對應。
這里所指的刻蝕是濕法刻蝕，即刻蝕后，柵電極50與所述第二光刻膠圖案402的空隙正好與所述第一圖案201相對應。
S15、通過一次離子注入，在所述第二圖案202處形成如圖19所示的鈍化摻雜區(qū)2021 ;其中，所述鈍化摻雜區(qū)2021中包括與硅原子形成穩(wěn)定共價鍵的鈍化摻雜離子，且所述鈍化摻雜區(qū)2021中所述鈍化摻雜離子的注入深度小于所述重摻雜區(qū)2031中離子的注入深度，劑量大于所述重摻雜區(qū)2031中離子的劑量。
其中，能與硅原子形成穩(wěn)定共價鍵的鈍化摻雜離子例如為氮離子(N+)或氮氣離子(N2+)，這里氮離子或氮氣離子在注入時，其能量例如可以選擇為50KeV，劑量可以選擇為2E15/cm3。
在本步驟S15中，一方面，氮離子或氮氣離子可以與Si形成S1-N鍵，從而修復界面缺陷和多晶硅中的缺陷態(tài)；另一方面，高濃度的鈍化摻雜離子擴散后，可抑制重摻雜區(qū)2031中離子的擴散速率；再一方面，由于鈍化摻雜區(qū)2021中所述鈍化摻雜離子的注入深度小于所述重摻雜區(qū)2031中離子的注入深度，可抑制重摻雜區(qū)2031中離子(例如硼離子或磷離子)向柵絕緣層方向擴散和逸出。
需要說明的是，在本發(fā)明實施例中，注入深度是以多晶硅層20遠離基板10的一面為參考的，即，以多晶硅層20與柵絕緣層30的接觸面為參考的，離該參考近，則深度淺，離該參考源，則深度深。
S16、去除所述第二光刻膠圖案402處的光刻膠后，通過一次離子注入，在所述第一圖案201處形成如圖20所示的輕摻雜區(qū)2011 ;其中，所述輕摻雜區(qū)2011中離子的注入深度大于所述鈍化摻雜區(qū)2021中所述鈍化摻雜離子的注入深度。
根據(jù)現(xiàn)有技術可知，輕摻雜區(qū)2011中離子的注入劑量小于所述重摻雜區(qū)2031中離子的注入劑量，在此不做限定。
在本步驟S16中形成輕摻雜區(qū)2011，可以抑制漏電流。此外，由于鈍化摻雜區(qū)2021的作用，可以抑制輕摻雜區(qū)2011中離子的擴散速率；由所述鈍化摻雜區(qū)2021中所述鈍化摻雜離子的注入深度小于輕摻雜區(qū)2011中離子的注入深度可知，其也可以改善輕摻雜區(qū)2011中離子(例如硼離子或磷離子)向柵絕緣層30方向擴散和逸出，從而使得TFT的特性更穩(wěn)定。
S17、完成前述步驟，進行退火處理后，還形成參考圖8所示的保護層60、源電極701和漏電極702。
通過進行退火處理，可修復離子注入時晶格的損傷，并恢復遷移率等參數(shù)，并且使注入的離子位于置換位置。
其中，退火方式可以采用RTA方式，其溫度范圍在550 600°C之間，處理時間為20 200秒；這里不管注入為硼離子還是磷離子，可選擇600°C處理60秒。
本發(fā)明實施例提供了一種多晶硅薄膜晶體管的制備方法，該方法包括在基板上形成溝道區(qū)200、位于所述溝道區(qū)域兩側的第一圖案201、位于所述第一圖案相對所述溝道區(qū)一側的第二圖案202，以及位于所述第二圖案相對所述第一圖案的一側的第三圖案203，并通過摻雜工藝，在所述第三圖案203處形成重摻雜區(qū)2031，在所述第二圖案202處形成鈍化摻雜區(qū)2021或輕摻雜區(qū)2011，在所述第一圖案201處形成輕摻雜區(qū)2011或鈍化摻雜區(qū)2021 ;其中，所述鈍化摻雜區(qū)2021中所述鈍化摻雜離子的注入深度小于所述重摻雜區(qū)2031和所述輕摻雜區(qū)2011中離子的注入深度，劑量大于所述重摻雜區(qū)2031中離子的劑量。
一方面，由于鈍化摻雜區(qū)2021中包括能與硅原子形成穩(wěn)定共價鍵的鈍化摻雜離子，可以修復界面缺陷和多晶硅中的缺陷態(tài)；另一方面，高濃度的鈍化摻雜離子擴散后，可抑制重摻雜區(qū)2031和所述輕摻雜區(qū)2011中離子的擴散速率，從而有效改善熱載流子效應，進而使得TFT的特性更穩(wěn)定；此外，由于鈍化摻雜區(qū)中所述鈍化摻雜離子的注入深度小于所述重摻雜區(qū)和所述輕摻雜區(qū)中離子的注入深度，可抑制這兩區(qū)域中離子(例如硼離子或磷離子)向柵絕緣層方向擴散和逸出。
對于包括通過上述方法制備的多晶硅薄膜晶體管的陣列基板，其制作方法可以為，在完成上述步驟S10-S17的基礎上,還包括:在基板上形成如圖9所示與所述漏電極電連接的像素電極801。其中，在陣列基板的制備過程中還包括形成與柵電極電連接的柵線，柵線引線，以及與所述源電極電連接的數(shù)據(jù)線，數(shù)據(jù)線引線等，這些都為現(xiàn)有技術，在此不進行贅述。
進一步優(yōu)選的，所述在基板上形成溝道區(qū)200、位于所述溝道區(qū)域兩側的第一圖案201、位于所述第一圖案相對所述溝道區(qū)一側的第二圖案202，以及位于所述第二圖案相對所述第一圖案的一側的第三圖203之前，所述陣列基板的制備方法還包括:在基板上形成如圖10所示的緩沖層90。
這樣，可防止玻璃基板中有害物質，如堿金屬離子對多晶硅層性能的影響。
此外，本發(fā)明實施例提供的方法制備的陣列基板可以適用于高級超維場轉換型(ADvanced Super Dimension Switch,簡稱 ADS)、內平面轉換式(In-Plane Switching,簡稱IPS)、有機電激光顯不(Organic Electroluminesence Display,簡稱OLED型等類型的液晶顯示裝置的生產(chǎn)。其中，ADS其核心技術特性描述為:通過同一平面內狹縫電極邊緣所產(chǎn)生的電場以及狹縫電極層與板狀電極層間產(chǎn)生的電場形成多維電場，使液晶盒內狹縫電極間、電極正上方所有取向液晶分子都能夠產(chǎn)生旋轉，從而提高了液晶工作效率并增大了透光效率。高級超維場轉換技術可以提高薄膜場效應晶體管液晶顯示器(Thin FilmTransistor-Liquid Crystal Display,簡稱TFT-1XD)產(chǎn)品的畫面品質,具有高分辨率、高透過率、低功耗、寬視角、高開口率、低色差、無擠壓水波紋(push Mura)等優(yōu)點。OLED具有自發(fā)光的特性，且其具有可視角度大，顯著節(jié)省電能等優(yōu)點。
因此，對于ADS型，所述陣列基板的制備的方法還包括:形成如圖11或圖12所示的公共電極802。
對于IPS型，所述陣列基板的制備的方法還包括:在形成與所述漏電極702電連接的像素電極801的同時，還形成公共電極802。
以上所述，僅為本發(fā)明的具體實施方式
，但本發(fā)明的保護范圍并不局限于此，任何熟悉本技術領域的技術人員在本發(fā)明揭露的技術范圍內，可輕易想到變化或替換，都應涵蓋在本發(fā)明的保護范圍之內。因此，本發(fā)明的保護范圍應以所述權利要求的保護范圍為準。
權利要求
1.一種多晶硅薄膜晶體管，包括柵電極、源電極、漏電極和有源層，其特征在于，所述有源層至少包括溝道區(qū)、第一摻雜區(qū)和第二摻雜區(qū)，所述第一摻雜區(qū)設置于所述溝道區(qū)的兩側，所述第二摻雜區(qū)設置于所述第一摻雜區(qū)相對所述溝道區(qū)的一側；重摻雜區(qū)設置于所述第二摻雜區(qū)相對所述第一摻雜區(qū)的一側；其中，所述重摻雜區(qū)中離子的劑量介于所述第一摻雜區(qū)和所述第二摻雜區(qū)之間。
2.根據(jù)權利要求1所述的多晶硅薄膜晶體管，其特征在于，所述第一摻雜區(qū)為鈍化摻雜區(qū)，所述第二摻雜區(qū)為輕摻雜區(qū)；其中，所述鈍化摻雜區(qū)中離子的注入深度小于所述重摻雜區(qū)和所述輕摻雜區(qū)中離子的注入深度，劑量大于所述重摻雜區(qū)中離子的劑量。
3.根據(jù)權利要求1所述的多晶硅薄膜晶體管，其特征在于，所述第一摻雜區(qū)為輕摻雜區(qū)，所述第二摻雜區(qū)為鈍化摻雜區(qū)；其中，所述鈍化摻雜區(qū)中離子的注入深度小于所述重摻雜區(qū)和所述輕摻雜區(qū)中離子的注入深度，劑量大于所述重摻雜區(qū)中離子的劑量。
4.根據(jù)權利要求1至3任一項所述的多晶硅薄膜晶體管，其特征在于，所述鈍化摻雜區(qū)中包括與硅原子形成穩(wěn)定共價鍵的鈍化摻雜離子；所述重摻雜區(qū)為P型，或N型。
5.一種陣列基板，其特征在于，包括權利要求1至4任一項所述的多晶硅薄膜晶體管。
6.根據(jù)權利要求5所述的陣列基板，其特征在于，還包括緩沖層。
7.根據(jù)權利要求5或6所述的陣列基板，其特征在于，還包括公共電極。
8.一種多晶硅薄膜晶體管的制備方法，其特征在于，包括: 在基板上形成柵電極、源電極、漏電極和有源層，所述有源層至少包括溝道區(qū)、位于所述溝道區(qū)域兩側的第一圖案、位于所述第一圖案相對所述溝道區(qū)一側的第二圖案；以及位于所述第二圖案相對所述第一圖案的一側的第三圖案； 通過摻雜工藝，在所述第三圖案處形成重摻雜區(qū)，在所述第二圖案處形成鈍化摻雜區(qū)或輕摻雜區(qū)，在所述第一圖案處形成所述輕摻雜區(qū)或所述鈍化摻雜區(qū)；其中，所述第一圖案和所述第二圖案處互為所述鈍化摻雜區(qū)和所述輕摻雜區(qū)；所述鈍化摻雜區(qū)中包括與硅原子形成穩(wěn)定共價鍵的鈍化摻雜離子，且所述鈍化摻雜區(qū)中所述鈍化摻雜離子的注入深度小于所述重摻雜區(qū)和所述輕摻雜區(qū)中離子的注入深度，劑量大于所述重摻雜區(qū)中離子的劑量。
9.根據(jù)權利要求8所述的方法，其特征在于，所述摻雜工藝為離子注入工藝。
10.根據(jù)權 利要求9所述的方法，其特征在于，所述在基板上形成柵電極、源電極、漏電極和有源層，所述有源層包括溝道區(qū)、位于所述溝道區(qū)域兩側的第一圖案、位于所述第一圖案相對所述溝道區(qū)一側的第二圖案；還形成位于所述第二圖案相對所述第一圖案的一側的第二圖案; 通過摻雜工藝，在所述第三圖案處形成重摻雜區(qū)，在所述第二圖案處形成鈍化摻雜區(qū)或輕摻雜區(qū)，在所述第一圖案處形成所述輕摻雜區(qū)或所述鈍化摻雜區(qū)；其中，所述第一圖案和所述第二圖案處互為所述鈍化摻雜區(qū)和所述輕摻雜區(qū)；所述鈍化摻雜區(qū)中包括與硅原子形成穩(wěn)定共價鍵的鈍化摻雜離子，且所述鈍化摻雜區(qū)中所述鈍化摻雜離子的注入深度小于所述重摻雜區(qū)和所述輕摻雜區(qū)中離子的注入深度，劑量大于所述重摻雜區(qū)中離子的劑量包括: 步驟1、在基板上形成有源層，所述有源層包括溝道區(qū)、位于所述溝道區(qū)域兩側的第一圖案、位于所述第一圖案相對所述溝道區(qū)一側的第二圖案；還形成位于所述第二圖案相對所述第一圖案的一側的第三圖案；步驟2、在前述步驟基礎上形成柵絕緣層，并在所述柵絕緣層上形成與所述溝道區(qū)和所述第一圖案、第二圖案完全對應的第一光刻膠圖案； 步驟3、通過一次離子注入，在所述第三圖案處形成重摻雜區(qū)； 步驟4、去除所述第一光刻膠圖案處的光刻膠后，在基板上依次形成金屬層和光刻膠，對所述光刻膠曝光、顯影、刻蝕后，形成所述柵電極，以及位于所述柵電極上方的第二光刻膠圖案，且所述第二光刻膠圖案與所述溝道區(qū)和所述第一圖案完全對應； 步驟5、通過一次離子注入，在所述第二圖案處形成鈍化摻雜區(qū)或輕摻雜區(qū)；其中，所述鈍化摻雜區(qū)中包括與硅原子形成穩(wěn)定共價鍵的鈍化摻雜離子，且所述鈍化摻雜區(qū)中所述鈍化摻雜離子的注入深度小于所述重摻雜區(qū)中離子的注入深度，劑量大于所述重摻雜區(qū)中離子的劑量； 步驟6、去除所述第二光刻膠圖案處的光刻膠后，通過一次離子注入，在所述第一圖案處形成輕摻雜區(qū)或鈍化摻雜區(qū)；其中，所述第一圖案和所述第二圖案處互為鈍化摻雜區(qū)和輕摻雜區(qū)，且所述輕摻雜區(qū)中離子的注入深度大于所述鈍化摻雜區(qū)中所述鈍化摻雜離子的注入深度； 步驟7、完成前述步驟，并進行退火處理后，在基板上形成源電極和漏電極。
11.根據(jù)權利要求8所述的方法，其特征在于，所述在所述第二圖案處形成鈍化摻雜區(qū)或輕摻雜區(qū)包括:在所述第二圖案處形成鈍化摻雜區(qū)； 所述在所述第一圖案處形成輕摻雜區(qū)或鈍化摻雜區(qū)包括:在所述第一圖案處形成輕摻雜區(qū)。
12.根據(jù)權利要求8所述的方法，其特征在于，所述重摻雜區(qū)為為P型；或者為N型。
13.根據(jù)權利要求8至12任一項所述的方法，其特征在于，所述在基板上形成有源層，所述有源層包括溝道區(qū)、位于所述溝道區(qū)域兩側的第一圖案、位于所述第一圖案相對所述溝道區(qū)一側的第二圖案；還形成 位于所述第二圖案相對所述第一圖案的一側的第三圖案包括: 在基板上形成多晶硅層，并通過一次構圖工藝處理，形成溝道區(qū)、位于所述溝道區(qū)域兩側的第一圖案、位于所述第一圖案相對所述溝道區(qū)一側的第二圖案、以及位于所述第二圖案相對所述第一圖案的一側的第三圖案；其中所述有源層包括所述溝道區(qū)、所述第一圖案和所述第二圖案。
全文摘要
本發(fā)明實施例提供了一種多晶硅薄膜晶體管及其制備方法、陣列基板，涉及顯示技術領域，可修復界面缺陷和多晶硅中的缺陷態(tài)，并且可改善熱載流子效應，使得TFT的特性更穩(wěn)定；該多晶硅薄膜晶體管包括柵電極、源電極、漏電極和有源層，所述有源層至少包括溝道區(qū)、第一摻雜區(qū)和第二摻雜區(qū)，所述第一摻雜區(qū)設置于所述溝道區(qū)的兩側，所述第二摻雜區(qū)設置于所述第一摻雜區(qū)相對所述溝道區(qū)的一側；重摻雜區(qū)設置于所述第二摻雜區(qū)相對所述第一摻雜區(qū)的一側；其中，所述重摻雜區(qū)中離子的劑量介于所述第一摻雜區(qū)和所述第二摻雜區(qū)之間。用于多晶硅薄膜晶體管、及包括多晶硅薄膜晶體管的陣列基板的制造。
文檔編號H01L29/786GK103151388SQ201310068300
公開日2013年6月12日 申請日期2013年3月5日 優(yōu)先權日2013年3月5日
發(fā)明者王祖強 申請人:京東方科技集團股份有限公司, 鄂爾多斯市源盛光電有限責任公司