N型晶體管及其制作方法、互補(bǔ)金屬氧化物半導(dǎo)體的制作方法
【專利摘要】一種N型晶體管及其制作方法、互補(bǔ)金屬氧化物半導(dǎo)體。所述制作方法包括：提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底上形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括柵極、位于所述柵極側(cè)壁上的偏移側(cè)墻；以所述偏移側(cè)墻為掩模對所述半導(dǎo)體襯底進(jìn)行第一離子摻雜，以形成包含第一位錯的摻雜區(qū);在所述偏移側(cè)墻上形成主側(cè)墻；以所述主側(cè)墻和偏移側(cè)墻為掩模對所述半導(dǎo)體襯底進(jìn)行第二離子摻雜，以形成包括所述第一位錯和第二位錯的N型源漏區(qū)；在所述N型源漏區(qū)的半導(dǎo)體襯底表面形成凸起N型應(yīng)力層。本發(fā)明可以提高電子遷移率，進(jìn)而提高晶體管的性能。
【專利說明】N型晶體管及其制作方法、互補(bǔ)金屬氧化物半導(dǎo)體

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體【技術(shù)領(lǐng)域】，尤其涉及一種N型晶體管及其制作方法、互補(bǔ)金屬 氧化物半導(dǎo)體。

【背景技術(shù)】
[0002] 隨著半導(dǎo)體器件元件密度和集成度的提高，晶體管的柵極尺寸變得比以往更短。 然而，晶體管柵極尺寸變短容易使晶體管產(chǎn)生短溝道效應(yīng)，從而導(dǎo)致漏電流的產(chǎn)生。
[0003] 現(xiàn)有技術(shù)主要通過提高晶體管溝道區(qū)的應(yīng)力以提高載流子遷移，進(jìn)而提高晶體管 的驅(qū)動電流，減少晶體管中的漏電流。具體地，可以在晶體管的源漏區(qū)形成應(yīng)力層，以提高 載流子遷移。
[0004] 參考圖1，示出了現(xiàn)有技術(shù)一種晶體管的示意圖，包括：
[0005] 半導(dǎo)體襯底10,所述半導(dǎo)體襯底10包括待形成NM0S晶體管的區(qū)域A和待形成 PM0S晶體管的區(qū)域B，利用淺溝槽隔離結(jié)構(gòu)15將相鄰的區(qū)域A和區(qū)域B隔開；
[0006] 位于所述半導(dǎo)體襯底區(qū)域A表面的柵極結(jié)構(gòu)20,所述柵極結(jié)構(gòu)20包括位于所述半 導(dǎo)體襯底區(qū)域A表面的柵氧化層21、位于所述柵氧化層21表面的柵電極22、位于所述柵氧 化層21和柵電極22側(cè)壁表面的側(cè)墻23,位于所述柵極結(jié)構(gòu)20兩側(cè)的半導(dǎo)體襯底10內(nèi)的 類矩形結(jié)構(gòu)的源/漏區(qū)25;
[0007] 位于所述半導(dǎo)體襯底區(qū)域B表面的柵極結(jié)構(gòu)30,所述柵極結(jié)構(gòu)30包括位于所述半 導(dǎo)體襯底區(qū)域B表面的柵氧化層31、位于所述柵氧化層31表面的柵電極32、位于所述柵氧 化層31和柵電極32側(cè)壁表面的側(cè)墻33,位于所述柵極結(jié)構(gòu)30兩側(cè)的半導(dǎo)體襯底10內(nèi)的 類矩形結(jié)構(gòu)的源/漏區(qū)35;
[0008] 其中所述半導(dǎo)體襯底區(qū)域A的源/漏區(qū)25的材料為原位形成的碳化硅（SiC)，所 述半導(dǎo)體襯底區(qū)域B的源/漏區(qū)35的材料為原位形成的鍺硅（SiGe)。
[0009] 對于NM0S晶體管而言，填充所述源/漏區(qū)25的材料是碳化硅，其晶格常數(shù)小于半 導(dǎo)體襯底的晶格常數(shù)，對所述源/漏區(qū)25之間的溝道區(qū)產(chǎn)生拉伸應(yīng)力（Tensile Stress)， 提商電子的遷移率。
[0010] 然而現(xiàn)有技術(shù)中晶體管中載流子遷移率的提高較小，晶體管的性能提高有限，因 此業(yè)界需要能產(chǎn)生更大應(yīng)力的M0S器件。


【發(fā)明內(nèi)容】

[0011] 本發(fā)明解決的是N型晶體管中載流子遷移率較小的問題。
[0012] 為解決上述問題，本發(fā)明提供一種N型晶體管的制作方法，包括：提供半導(dǎo)體襯 底；在所述半導(dǎo)體襯底上形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括柵極、位于所述柵極側(cè)壁上的偏 移側(cè)墻；以所述偏移側(cè)墻為掩模對所述半導(dǎo)體襯底進(jìn)行第一離子摻雜，以形成包含第一位 錯的摻雜區(qū)；在所述偏移側(cè)墻上形成主側(cè)墻；以所述主側(cè)墻和偏移側(cè)墻為掩模對所述半導(dǎo) 體襯底進(jìn)行第二離子摻雜，以形成包括所述第一位錯和第二位錯的N型源漏區(qū)；在所述N型 源漏區(qū)的半導(dǎo)體襯底表面形成凸起N型應(yīng)力層。
[0013] 可選地，以所述偏移側(cè)墻為掩模對所述半導(dǎo)體襯底進(jìn)行第一離子摻雜，以形成包 含第一位錯的摻雜區(qū)的步驟包括：對待摻雜區(qū)進(jìn)行非晶化處理；對非晶化處理后的區(qū)域進(jìn) 行輕摻雜和袋形注入；對輕摻雜和袋形注入后的區(qū)域進(jìn)行退火。
[0014] 可選地，成凸起N型應(yīng)力層的步驟包括：通過原位摻雜的方式形成所述凸起N型應(yīng) 力層。
[0015] 相應(yīng)地，本發(fā)明還提供一種N型晶體管，包括：半導(dǎo)體襯底；位于所述半導(dǎo)體襯底 上的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括依次位于所述半導(dǎo)體襯底上的柵介質(zhì)層、柵極以及位于 所述柵極側(cè)壁上的側(cè)墻；位于所述柵極結(jié)構(gòu)露出的所述半導(dǎo)體襯底中的N型源漏區(qū)，所述N 型源漏區(qū)包括至少兩個位錯；位于所述N型源漏區(qū)的半導(dǎo)體襯底表面的凸起N型應(yīng)力層。
[0016] 可選地，所述柵介質(zhì)層為高K介質(zhì)層，所述柵極為金屬柵極。
[0017] 相應(yīng)地，本發(fā)明還提供一種互補(bǔ)金屬氧化物半導(dǎo)體，包括：P型晶體管以及所述的 N型晶體管。
[0018] 與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案包括以下優(yōu)點：
[0019] 本發(fā)明N型晶體管結(jié)合第一位錯、第二位錯和凸起N型應(yīng)力層，向N型晶體管的溝 道區(qū)提供較大的拉應(yīng)力，從而使N型晶體管具有較小的漏電流。
[0020] 進(jìn)一步地，通過對待摻雜區(qū)進(jìn)行非晶化處理，之后對非晶化處理后的區(qū)域進(jìn)行N 型離子注入，最后對N型離子注入的區(qū)域進(jìn)行退火，從而在非晶區(qū)域和結(jié)晶區(qū)域的交界處 形成位錯，工藝較為簡單且與現(xiàn)有工藝具有良好的兼容性。
[0021] 進(jìn)一步地，通過原位摻雜的方式形成所述凸起N型應(yīng)力層，可以簡化工藝步驟。
[0022] 進(jìn)一步地，所述柵介質(zhì)層為高K介質(zhì)層，所述柵極為金屬柵極，可以降低漏電流。

【專利附圖】

【附圖說明】
[0023] 圖1不出了現(xiàn)有技術(shù)一種晶體管的不意圖；
[0024] 圖2至圖13本發(fā)明N型晶體管的制作方法一實施例的流程示意圖。

【具體實施方式】
[0025] 正如背景部分所述，現(xiàn)有技術(shù)的晶體管在半導(dǎo)體襯底中設(shè)置應(yīng)力層，以對晶體管 的溝道區(qū)提供拉應(yīng)力或壓應(yīng)力，但是現(xiàn)有技術(shù)的晶體管的電子遷移率仍然較低。
[0026] 針對上述問題，本發(fā)明提供了一種N型晶體管及其制作方法、互補(bǔ)金屬氧化物半 導(dǎo)體（Complementary Metal Oxide Semiconductor，CMOS)。所述制作方法在半導(dǎo)體襯底中 形成包括至少兩個位錯（dislocation)的N型源漏區(qū)，具有位錯的N型源漏區(qū)能向晶體管 的溝道區(qū)提供拉應(yīng)力，此外，所述制作方法還在所述N型源漏區(qū)表面設(shè)置凸起N型應(yīng)力層， 此處所述凸起N型應(yīng)力層為凸出于所述半導(dǎo)體襯底表面的N型摻雜應(yīng)力層，用于向溝道區(qū) 提供拉應(yīng)力。本發(fā)明N型晶體管的第一位錯、第二位錯和凸起N型應(yīng)力層，向溝道區(qū)提供較 大的拉應(yīng)力，從而可以提1?電子遷移率，進(jìn)而提1?晶體管的性能。
[0027] 為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明 的具體實施例做詳細(xì)的說明。
[0028] 參考圖2至圖13,示出了本發(fā)明N型晶體管的制作方法一實施例的流程示意圖。 需要說明的是，本實施例以后柵工藝為例進(jìn)行說明，但是本發(fā)明并不限制于此，在其他實施 例中，還可以采用前柵工藝。
[0029] 如圖2所示，提供半導(dǎo)體襯底100。本實施例中所述半導(dǎo)體襯底100為硅襯底，但 是本發(fā)明對此不作限制，在其他實施例中，所述半導(dǎo)體襯底1〇〇還可以是單晶、多晶、或非 晶結(jié)構(gòu)的鍺襯底和鍺娃襯底，也可以是絕緣體上娃（Silicon On Insulator, S0I)，或者所 述半導(dǎo)體襯底100還可以包括其它的材料，例如砷化鎵等三五族化合物。
[0030] 在所述半導(dǎo)體襯底100中形成多個隔離結(jié)構(gòu)102,所述隔離結(jié)構(gòu)102用于實現(xiàn) 不同晶體管之間的絕緣。具體地，所述隔離結(jié)構(gòu)102可以是淺溝槽隔離（Shallow Trench Isolation，STI)結(jié)構(gòu)或者局部氧化娃（Local Oxidation of Silicon，L0C0S)隔離結(jié)構(gòu)， 但是本發(fā)明對隔離結(jié)構(gòu)102的材料和結(jié)構(gòu)不做限制。
[0031] 在相鄰兩個隔離結(jié)構(gòu)102之間的半導(dǎo)體襯底100上形成柵極結(jié)構(gòu)104。所述柵極 結(jié)構(gòu)104包括：位于所述半導(dǎo)體襯底100上的保護(hù)層1041，位于所述保護(hù)層1041上的柵極 1042,以及覆蓋于所述柵極1042側(cè)壁上的偏移側(cè)墻106。
[0032] 具體地，所述保護(hù)層1041的材料可以是氧化硅?？梢酝ㄟ^化學(xué)氣相沉積 (Chemical Vapor Deposition,CVD)或者原子層沉積的方式形成所述保護(hù)層1041。所述保 護(hù)層1041的厚度可以位于15?60A的范圍內(nèi)。
[0033] 本實施例中，本步驟形成的柵極1042用作偽柵。具體地，所述柵極1042為多晶硅 柵極，可以通過化學(xué)氣相沉積的方式形成所述多晶硅柵極。在其他實施例中，所述柵極1042 還可以是鍺等半導(dǎo)體材料，柵極1042的厚度位于300~3000 A的范圍內(nèi)。
[0034] 本實施例中，偏移側(cè)墻106包括依次位于所述柵極1042側(cè)壁上的氧化硅偏移側(cè)墻 1061、氮化硅偏移側(cè)墻1062。具體地，可以先在柵極1042和半導(dǎo)體襯底100上覆蓋氧化硅 層和氮化硅層，之后通過干刻去除柵極1042和半導(dǎo)體襯底100上的氧化硅層和氮化硅層， 以形成氧化硅偏移側(cè)墻1061、氮化硅偏移側(cè)墻1062。但是本發(fā)明對偏移側(cè)墻106的材料和 結(jié)構(gòu)不做限制。在其他實施例中，偏移側(cè)墻106還可以是非疊層結(jié)構(gòu)，所述偏移側(cè)墻106還 可以只包括一種材料，例如：所述偏移側(cè)墻106還可以是諸如氮氧化硅等的其他材料構(gòu)成 的單層側(cè)墻。
[0035] 參考圖3,以所述偏移側(cè)墻106為掩模對所述半導(dǎo)體襯底100進(jìn)行輕摻雜和袋形注 入，以形成包含第一位錯110的第一摻雜區(qū)108。
[0036] 具體地，以所述偏移側(cè)墻106為掩模向硅襯底注入硅、鍺、碳或氮，以在半導(dǎo)體襯 底100形成第一非晶娃區(qū)域（圖未示)。具體地，注入時能量位于1?80KeV的范圍內(nèi)，齊[J量 位于 1 X 1014/cm2 ?5 X 1015/cm2。
[0037] 以所述偏移側(cè)墻106對所述第一非晶硅區(qū)域進(jìn)行第一離子摻雜，本實施例所述第 一離子摻雜包括輕摻雜（Light Doped Drain,LDD)和袋形（Pocket)注入，以形成第一摻雜 區(qū) 108。
[0038] 具體地，LDD可以采用磷離子或砷離子進(jìn)行離子注入。如注入離子為磷離子，在輕 摻雜過程中離子注入能量范圍為1?20KeV，離子注入劑量為lX10 14/cm2?5X1015/cm2 ; 如注入離子為砷離子，在輕摻雜過程中離子注入能量范圍為2?50KeV，離子注入劑量為 lX1014/cm2 ?5X1015/cm2。
[0039] 可以采用硼離子進(jìn)行袋形注入，具體工藝與現(xiàn)有技術(shù)相同，在此不再贅述。
[0040] 之后進(jìn)行第一退火，所述第一退火的步驟使第一摻雜區(qū)108的材料結(jié)晶化。結(jié)晶 化的第一摻雜區(qū)108與第一非晶硅區(qū)域的交界處形成第一位錯110,所述第一位錯110可以 對柵極結(jié)構(gòu)104下方的溝道區(qū)域產(chǎn)生拉應(yīng)力。
[0041] 本實施例中，第一退火采用快速退火的方式，所述快速退火工藝為：在惰性氣體環(huán) 境中，以800?1KKTC的溫度退火10?20s。在其他實施例中，還可以采用低溫固相外延 (Solid Phase Epitaxy，SPE)或者激光退火（Laser Anneal)。
[0042] 需要說明的是，由于在形成第一位錯110的步驟中，以所述偏移側(cè)墻106為掩模進(jìn) 行的第一非晶化處理和輕摻雜、袋形注入，所述偏移側(cè)墻106的位置可以確定第一位錯110 的位置，從而使最終形成的第一位錯110的位置與偏移側(cè)墻106的位置相對應(yīng)。
[0043] 結(jié)合參考圖4和圖5,在所述偏移側(cè)墻104的側(cè)壁上形成主側(cè)墻112。
[0044] 主側(cè)墻112為形成第二位錯116的掩模，因此，與偏移側(cè)墻104類似，所述主側(cè)墻 112的厚度與后續(xù)形成的第二位錯116的位置相對應(yīng)。
[0045] 本實施例中，主側(cè)墻112包括依次覆蓋于所述偏移側(cè)墻104側(cè)壁上的氧化硅主側(cè) 墻1121、氮化硅主側(cè)墻1122,但是本發(fā)明對主側(cè)墻112的材料和結(jié)構(gòu)不做限制。
[0046] 在其他實施例中，所述主側(cè)墻112還可以是非疊層結(jié)構(gòu)，所述主側(cè)墻112還可以只 包括一種材料，所述主側(cè)墻112還可以是諸如氮氧化硅等的其他材料構(gòu)成的單層側(cè)墻。
[0047] 如圖5所示，對所述硅襯底100進(jìn)行第二非晶化處理。本實施例中，所述第二非 晶化處理包括：以所述主側(cè)墻112為掩模向硅襯底注入硅、鍺、碳或氮，以在半導(dǎo)體襯底100 形成第二非晶硅區(qū)域（圖未示)。具體地，注入時能量位于1?80KeV的范圍內(nèi)，劑量位于 lX1014/cm2 ?5X1015/cm2。
[0048] 之后，以所述主側(cè)墻112為掩模對第二非晶化處理后的硅襯底進(jìn)行N型的源漏摻 雜，形成N型摻雜區(qū)，所述N型摻雜區(qū)為晶體管的源漏區(qū)（S/D) 114。
[0049] 具體地，可以通過磷離子或砷離子的離子注入形成N型摻雜區(qū)。實際工藝中可以 采用一道離子注入步驟，也可以是磷離子多次注入、砷離子多次注入或是磷離子和砷離子 復(fù)合多次注入的方式形成N型摻雜區(qū)。
[0050] 完成離子注入之后進(jìn)行第二退火，所述第二退火的步驟使源漏區(qū)114的材料結(jié)晶 化。結(jié)晶化的源漏區(qū)114與非晶硅區(qū)域交界處形成第二位錯116,所述第二位錯116可以對 柵極結(jié)構(gòu)104下方的溝道區(qū)域產(chǎn)生拉應(yīng)力。
[0051] 具體地，所述第二退火可以采用快速退火的方式，例如：在惰性氣體環(huán)境中，以 800?1KKTC的溫度退火10?20s。在其他實施例中，還可以采用低溫固相外延（Solid Phase Epitaxy，SPE)或者激光退火（Laser Anneal)。
[0052] 本實施例形成的源漏區(qū)114具有靠近溝道區(qū)的第一位錯110、相對于第一位錯110 遠(yuǎn)離溝道區(qū)的第二位錯116,所述第一位錯110和第二位錯116相結(jié)合可以對源漏區(qū)114之 間的溝道區(qū)產(chǎn)生較大的拉應(yīng)力。
[0053] 需要說明的是，此處以具有兩個位錯的N型摻雜區(qū)為例進(jìn)行說明，在其他實施例 中，所述源漏區(qū)114還可以包括一個位錯或者兩個以上的位錯。
[0054] 如圖6所述，去除主側(cè)墻112。需要說明的是，去除主側(cè)墻112后，偏移側(cè)墻106可 以露出較大面積的源漏區(qū)114半導(dǎo)體襯底100表面，以便于在所述表面形成具有較大接觸 面的凸起N型應(yīng)力層，進(jìn)而使凸起N型應(yīng)力層可以更好地提供拉伸應(yīng)力。
[0055] 但是本發(fā)明對是否去除主側(cè)墻112不作限制，在其他實施例中還可以不去除所述 主側(cè)墻112,而在主側(cè)墻112露出的源漏區(qū)114半導(dǎo)體襯底表面上形成凸起N型應(yīng)力層。
[0056] 本實施例中，所述主側(cè)墻112包括依次覆蓋于所述偏移側(cè)墻104側(cè)壁上的氧化硅 主側(cè)墻1121、氮化硅主側(cè)墻1122?？梢酝ㄟ^濕法刻蝕的方法去除所述主側(cè)墻112,例如：先 通過熱磷酸進(jìn)行第一濕法刻蝕，之后通過稀釋的氫氟酸進(jìn)行第二濕法刻蝕。
[0057] 如圖7所述，在所述N型摻雜區(qū)的半導(dǎo)體襯底100表面形成凸起N型應(yīng)力層118， 所述N型應(yīng)力層118的晶格常數(shù)小于半導(dǎo)體襯底100的晶格常數(shù)，用于向N型晶體管的溝 道區(qū)提供拉應(yīng)力。
[0058] 本實施例凸起N型應(yīng)力層118凸出與半導(dǎo)體襯底100的表面，與設(shè)置于半導(dǎo)體襯 底100中的應(yīng)力層相比，本實施例無需去除半導(dǎo)體襯底100的部分材料，可以避免去除半導(dǎo) 體襯底100材料的步驟對N型晶體管造成的損傷；此外，還可以提1?凸起N型應(yīng)力層118的 形成效率。
[0059] 本實施例中，所述凸起N型應(yīng)力層118的材料為碳化硅（SiC)，小于硅襯底的晶格 常數(shù)，可以向溝道區(qū)提供拉應(yīng)力。具體地，可以通過外延生長的方式在所述N型摻雜區(qū)上生 長所述碳化硅，并且在外延生長的過程中進(jìn)行原位的N型離子摻雜。
[0060] 需要說明的是，通過原位摻雜的方式可以簡化N型晶體管的制作步驟，但是本發(fā) 明對此不作限制，在其他實施例中，還可以先在所述N型摻雜區(qū)的半導(dǎo)體襯底100表面形成 應(yīng)力層，之后對所述應(yīng)力層進(jìn)行N型離子摻雜，以形成凸起N型應(yīng)力層118。
[0061] 可選地，所述凸起N型應(yīng)力層118完全覆蓋柵極結(jié)構(gòu)104與隔離結(jié)構(gòu)102之間的 源漏區(qū)114,從而使凸起N型應(yīng)力層118與源漏區(qū)114具有較大的接觸面積，可以向溝道區(qū) 提供較大拉應(yīng)力，減小漏電流。
[0062] 需要說明的是，本實施例通過原位摻雜的方式形成的凸起N型應(yīng)力層118呈截頂 錐形（圖7為截面圖，圖7中凸起N型應(yīng)力層118截面呈梯形)。但是本發(fā)明不限制凸起N 型應(yīng)力層118的形狀。
[0063] 還需要說明的是，本實施例中碳化硅材料的凸起N型應(yīng)力層118可以對硅襯底構(gòu) 成的溝道區(qū)提供拉應(yīng)力。但是本發(fā)明對凸起N型應(yīng)力層118的材料不做限制，例如：對于半 導(dǎo)體襯底為錯娃襯底的實施例，娃材料的凸起N型應(yīng)力層也可以提供拉應(yīng)力。
[0064] 如圖8所示，在凸起N型應(yīng)力層118上、隔離結(jié)構(gòu)102上以及柵極結(jié)構(gòu)104的側(cè)壁 上形成刻蝕停止層120。
[0065] 請繼續(xù)參考圖8,在刻蝕停止層120上覆蓋第一層間介質(zhì)層122,之后通過諸如化 學(xué)機(jī)械拋光（Chemical Mechanical Polishing, CMP)去除多余的材料，使第一層間介質(zhì)層 122與柵極結(jié)構(gòu)104的表面齊平。具體地，所述第一層間介質(zhì)層122的材料可以是氧化硅， 可以通過化學(xué)氣相沉積工藝形成所述氧化硅。
[0066] 如圖9所示，去除所述多晶硅柵極，使偏移側(cè)墻106和襯底100圍成第一開口 130。 具體地，可以通過選擇性的濕法刻蝕工藝去除所述多晶硅柵極。
[0067] 在去除多晶硅柵極的過程中，保護(hù)層1041可以起到保護(hù)半導(dǎo)體襯底100的作用。 但是在去除多晶硅柵極之后，位于多晶硅柵極下方的保護(hù)層1041也被去除。
[0068] 結(jié)合參考圖10,在圖9中所述第一開口 130底部的襯底氧化形成氧化硅，繼續(xù)向所 述第一開口 130依次填充高K介質(zhì)材料、金屬柵極材料和金屬材料，以形成包括所述高K介 質(zhì)層1242、金屬柵極1241和偏移側(cè)墻106的金屬柵極結(jié)構(gòu)124。
[0069] 所述金屬柵極1241的材料可以是氮化鈦、鈦、氮化鉭、鋁或鎢，可以通過物理氣相 沉積的方式形成所述金屬柵極1241。
[0070] 所述高 K 介質(zhì)層 1242 可以是 Hf02、A1203、Zr02、HfSiO、HfSiON、HfTaO 和 HfZrO 等 材料，可以通過化學(xué)氣相沉積的方式形成所述高K介質(zhì)層1242。
[0071] 結(jié)合參考圖11，圖形化所述第一層間介質(zhì)層122,形成露出凸起N型應(yīng)力層118上 刻蝕阻擋層120的第一接觸孔140。具體地，在第一層間介質(zhì)層122上形成光刻膠圖形，以 所述光刻膠圖形為掩模進(jìn)行刻蝕，去除凸起N型應(yīng)力層118上的第一層間介質(zhì)層122直至 露出所述刻蝕阻擋層120。
[0072] 之后，去除所述第一接觸孔140露出的刻蝕阻擋層120,從而使第一接觸孔140露 出所述凸起N型應(yīng)力層118。
[0073] 結(jié)合參考圖12,通過自對準(zhǔn)工藝在N型應(yīng)力層118上形成金屬硅化物150,用于減 小后續(xù)形成的第一連接件與所述凸起N型應(yīng)力層118之間的接觸電阻。
[0074] 在形成金屬娃化物150之后，向第一接觸孔140內(nèi)填充金屬，形成第一插塞126。具 體地，所述第一插塞126的金屬材料可以是鎢，可以通過電鍍的方式在所述第一接觸孔140 內(nèi)填充所述進(jìn)行金屬。
[0075] 如圖13所不，在第一層間介質(zhì)層122、所述第一插塞126、金屬柵極1241及偏移側(cè) 墻106上覆蓋第二層間介質(zhì)層128。具體地，所述第二層間介質(zhì)層128的材料可以是氧化 硅，可以通過化學(xué)氣相沉積工藝形成所述第二層間介質(zhì)層128。在化學(xué)氣相沉積工藝之后， 還包括通過化學(xué)機(jī)械拋光工藝去除多余材料，使第二層間介質(zhì)層128具有平整的表面。
[0076] 圖形化所述第二層間介質(zhì)層128,形成露出所述第一插塞126的第二接觸孔（圖未 示）以及露出所述金屬柵極1241的第三接觸孔（圖未示)。
[0077] 具體地，在所述第二層間介質(zhì)層128上形成光刻膠圖形，以所述光刻膠圖形為掩 模進(jìn)行刻蝕，去除第一插塞126上的部分第二層間介質(zhì)層128,直至露出所述第一插塞126， 從而形成第二接觸孔；同時，去除金屬柵極1241上的部分第二層間介質(zhì)層128,直至露出所 述金屬柵極1241，從而形成第三接觸孔。
[0078] 之后，向所述第二接觸孔和所述第三接觸孔中填充金屬，以形成填充于所述第二 接觸孔的第二插塞130、填充于所述第三接觸孔的第三插塞131。具體地，所述第二插塞130 和第三插塞131的材料可以是鎢，可以通過電鍍方式分別向第二接觸孔、第三接觸空中填 充鎢，以分別形成第二插塞130、第三插塞131。
[0079] 所述第一插塞126以及位于第一插塞126上、與所述第一次插塞126相接觸的第 二插塞130構(gòu)成第一連接件，所述第一連接件與所述凸起N型應(yīng)力層118相接觸，用于實現(xiàn) N型晶體管源漏區(qū)114的電連接。所述第三插塞131構(gòu)成所述第二連接件，所述第二連接件 位于所述金屬柵極1241上，且與所述金屬柵極1241相接觸，用于實現(xiàn)N型晶體管柵極的電 連接。
[0080] 本實施例提供的N型晶體管中設(shè)置有第一位錯110、第二位錯116以及N型應(yīng)力層 118,三者相結(jié)合可以向溝道區(qū)提供較大的拉應(yīng)力，從而提高了載流子遷移率。
[0081] 相應(yīng)地，本發(fā)明還提供一種N型晶體管，請繼續(xù)參考圖13,示意了本發(fā)明N型晶體 管一實施例的示意圖。本實施例N型晶體管以金屬柵極的NM0S管為例進(jìn)行說明，不應(yīng)以此 限制本發(fā)明。具體地，N型晶體管包括：
[0082] 半導(dǎo)體襯底100,本實施例中，所述半導(dǎo)體襯底100為硅襯底，在其他實施例中，所 述半導(dǎo)體襯底1〇〇還可以是單晶、多晶、或非晶結(jié)構(gòu)的鍺襯底和鍺硅襯底，也可以是絕緣體 上娃（Silicon On Insulator, S0I)，或者所述半導(dǎo)體襯底100還可以包括其它的材料，例如 砷化鎵等三五族化合物。
[0083] 在所述半導(dǎo)體襯底100中設(shè)置有多個實現(xiàn)不同晶體管絕緣的隔離結(jié)構(gòu)102,具體 地，所述隔離結(jié)構(gòu)102可以是淺溝槽隔離（Shallow Trench Isolation, STI)結(jié)構(gòu)或者局部 氧化娃（Local Oxidation of Silicon,L0C0S)隔離結(jié)構(gòu)，但是本發(fā)明對隔離結(jié)構(gòu)102的材 料和結(jié)構(gòu)不做限制。
[0084] 位于所述半導(dǎo)體襯底100上的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)設(shè)置于相鄰隔離結(jié)構(gòu)102 之間。具體地，所述柵極結(jié)構(gòu)包括依次位于所述半導(dǎo)體襯底100上的柵介質(zhì)層1242、金屬柵 極1241以及位于所述金屬柵極1241側(cè)壁上的偏移側(cè)墻106。
[0085] 所述金屬柵極1241的材料可以是氮化鈦、鈦、氮化鉭、鋁或鎢。
[0086] 所述柵極介質(zhì)層1242的材料可以是氧化硅、氮化硅、氮氧化硅，還可以是Η--2、 A1203、Zr02、HfSiO、HfSiON、HfTaO 和 HfZrO 等的高 K 介質(zhì)材料。
[0087] 所述偏移側(cè)墻106包括依次覆蓋于所述金屬柵極1241側(cè)壁上的氧化硅偏移側(cè)墻 1061、氮化硅偏移側(cè)墻1062。但是本發(fā)明對柵極結(jié)構(gòu)的材料和結(jié)構(gòu)不做限制。
[0088] 位于所述半導(dǎo)體襯底100中的源漏區(qū)114。本實施例中，所述源漏區(qū)114包括：靠 近溝道區(qū)的第一位錯110、相對于所述第一位錯110遠(yuǎn)離溝道區(qū)的第二位錯116。所述第一 位錯110與所述第二位錯116可以向溝道區(qū)提供拉應(yīng)力。
[0089] 需要說明的是，此處以具有兩個位錯的N型摻雜區(qū)為例進(jìn)行說明，在其他實施例 中，所述源漏區(qū)114還可以包括一個位錯或者兩個以上的位錯。
[0090] 位于所述源漏區(qū)114的半導(dǎo)體襯底100表面的凸起N型應(yīng)力層118。所述凸起N 型應(yīng)力層118凸出于所述半導(dǎo)體100襯底的表面，用于向N型晶體管的溝道區(qū)提供拉應(yīng)力。
[0091] 本實施例中，所述半導(dǎo)體襯底100為硅襯底，所述凸起N型應(yīng)力層118的材料為碳 化硅，可以向溝道區(qū)提供拉應(yīng)力。但是本發(fā)明對凸起N型應(yīng)力層118的材料不作限制，例如： 當(dāng)半導(dǎo)體襯底1〇〇的為鍺硅襯底時，所述凸起N型應(yīng)力層118的材料還可以是硅，用于向鍺 娃襯底提供拉應(yīng)力。
[0092] 需要說明的是，本實施例中所述凸起N型應(yīng)力層118呈截頂錐形（圖13所示的為 截面圖，所述凸起N型應(yīng)力層118在截面圖中呈梯形)。但是本發(fā)明對所述凸起N型應(yīng)力層 118的形狀并不做限制。
[0093] 本實施例N型晶體管還包括：與所述凸起N型應(yīng)力層118相接觸的第一連接件、 與所述柵極相接觸的第二連接件。所述第一連接件用于實現(xiàn)N型晶體管源漏區(qū)114的電連 接，所述第二連接件用于實現(xiàn)N型晶體管的金屬柵極1241的電連接。
[0094] 本實施例中，所述凸起N型應(yīng)力層118與所述第一連接件之間還設(shè)置有金屬硅化 物150,用于減小所述凸起N型應(yīng)力層118與所述第一連接件之間的接觸電阻。
[0095] 其中，所述第一連接件為所述凸起N型應(yīng)力層118上、與所述凸起N型應(yīng)力層118 相接觸的插塞。具體地，所述第一連接件包括與所述凸起N型應(yīng)力層118相接觸的第一插 塞126、位于所述第一插塞126上與所述第一插塞126相接觸的第二插塞130。所述第二連 接件為位于所述金屬柵極1241上、與所述金屬柵極1241相接觸的第三插塞131。
[0096] 本實施例中所述第一插塞126、第二插塞130、第三插塞131的材料相同，為鶴。但 是本發(fā)明對第一插塞126、第二插塞130、第三插塞131的材料是否相同不作限制。所述第 一插塞126、第二插塞130、第三插塞131還可以是其他的金屬材料，例如：錯。
[0097] 本實施例提供的N型晶體管中，第一位錯110、第二位錯116和凸起N型應(yīng)力層118 相結(jié)合，向溝道區(qū)提供較大的拉應(yīng)力，進(jìn)而提高溝道區(qū)的載流子遷移率。
[0098] 需要說明的是，本發(fā)明提供的N型晶體管可以由本發(fā)明N型晶體管的制作方法形 成，也可以由其他N型晶體管的制作方法形成，本發(fā)明對此不作限制。
[0099] 相應(yīng)地，本發(fā)明還提供一種互補(bǔ)金屬氧化物半導(dǎo)體，包括：P型晶體管和N型晶體 管，所述N型晶體管為本發(fā)明提供的N型晶體管，具體結(jié)構(gòu)、材料等可參考上述N型晶體管 相關(guān)實施例的描述，在此不再贅述。
[0100] 在上述實施例中，以具有金屬柵極的N型晶體管為例進(jìn)行說明，具有金屬柵極的N 型晶體管具有較小的漏電流。但是本發(fā)明對此不作限制，在其他實施例中N型晶體管還可 以具有硅柵極。本領(lǐng)域技術(shù)人員可以根據(jù)上述實施例對本發(fā)明進(jìn)行相應(yīng)地修改、變形和替 換。
[0101] 雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本 發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所 限定的范圍為準(zhǔn)。
【權(quán)利要求】
1. 一種N型晶體管的制作方法，其特征在于，包括： 提供半導(dǎo)體襯底； 在所述半導(dǎo)體襯底上形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括柵極、位于所述柵極側(cè)壁上的 偏移側(cè)墻； 以所述偏移側(cè)墻為掩模對所述半導(dǎo)體襯底進(jìn)行第一離子摻雜，以形成包含第一位錯的 慘雜區(qū)； 在所述偏移側(cè)墻上形成主側(cè)墻； 以所述主側(cè)墻和偏移側(cè)墻為掩模對所述半導(dǎo)體襯底進(jìn)行第二離子摻雜，以形成包括所 述第一位錯和第二位錯的N型源漏區(qū)； 在所述N型源漏區(qū)的半導(dǎo)體襯底表面形成凸起N型應(yīng)力層。
2. 如權(quán)利要求1所述的制作方法，其特征在于，以所述偏移側(cè)墻為掩模對所述半導(dǎo)體 襯底進(jìn)行第一離子摻雜，以形成包含第一位錯的摻雜區(qū)的步驟包括： 對待摻雜區(qū)進(jìn)行非晶化處理； 對非晶化處理后的區(qū)域進(jìn)行輕摻雜和袋形注入； 對輕摻雜和袋形注入后的區(qū)域進(jìn)行退火。
3. 如權(quán)利要求1所述的制作方法，其特征在于，以所述主側(cè)墻和偏移側(cè)墻為掩模對所 述半導(dǎo)體襯底進(jìn)行第二離子摻雜，以形成包括所述第一位錯和第二位錯的N型摻雜區(qū)的步 驟包括： 對待摻雜區(qū)進(jìn)行非晶化處理； 對非晶化處理后的區(qū)域進(jìn)行源漏摻雜； 對源漏摻雜后的區(qū)域進(jìn)行退火。
4. 如權(quán)利要求1所述的制作方法，其特征在于，形成凸起N型應(yīng)力層的步驟包括：通過 原位摻雜的方式形成所述凸起N型應(yīng)力層。
5. 如權(quán)利要求1所述的制作方法，其特征在于，形成凸起N型應(yīng)力層的步驟包括： 在所述N型摻雜區(qū)的半導(dǎo)體襯底表面形成應(yīng)力層； 對所述應(yīng)力層進(jìn)行N型離子摻雜，以形成凸起N型應(yīng)力層。
6. 如權(quán)利要求1所述的制作方法，其特征在于，所述半導(dǎo)體襯底為硅襯底；在所述半導(dǎo) 體襯底上形成柵極結(jié)構(gòu)的步驟包括：在所述硅襯底上多晶硅柵極； 在所述多晶硅柵極的側(cè)壁上依次形成氧化硅偏移側(cè)墻、氮化硅偏移側(cè)墻，所述氧化硅 偏移側(cè)墻、氮化硅偏移側(cè)墻作為所述偏移側(cè)墻； 在所述偏移側(cè)墻的側(cè)壁上依次形成氧化硅主側(cè)墻、氮化硅主側(cè)墻，所述氧化硅主側(cè)墻、 氮化硅主側(cè)墻作為所述主側(cè)墻。
7. 如權(quán)利要求6所述的制作方法，其特征在于，所述凸起N型應(yīng)力層的材料為碳化硅， 形成凸起N型應(yīng)力層的步驟包括：通過外延生長的方式形成所述碳化硅，在外延生長的過 程中進(jìn)行原位的N型離子摻雜，以形成凸起N型應(yīng)力層。
8. 如權(quán)利要求6所述的制作方法，其特征在于， 在形成凸起N型應(yīng)力層的步驟之前，還包括去除所述主側(cè)墻的步驟； 在形成凸起N型應(yīng)力層的步驟之后，還包括： 在所述凸起N型應(yīng)力層上依次形成刻蝕阻擋層和第一層間介質(zhì)層，使所述第一層間介 質(zhì)層與所述柵極結(jié)構(gòu)齊平； 去除所述多晶硅柵極，使偏移側(cè)墻和半導(dǎo)體襯底圍成第一開口； 在所述第一開口中依次形成高K介質(zhì)層和金屬柵極。
9. 如權(quán)利要求8所述的制作方法，其特征在于，在形成金屬柵極之后，還包括：形成與 所述凸起N型應(yīng)力層相接觸的第一連接件；形成與柵極結(jié)構(gòu)相連的第二連接件。
10. 如權(quán)利要求9所述的制作方法，其特征在于，形成與所述凸起N型應(yīng)力層相接觸的 第一連接件的步驟包括： 圖形化所述第一層間介質(zhì)層，形成露出凸起N型應(yīng)力層上刻蝕阻擋層的第一接觸孔； 去除第一接觸孔露出的刻蝕阻擋層； 向第一接觸孔內(nèi)填充金屬，形成第一插塞； 在第一層間介質(zhì)層、第一插塞、金屬柵極及偏移側(cè)墻上形成第二層間介質(zhì)層； 圖形化所述第二層間介質(zhì)層，形成露出所述第一插塞的第二接觸孔以及露出所述金屬 柵極的第三接觸孔； 向所述第二接觸孔和所述第三接觸孔中填充金屬，以形成填充于所述第二接觸孔的第 二插塞、填充于所述第三接觸孔的第三插塞，所述第一插塞和第二插塞作為所述第一連接 件，所述第三插塞作為所述第二連接件。
11. 一種N型晶體管，其特征在于，包括： 半導(dǎo)體襯底； 位于所述半導(dǎo)體襯底上的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括依次位于所述半導(dǎo)體襯底上的 柵介質(zhì)層、柵極以及位于所述柵介質(zhì)層和柵極側(cè)壁上的側(cè)墻； 位于所述柵極結(jié)構(gòu)露出的所述半導(dǎo)體襯底中的N型源漏區(qū)，所述N型源漏區(qū)包括至少 兩個位錯； 位于所述N型源漏區(qū)的半導(dǎo)體襯底表面的凸起N型應(yīng)力層。
12. 如權(quán)利要求11所述的N型晶體管，其特征在于，所述半導(dǎo)體襯底為硅襯底，所述凸 起N型應(yīng)力層的材料為碳化硅。
13. 如權(quán)利要求11所述的N型晶體管，其特征在于，所述柵介質(zhì)層為高K介質(zhì)層，所述 柵極為金屬柵極。
14. 如權(quán)利要求11所述的N型晶體管，其特征在于，所述N型源漏區(qū)包括與所述側(cè)墻的 位置相對應(yīng)的第一位錯、以及相對于所述第一位錯遠(yuǎn)離溝道區(qū)的第二位錯。
15. 如權(quán)利要求11所述的N型晶體管，其特征在于，所述凸起N型應(yīng)力層呈截頂錐形。
16. 如權(quán)利要求11所述的N型晶體管，其特征在于，還包括與所述凸起N型應(yīng)力層相接 觸的第一連接件，與所述柵極相接觸的第二連接件。
17. 如權(quán)利要求16所述的N型晶體管，其特征在于，所述第一連接件包括位于所述凸 起N型應(yīng)力層上、與所述凸起N型應(yīng)力層相接觸的第一插塞，以及位于所述第一插塞上、與 所述第一插塞相接觸的第二插塞。
18. 如權(quán)利要求16所述的N型晶體管，其特征在于，所述第二連接件為位于所述柵極上 的、與所述柵極相接觸的第三插塞。
19. 一種互補(bǔ)金屬氧化物半導(dǎo)體，其特征在于，包括：P型晶體管以及如權(quán)利要求11? 18任一權(quán)利要求所述的N型晶體管。
【文檔編號】H01L29/78GK104217955SQ201310224077
【公開日】2014年12月17日 申請日期:2013年6月5日 優(yōu)先權(quán)日:2013年6月5日
【發(fā)明者】李勇 申請人:中芯國際集成電路制造(上海)有限公司