制作晶體管的方法
【專利摘要】揭示一種制作晶體管的方法(圖3A到3F)。所述方法包括在襯底(300)的面處形成電介質(zhì)層(306)以及在所述電介質(zhì)層上形成柵極(312)。在所述襯底中在所述柵極附近植入(316)源極和漏極區(qū)(310)。在所述柵極中植入(318)非晶區(qū)以形成非晶區(qū)。在所述柵極附近形成應(yīng)力產(chǎn)生層(332)。對所述柵極進行退火以使所述非晶區(qū)再結(jié)晶。
【專利說明】制作晶體管的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明大體涉及通過互補金屬氧化物半導體(CMOS)工藝中的植入誘發(fā)多晶硅非晶化實現(xiàn)的應(yīng)力記憶技術(shù)。
【背景技術(shù)】
[0002]半導體集成電路特征大小的縮小已經(jīng)將更多的挑戰(zhàn)置于半導體集成電路處理。明確地說，高裝填密度與產(chǎn)率之間的平衡要求經(jīng)微調(diào)的制造工藝。近來的工藝進展包含在P溝道和η溝道互補金屬氧化物半導體(CMOS)兩種電路、金屬柵極替換以及例如氮氧化硅(SiON)等復合柵極電介質(zhì)材料中的各種應(yīng)力記憶技術(shù)(SMT)。一種這樣的SMT由堪納斯基(Kanarsky)等人揭示(第7，968，915號美國專利)。圖1說明了具有柵極32的兩個η溝道場效晶體管34 (NFET)以及具有柵極31且形成于η型井12中的一個ρ溝道場效晶體管34(PFET)，圖1是堪納斯基(Kanarsky)等人的圖10的復制。每一晶體管包含相應(yīng)的柵極電介質(zhì)30、源極/漏極區(qū)36/35，以及溝道區(qū)38/37。晶體管形成于ρ型襯底8/10上且通過隔離區(qū)20分開?？凹{斯基(Kanarsky)等人揭示了單獨地遮蔽以及處理NFET和PFET晶體管，以分別提供張應(yīng)力和壓應(yīng)力，如箭頭所示。然而，此類處理可能會不利地影響其它工藝參數(shù)，如將詳細論述的。因此，需要不會不利地影響其它工藝參數(shù)的工藝兼容的應(yīng)力記憶技術(shù)(SMT)。

【發(fā)明內(nèi)容】

[0003]在本發(fā)明的優(yōu)選實施例中，揭示一種制作晶體管的方法。所述方法包括在襯底的面處形成電介質(zhì)層。在所述電介質(zhì)層上形成柵極。在所述柵極附近植入源極和漏極區(qū)。對所述柵極進行植入以形成非晶區(qū)。在所述柵極附近形成應(yīng)力產(chǎn)生層。對所述柵極進行退火以使所述非晶區(qū)再結(jié)晶。
【專利附圖】

【附圖說明】
[0004]圖1是在處理期間現(xiàn)有技術(shù)的半導體的截面圖；
[0005]圖2是本發(fā)明的金屬氧化物場效晶體管(MOSFET)的截面圖；
[0006]圖3Α到圖3F說明根據(jù)本發(fā)明的第一實施例的SMT的工藝流程；
[0007]圖4說明本發(fā)明的替代實施例；
[0008]圖5說明隨應(yīng)變而變的MOSFET的模擬遷移率增益；以及
[0009]圖6說明隨植入能量而變的鍺(Ge)在多晶硅柵極中的模擬植入深度。
【具體實施方式】
[0010]本發(fā)明的優(yōu)選實施例提供了與現(xiàn)有技術(shù)相比應(yīng)力記憶技術(shù)(SMT)的大量優(yōu)點。
[0011]現(xiàn)在參考圖5，圖中展示了隨應(yīng)變(以GPa計)而變的金屬氧化物半導體場效晶體管(MOSFET)的模擬遷移率增益。該圖展示了隨著應(yīng)變從O增加到20GPa為12%的大致線性的遷移率增益。在此處以及在以下論述中，應(yīng)力和應(yīng)變可互換使用，來指示平行于電流方向的MOSFET溝道中的張應(yīng)力或壓應(yīng)力。
[0012]本案發(fā)明人已經(jīng)針對32nm和54nm的MOSFET溝道長度研究了具有工藝變化的SMT。將鍺用作柵極非晶植入物質(zhì)，其中植入能量作為參數(shù)且劑量為5el4A/cm2。圖6是在每一植入能量下的植入深度和對應(yīng)的非晶深度的模擬。在此，多晶硅柵極是70nm厚且形成于下伏柵極氧化物上。舉例來說，在15keV的植入能量下，植入深度約28nm。對于20keV的植入能量，植入深度約40nm。對于25keV的植入能量，植入深度約53nm。工藝變化顯示，具有25keV植入能量的裝置的柵極氧化物擊穿情況糟于15keV或20keV下的情況。發(fā)明人認為高斯植入分布的尾部可能會損壞柵極氧化物，從而導致稍低的柵極氧化物完整性(GOI)。此外，25keV晶體管的晶體管遷移率并沒有明顯好于15keV和20keV下的情況。因此，避免柵極氧化物中15nm內(nèi)的非晶植入是有利的。為此，本發(fā)明的實施例旨在將非晶區(qū)限制在多晶硅柵極的上80%。在本發(fā)明的一個實施例中，這是通過將平均植入深度限制在多晶硅柵極的上60%來實現(xiàn)。
[0013]現(xiàn)在轉(zhuǎn)到圖2，所示為本發(fā)明的金屬氧化物半導體場效晶體管(MOSFET)的截面圖。在此處以及在以下論述中，圖式說明簡化的制作工藝流程而非特定電路。圖式不按比例繪制，并且相同參考數(shù)字用以表示類似特征。通過舉例，MOSFET被假定為η溝道，但在本發(fā)明的替代實施例中也可以為P溝道，如以下論述中將顯而易見的。MOSFET形成于ρ型襯底200上處在淺溝槽隔離區(qū)202之間。MOSFET包含柵極區(qū)212、側(cè)壁隔片204、柵極電介質(zhì)206、輕摻雜擴散208以及源極/漏極區(qū)210。箭頭220表示到柵極區(qū)212中的非晶植入。在本發(fā)明的優(yōu)選實施例中，鍺(Ge)有利地用于植入，因為它是IV族元素、稍大于硅(Si)原子，并且相對來說電荷中性。在本發(fā)明的替代實施例中，砷(As)也可以用于η溝道裝置，或者鍺(Ge)用于ρ溝道裝置。本案發(fā)明人已經(jīng)確定非晶植入深度X應(yīng)有利地從柵極的上表面延伸到柵極高度Y的0.55到0.75倍的范圍內(nèi)。這些值分別大致對應(yīng)于在15keV與25keV之間的Ge植入能量。
[0014]現(xiàn)在參考圖3A到圖3F，諸圖所示為根據(jù)本發(fā)明的第一實施例的簡化的工藝流程。未展示淺溝槽隔離(STl)區(qū)，以便更清楚地說明本發(fā)明。圖3A說明了 P型半導體襯底300。柵極電介質(zhì)層306形成于襯底300上，且可為二氧化硅、氮化硅或復合電介質(zhì)，如此項技術(shù)所熟知的。大約70nm高的柵極層311形成于柵極電介質(zhì)層306上。柵極層311優(yōu)選為多晶硅，且可包括任何其它合適的多晶材料。
[0015]在圖3B處，對柵極層311和柵極電介質(zhì)層306進行圖案化和蝕刻，以形成晶體管柵極312。施加輕摻雜植入314以在襯底中鄰近柵極處形成輕摻雜區(qū)308。所述輕摻雜區(qū)優(yōu)選為磷(P)或砷(As)。
[0016]在圖3C處，鄰近柵極312形成側(cè)壁隔片304。所述側(cè)壁隔片優(yōu)選地通過氮化硅沉積和隨后的各向異性蝕刻來形成。在柵極附近通過離子植入316形成重摻雜源極/漏極區(qū)310。源極/漏極區(qū)310優(yōu)選為磷(P)或砷(As)。
[0017]在圖3D處，對柵極312和源極/漏極區(qū)310施加非晶植入318。在本發(fā)明的優(yōu)選實施例中，對于在柵極的上60 %中的平均植入深度，以5el4A/cm2的劑量以及大約20keV的能量植入鍺(Ge)。如先前所論述，這樣會產(chǎn)生從柵極312的上表面到柵極的上60%中柵極高度的大約0.55到0.75的深度的非晶硅區(qū)。[0018]在圖3E處，電介質(zhì)層330形成于柵極和源極/漏極區(qū)上。電介質(zhì)層330優(yōu)選為硅玻璃，例如硼磷硅玻璃(BPSG)、硼硅玻璃(BSG)或磷硅玻璃(PSG)，且可具有在5nm到50nm的范圍內(nèi)的厚度。在電介質(zhì)層330上通過化學氣相沉積將應(yīng)力產(chǎn)生層332形成到在30nm到120nm的范圍內(nèi)的厚度。應(yīng)力產(chǎn)生層332優(yōu)選為氮化硅膜以產(chǎn)生在300MPa到3GPa的范圍內(nèi)的張應(yīng)力。接著使晶體管和柵極區(qū)經(jīng)受1000°C到1100°C的高溫退火，以使柵極312和源極/漏極310的非晶區(qū)再結(jié)晶。
[0019]在圖3F處，通過濕式蝕刻和干式蝕刻的組合中的濕式蝕刻或干式蝕刻來移除應(yīng)力產(chǎn)生層332。再結(jié)晶的柵極312和源極/漏極區(qū)310在平行于電流方向的晶體管溝道區(qū)中維持張應(yīng)力340。本發(fā)明在維持張應(yīng)力以及如先前所論述的經(jīng)改進的遷移率方面非常有利。植入318在柵極的上60%中產(chǎn)生對于應(yīng)力記憶來說最佳的非晶柵極區(qū)，所述非晶柵極區(qū)可與輕摻雜植入314和源極/漏極植入316分開。此外，鍺(Ge)植入相對來說電荷中性，因此不會不利地影響其它晶體管特性。
[0020]現(xiàn)在轉(zhuǎn)到圖4，圖中所示為本發(fā)明的第二實施例。圖4說明了如先前所論述的ρ型半導體襯底300。柵極電介質(zhì)層306形成于襯底300上，且可為二氧化硅、氮化硅或其它復合電介質(zhì)。大約70nm高的柵極312形成于柵極電介質(zhì)層306上。柵極312優(yōu)選為多晶娃，且可包括任何其它合適的多晶材料。以相對于垂直方向所成的大于或等于50°的高植入角度對柵極層312施加非晶植入418。在本發(fā)明的優(yōu)選實施例中，以5el4A/cm2的劑量以及大約20keV的能量植入鍺(Ge)。如先前所論述，這樣會產(chǎn)生從柵極312的上表面到柵極的上60%中柵極高度的大約0.55到0.75的深度的非晶硅區(qū)。此外，高角度植入大體上限制于柵極區(qū)，因此通過鄰近柵極將源極/漏極區(qū)排除在外。這樣有利地避免了源極/漏極區(qū)中的非晶植入，所述非晶植入可能會在退火之后在溝道區(qū)中引入不想要的壓應(yīng)力。
[0021]更進一步，雖然如此提供了眾多實例，但是所屬領(lǐng)域的技術(shù)人員應(yīng)認識到，可對所述實施例進行各種修改、替代或更改，但所述修改、替代或更改仍屬于如所附權(quán)利要求書所界定的本發(fā)明范圍內(nèi)。舉例來說，盡管關(guān)于η溝道晶體管制作呈現(xiàn)了本發(fā)明的優(yōu)選實施例，但是本發(fā)明的實施例也適用于P溝道晶體管制作。先前論述的實施例經(jīng)過簡單修改，使得應(yīng)力產(chǎn)生層332產(chǎn)生壓應(yīng)力而非張應(yīng)力。壓應(yīng)力產(chǎn)生層可為具有不同氫含量的氮化硅，或者難熔金屬氮化物，例如氮化鈦(TiN)或氮化鎢(WN)。閱讀了本說明書的所屬領(lǐng)域的一股技術(shù)人員將容易明白其它組合。
【權(quán)利要求】
1.一種制作晶體管的方法，其包括: 在襯底的面處形成電介質(zhì)層； 在所述電介質(zhì)層上形成柵極； 在所述襯底中在所述柵極附近植入源極和漏極區(qū)； 以所述柵極的上60%中的平均植入深度對所述柵極進行植入，以形成非晶區(qū)； 在所述柵極附近形成應(yīng)力產(chǎn)生層；以及 對所述柵極退火。
2.根據(jù)權(quán)利要求1所述的方法，其中所述植入所述源極和漏極區(qū)的步驟是在所述對所述柵極進行植入的步驟之前執(zhí)行。
3.根據(jù)權(quán)利要求1所述的方法，其中所述植入所述源極和漏極區(qū)的步驟是在所述對所述柵極進行植入的步驟之后執(zhí)行。
4.根據(jù)權(quán)利要求1所述的方法，其包括: 在所述襯底中鄰近所述柵極植入輕摻雜區(qū)；以及 在所述植入所述源極和漏極區(qū)的步驟之前鄰近所述柵極形成側(cè)壁隔片。
5.根據(jù)權(quán)利要求 1所述的方法，其中所述對所述柵極進行植入的步驟包括植入鍺(Ge)。
6.根據(jù)權(quán)利要求1所述的方法，其中所述對所述柵極進行植入的步驟包括植入砷(As)。
7.根據(jù)權(quán)利要求1所述的方法，其中大體上沒有所述非晶區(qū)形成于所述電介質(zhì)層的15nm之內(nèi)。
8.根據(jù)權(quán)利要求1所述的方法，其中所述晶體管是η溝道金屬氧化物半導體NMOS晶體管，且其中所述應(yīng)力產(chǎn)生層在所述晶體管的溝道區(qū)中產(chǎn)生張應(yīng)力。
9.根據(jù)權(quán)利要求1所述的方法，其中所述晶體管是P溝道金屬氧化物半導體PMOS 晶體管，且其中所述應(yīng)力產(chǎn)生層在所述晶體管的溝道區(qū)中產(chǎn)生壓應(yīng)力。
10.一種制作晶體管的方法，其包括: 在襯底的面處形成電介質(zhì)層； 在所述電介質(zhì)層上形成柵極； 在所述襯底中在所述柵極附近植入源極和漏極區(qū)； 對所述柵極進行植入以在所述柵極的上60%中形成非晶區(qū)； 在所述柵極附近形成應(yīng)力產(chǎn)生層；以及 對所述柵極退火。
11.根據(jù)權(quán)利要求10所述的方法，其中所述植入所述源極和漏極區(qū)的步驟是在所述對所述柵極進行植入的步驟之前執(zhí)行。
12.根據(jù)權(quán)利要求10所述的方法，其中所述植入所述源極和漏極區(qū)的步驟是在所述對所述柵極進行植入的步驟之后執(zhí)行。
13.根據(jù)權(quán)利要求10所述的方法，其包括: 在所述襯底中鄰近所述柵極植入輕摻雜區(qū)；以及 在所述植入所述源極和漏極區(qū)的步驟之前鄰近所述柵極形成側(cè)壁隔片。
14.根據(jù)權(quán)利要求10所述的方法，其中大體上沒有所述非晶區(qū)形成于所述電介質(zhì)層的15nm之內(nèi)。
15.根據(jù)權(quán)利要求10所述的方法，其中所述晶體管是η溝道金屬氧化物半導體NMOS晶體管，且其中所述應(yīng)力產(chǎn)生層在所述晶體管的溝道區(qū)中產(chǎn)生張應(yīng)力。
16.根據(jù)權(quán)利要求10所述的方法，其中所述晶體管是P溝道金屬氧化物半導體PMOS晶體管，且其中所述應(yīng)力產(chǎn)生層在所述晶體管的溝道區(qū)中產(chǎn)生壓應(yīng)力。
17.一種制作晶體管的方法，其包括: 在襯底的面處形成電介質(zhì)層； 在所述電介質(zhì)層上形成柵極； 在所述襯底中在所述柵極附近植入源極/漏極區(qū)； 以大于或等于50°的角度對所述柵極進行植入以形成非晶區(qū)； 在所述柵極附近形成應(yīng)力產(chǎn)生層；以及 對所述柵極退火。
18.根據(jù)權(quán)利要求17所述的方法，其中所述對所述柵極進行植入的步驟包括植入鍺(Ge)。
19.根據(jù)權(quán)利要求17所述的方法，其中所述晶體管是η溝道金屬氧化物半導體NMOS晶體管，且其中所述應(yīng)力產(chǎn)生層在所述晶體管的溝道區(qū)中產(chǎn)生張應(yīng)力。
20.根據(jù)權(quán)利要求17所述的方法，其中所述對所述柵極進行植入的步驟不植入所述源極/漏極區(qū)。`
【文檔編號】H01L21/336GK103779281SQ201310495532
【公開日】2014年5月7日 申請日期:2013年10月21日 優(yōu)先權(quán)日:2012年10月19日
【發(fā)明者】崔尹升, 沙申科·蘇雷夏錢德拉·?？瞬┨? 申請人:德州儀器公司