具有襯底通孔結(jié)構(gòu)的器件及其形成方法
【專(zhuān)利摘要】本發(fā)明涉及具有襯底通孔結(jié)構(gòu)的器件及其形成方法。本發(fā)明的器件包括：位于半導(dǎo)體襯底上的第一介電層、形成在第一介電層中的柵電極、以及穿透第一介電層并延伸至半導(dǎo)體襯底內(nèi)的襯底通孔（TSV）結(jié)構(gòu)。TSV結(jié)構(gòu)包括導(dǎo)電層、環(huán)繞導(dǎo)電層的擴(kuò)散阻擋層以及環(huán)繞擴(kuò)散阻擋層的隔離層。在TSV結(jié)構(gòu)的導(dǎo)電層的頂面上形成包括鈷的覆蓋層。
【專(zhuān)利說(shuō)明】具有襯底通孔結(jié)構(gòu)的器件及其形成方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明總體上涉及半導(dǎo)體領(lǐng)域，更具體地，涉及具有襯底通孔結(jié)構(gòu)的器件及其形成方法。

【背景技術(shù)】
[0002]由于各種電子部件(例如，晶體管、二極管、電阻器、電容器等)的集成度不斷改進(jìn)，因此半導(dǎo)體工業(yè)已經(jīng)歷了快速的發(fā)展。在大多數(shù)情況下，集成度的改進(jìn)來(lái)自于對(duì)最小部件尺寸的不斷減小，這使得更多的部件被集成到給定的區(qū)域內(nèi)。事實(shí)上，這些集成改進(jìn)基本上是二維(2D)的，集成部件占據(jù)的體積基本上位于半導(dǎo)體晶圓的表面上。雖然光刻中顯著的改進(jìn)已經(jīng)導(dǎo)致2D IC形成中相當(dāng)大的改進(jìn)，但是對(duì)在二維中可以實(shí)現(xiàn)的密度仍具有物理限制。這些限制中的一個(gè)是制造這些部件所需的最小尺寸。另外，當(dāng)更多的器件被放進(jìn)一個(gè)芯片時(shí)，需要更復(fù)雜的設(shè)計(jì)。
[0003]在試圖進(jìn)一步增加電路密度過(guò)程中，研究了三維(3D)IC。在典型的3D IC形成工藝中，兩個(gè)管芯接合在一起并在襯底上的每一個(gè)管芯和接觸焊盤(pán)之間形成電連接件。例如，一種嘗試包含將兩個(gè)管芯接合在彼此的頂部上。然后，堆疊的管芯接合至載體襯底，且接合引線將每一個(gè)管芯上的接觸焊盤(pán)電連接至載體襯底上的接觸焊盤(pán)。然而，這一嘗試需要載體襯底比用于引線接合的管芯更大。最近的嘗試集中于襯底通孔(TSV)。通常，穿過(guò)襯底蝕刻開(kāi)口并使用諸如銅的導(dǎo)電材料填充開(kāi)口以形成TSV。薄化襯底的背面以露出TSV，并且將另一個(gè)管芯接合至露出的TSV，從而形成堆疊式管芯封裝件。


【發(fā)明內(nèi)容】

[0004]此外，為解決上述問(wèn)題，本發(fā)明提供了一種器件，包括:半導(dǎo)體襯底；第一介電層，位于半導(dǎo)體襯底上；
[0005]柵電極，形成在第一介電層中；襯底通孔(TSV)結(jié)構(gòu)，穿透第一介電層并延伸至半導(dǎo)體襯底內(nèi)，其中，TSV結(jié)構(gòu)包括導(dǎo)電層、環(huán)繞導(dǎo)電層的擴(kuò)散阻擋層和環(huán)繞擴(kuò)散阻擋層的隔離層；以及覆蓋層，包括鈷，覆蓋層形成在TSV結(jié)構(gòu)的導(dǎo)電層的頂面上。
[0006]其中，TSV結(jié)構(gòu)的頂面與第一介電層的表面基本上平齊。
[0007]其中，在TSV結(jié)構(gòu)的擴(kuò)散阻擋層的頂面上形成覆蓋層。
[0008]該器件還包括:第二介電層，位于第一介電層、TSV結(jié)構(gòu)和覆蓋層上；以及接觸通孔，形成在第二介電層中并電連接至TSV結(jié)構(gòu)。
[0009]其中，接觸通孔與覆蓋層物理接觸。
[0010]其中，接觸通孔穿透覆蓋層并與TSV結(jié)構(gòu)的導(dǎo)電層物理接觸。
[0011]該器件還包括:位于第一介電層和第二介電層之間的蝕刻停止層。
[0012]該器件還包括:形成在第二介電層中并電連接至柵電極的另一個(gè)接觸通孔。
[0013]其中，覆蓋層包括鈷基合金，并且TSV結(jié)構(gòu)的導(dǎo)電層包括銅。
[0014]此外，還提供了一種器件，包括:半導(dǎo)體襯底；源極/漏極區(qū)域，形成在半導(dǎo)體襯底中；第一介電層，位于半導(dǎo)體襯底和源極/漏極區(qū)域上；接觸插塞，形成在第一介電層中并電連接至源極/漏極區(qū)域；第二介電層，形成在第一介電層上；襯底通孔(TSV)結(jié)構(gòu)，穿透第二介電層和第一介電層并延伸至半導(dǎo)體襯底內(nèi)，其中，TSV結(jié)構(gòu)包括導(dǎo)電層、環(huán)繞導(dǎo)電層的擴(kuò)散阻擋層和環(huán)繞擴(kuò)散阻擋層的隔離層；以及覆蓋層，包括鈷，覆蓋層形成在TSV結(jié)構(gòu)的導(dǎo)電層的頂面上。
[0015]其中，在TSV結(jié)構(gòu)的擴(kuò)散阻擋層的頂面上形成覆蓋層。
[0016]該器件還包括:第三介電層，位于第二介電層、TSV結(jié)構(gòu)和覆蓋層上；以及接觸通孔，形成在第三介電層中并且電連接至TSV結(jié)構(gòu)。
[0017]其中，接觸通孔與覆蓋層物理接觸。
[0018]其中，接觸通孔穿透覆蓋層并與TSV結(jié)構(gòu)的導(dǎo)電層物理接觸。
[0019]該器件還包括:位于第二介電層和第三介電層之間的蝕刻停止層。
[0020]其中，TSV結(jié)構(gòu)的頂面與第二介電層的表面基本上平齊。
[0021]此外，還提供了一種形成具有襯底通孔(TSV)結(jié)構(gòu)的器件的方法，包括:提供具有正面和背面的半導(dǎo)體襯底；在半導(dǎo)體襯底中鄰近正面形成源極/漏極區(qū)域；在半導(dǎo)體襯底和源極/漏極區(qū)域上形成第一介電層；在第一介電層中形成接觸插塞，并使接觸插塞電連接至源極/漏極區(qū)域；形成覆蓋第一介電層的第二介電層；形成穿透第二介電層和第一介電層并延伸至半導(dǎo)體襯底內(nèi)的開(kāi)口，開(kāi)口包括側(cè)壁部分和底部；形成對(duì)開(kāi)口的側(cè)壁部分和底部加襯的隔離層；沿著開(kāi)口的側(cè)壁部分和底部在隔離層上形成擴(kuò)散阻擋件；在擴(kuò)散阻擋件上形成導(dǎo)電層以填充開(kāi)口 ；以及在導(dǎo)電層的頂面上形成包括鈷的覆蓋層。
[0022]其中，通過(guò)化學(xué)汽相沉積(CVD)工藝形成覆蓋層。
[0023]該方法還包括:在第一介電層和第二介電層之間形成蝕刻停止層。
[0024]該方法還包括:在形成開(kāi)口之前，在第二介電層中形成金屬層。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0025]為了更全面地理解實(shí)施例及其優(yōu)勢(shì)，現(xiàn)將結(jié)合附圖所進(jìn)行的以下描述作為參考，其中:
[0026]圖1至圖6是根據(jù)一些示例性實(shí)施例的在形成第一級(jí)金屬層之前具有襯底通孔結(jié)構(gòu)的器件在制造的中間階段的截面圖；
[0027]圖7至圖9是根據(jù)一些示例性實(shí)施例的在形成第一級(jí)金屬層之后具有襯底通孔結(jié)構(gòu)的器件在制造的中間階段的截面圖；以及
[0028]圖10和圖11是根據(jù)又一可選實(shí)施例的在形成第二級(jí)金屬層之后形成的具有襯底通孔結(jié)構(gòu)的器件的截面圖。

【具體實(shí)施方式】
[0029]應(yīng)該理解，以下公開(kāi)內(nèi)容提供了許多不同的實(shí)施例或?qū)嵗詫?shí)施各個(gè)實(shí)施例的不同特征。以下描述部件和布置的具體實(shí)例以簡(jiǎn)化本發(fā)明。然而，本發(fā)明可以以多種不同的形式實(shí)施，并且不應(yīng)將本發(fā)明解釋為限制于本文所闡述的實(shí)施例；相反，提供這些實(shí)施例將使說(shuō)明書(shū)更深入和完整，并且將本發(fā)明的內(nèi)容完全地傳達(dá)給本領(lǐng)域普通技術(shù)人員。然而，應(yīng)該理解，在沒(méi)有這些具體細(xì)節(jié)的情況下也可以實(shí)施一個(gè)或多個(gè)實(shí)施例。
[0030]在附圖中，為了清楚起見(jiàn)，增大了層和區(qū)域的厚度和寬度。在附圖中相似的參考標(biāo)號(hào)表示相似的元件。事實(shí)上，在附圖中示出的元件和區(qū)域是示例性的，并且因此，附圖中示出的相關(guān)尺寸或間距并不用于限制本發(fā)明的范圍。
[0031]圖1至圖6是根據(jù)一些實(shí)施例的示出用于形成具有襯底通孔(TSV)結(jié)構(gòu)的半導(dǎo)體器件的方法的中間階段的截面圖。
[0032]參考圖1，提供了用于制造具有TSV結(jié)構(gòu)的器件的半導(dǎo)體襯底10。半導(dǎo)體襯底10可以包括，例如，塊狀硅(摻雜或非摻雜的)或絕緣體上半導(dǎo)體(SOI)襯底的有源層。通常，SOI襯底包括形成在絕緣層上的半導(dǎo)體材料(諸如硅)層。例如，絕緣層可以為埋氧(BOX)層或氧化硅層。在襯底(典型地硅或玻璃襯底)上提供絕緣層。也可以使用諸如多層或梯度襯底的其他襯底。在半導(dǎo)體襯底10的正面1A上形成金屬氧化物半導(dǎo)體(MOS)晶體管12。MOS晶體管12可以包括N型金屬氧化物半導(dǎo)體(NMOS)和/或P型金屬氧化物半導(dǎo)體(PMOS)器件。在實(shí)施例中,MOS晶體管12包括柵極介電層14、柵電極16以及位于柵極介電層14和柵電極16的側(cè)壁上的柵極間隔件18。在半導(dǎo)體襯底10中形成源極和漏極區(qū)域20(在下文中稱(chēng)為源極/漏極區(qū)域)。根據(jù)相應(yīng)MOS晶體管12的導(dǎo)電類(lèi)型，使用P型或η型雜質(zhì)摻雜源極/漏極區(qū)域20。源極/漏極區(qū)域20也可以包括用于將應(yīng)力施加于MOS晶體管12的溝道區(qū)域的應(yīng)力源，其中，應(yīng)力源可以是硅鍺應(yīng)力源或碳化硅應(yīng)力源。盡管未示出，但是可以形成源極/漏極硅化物以作為源極/漏極區(qū)域20的頂部，和/或作為柵電極16的頂部。柵電極16可以是由金屬或金屬合金形成的金屬柵極,但是,也可以由多晶娃、金屬娃化物等來(lái)形成柵電極16。在層間介電(ILD)層22中形成柵電極16，且可以由諸如磷硅酸鹽玻璃(PSG)、硼硅酸鹽玻璃(BSG)、硼摻雜的磷硅酸鹽玻璃(BPSG)、四乙基正硅酸鹽氧化物(TEOS)等的氧化物形成ILD層22。在一些實(shí)施例中，使用后柵極(gate-late)方法形成柵電極16，但是，也可以采用前柵極(gate-first)方法。柵電極16的頂面可以與ILD層22的頂面平齊。接觸插塞24形成在ILD層22中，且其覆蓋并電連接至源極/漏極區(qū)域20。在一些實(shí)施例中，接觸插塞24的頂面、柵電極16的頂面和/或ILD層22的頂面彼此平齊。
[0033]圖1還描述了穿透ILD層22并延伸到半導(dǎo)體襯底10內(nèi)一定深度的開(kāi)口 26a的形成。在實(shí)施例中，開(kāi)口 26a具有側(cè)壁部分27s和底部27b。開(kāi)口 26a可以在半導(dǎo)體襯底10的正面1A和背面1B之間的中間水平停止。例如，在限定開(kāi)口 26a中，在其上形成硬掩模層和圖案化的光刻膠層(未在圖中示出)，然后實(shí)施濕蝕刻或干蝕刻工藝。在開(kāi)口 26a形成之后，去除硬掩模層和光刻膠層。蝕刻工藝可以是:從正面1A蝕刻開(kāi)口 26a以到達(dá)約數(shù)十微米至數(shù)百微米的深度而不會(huì)穿過(guò)背面10B。蝕刻工藝可以產(chǎn)生具有垂直側(cè)壁形狀或錐形側(cè)壁形狀的開(kāi)口 26a。在實(shí)施例中，開(kāi)口 26a的深度為約20?100 μ m，且直徑為約1.5?15 μ m。開(kāi)口 26a的高寬比為約5和約10。在一些實(shí)施例中，開(kāi)口 26a的高寬比大于10。
[0034]接下來(lái)，如圖2所示，根據(jù)實(shí)施例，在開(kāi)口 26a中形成包括隔離層28、擴(kuò)散阻擋層32和導(dǎo)電層34的TSV結(jié)構(gòu)30。在一些實(shí)施例中，通過(guò)化學(xué)機(jī)械拋光(CMP)工藝，去除層28、32和34的位于開(kāi)口 26a外的過(guò)量材料部分。因此，TSV襯底30的上表面基本上與ILD層22的上表面共平面。
[0035]為了防止任何導(dǎo)電材料滲入半導(dǎo)體襯底10的電路的任何有源部分，沉積隔離層28以在開(kāi)口 26a的側(cè)壁部分27s和底部27b處形成內(nèi)襯。可以由氧化硅、TEOS氧化物、氮化硅、它們的組合等形成隔離層28。可以使用任何不同的技術(shù)(包括熱氧化、LPCVD(低壓化學(xué)汽相沉積)、APCVD (常壓化學(xué)汽相沉積)、PECVD (等離子體增強(qiáng)化學(xué)汽相沉積)、ALD (原子層沉積)、PEALD (等離子體增強(qiáng)原子層沉積)和未來(lái)開(kāi)發(fā)的沉積工藝)進(jìn)行沉積。例如，可以采用利用TEOS和O3的LPCVD或PECVD工藝以形成TEOS氧化物膜。
[0036]沿著開(kāi)口 26a的側(cè)壁部分27s和底部27b在隔離層28上形成擴(kuò)散阻擋層32。在一些實(shí)施例中，擴(kuò)散阻擋層32可以防止金屬擴(kuò)散并在金屬和電介質(zhì)之間用作粘合層。難熔金屬、難熔金屬氮化物、難熔金屬硅氮化物以及它們的組合用于擴(kuò)散阻擋層32。擴(kuò)散阻擋層32可以包括但不限于難熔材料、TiN, TaN, Ta、T1、TiSN、TaSN和它們的混合物，或可以抑制銅擴(kuò)散到ILD層22內(nèi)的其他材料，擴(kuò)散阻擋層通過(guò)PVD、CVD、ALD或電鍍的方法沉積。在實(shí)施例中，擴(kuò)散阻擋層32包括TaN層和Ta層。在另一實(shí)施例中，擴(kuò)散阻擋層32是TiN層。在另一實(shí)施例中，擴(kuò)散阻擋層32是Ti層。
[0037]導(dǎo)電層34形成在擴(kuò)散阻擋層32上并填充開(kāi)口 26a。導(dǎo)電層34包括選自導(dǎo)體材料組成的組的低電阻導(dǎo)體材料，導(dǎo)體材料組成的組包括但不限于銅和銅基合金。例如，銅填充工藝包括金屬晶種層沉積和銅電鍍?？蛇x地，導(dǎo)電層34包括各種材料，諸如鎢、鋁、金、銀坐寸ο
[0038]接下來(lái)，如圖3所示，根據(jù)實(shí)施例，在導(dǎo)電層34的露出表面上形成覆蓋層36。根據(jù)一些實(shí)施例，覆蓋層36從導(dǎo)電層34的露出表面延伸至擴(kuò)散阻擋層32的露出表面。覆蓋層36是包括鈷(Co)或鈷基合金(諸如CoWBP或CoWP)的金屬化層。使用覆蓋層36來(lái)抑制銅擴(kuò)散和遷移。通過(guò)無(wú)電鍍工藝、浸鍍工藝或CVD工藝，在導(dǎo)電層34和/或擴(kuò)散阻擋層32的露出表面上選擇性地形成覆蓋層36。通過(guò)使用無(wú)電鍍或CVD工藝，可以精確地控制覆蓋層36的厚度。在一些實(shí)施例中，覆蓋層36的厚度為約0.1?10 μ m。覆蓋層36可以為單層結(jié)構(gòu)、雙層結(jié)構(gòu)或三層結(jié)構(gòu)。在一些實(shí)施例中，形成覆蓋層36可以提供良好的熱穩(wěn)定性并可以控制TSV結(jié)構(gòu)30的形態(tài)(topography),從而避免由銅擠出(extrus1n)導(dǎo)致的通孔打開(kāi)、電介質(zhì)破裂或ILD厚度損失。
[0039]參考圖4,形成第一蝕刻停止層38和第一金屬間介電(IMD)層40以覆蓋覆蓋層36、TSV結(jié)構(gòu)30、ILD層22和接觸插塞24。然后，在穿透第一 MD層40和第一蝕刻停止層38的開(kāi)口中形成包括接觸通孔42a、42b和42c的第一級(jí)金屬層，從而分別電連接(并可以物理連接)至柵電極16、接觸插塞24和TSV結(jié)構(gòu)30。在一些實(shí)施例中，由氮化硅或其它介電材料形成第一蝕刻停止層38，且由氧化硅、碳氧化硅、TEOS氧化物等形成第一 MD層40。接觸通孔42a、42b和42c的形成工藝可以包括:在第一 MD層40和第一蝕刻停止層38中形成開(kāi)口、使用粘合/阻擋層和諸如鎢或銅的金屬材料填充開(kāi)口、以及實(shí)施CMP。
[0040]通過(guò)控制工藝,形成在TSV結(jié)構(gòu)30上的接觸通孔42c可以接合(land on)在覆蓋層36上或穿透覆蓋層36以接觸導(dǎo)電層34。在實(shí)施例中，如圖5A所示，接觸通孔42c形成在穿透到第一 MD層40和第一蝕刻停止層38的開(kāi)口中，從而與覆蓋層36物理接觸。在另一實(shí)施例中，如圖5B所示，接觸通孔42c形成在穿透第一 MD層40、第一蝕刻停止層38和覆蓋層36的開(kāi)口中，從而與導(dǎo)電層34電連接和物理接觸。
[0041]在接下來(lái)的工藝中，如圖6所示，在第一 MD層40上方依次形成第二蝕刻停止層44和第二 MD層46，并且然后，在第二蝕刻停止層44和第二 MD層46中形成包括金屬通孔48和金屬線50的第二級(jí)金屬層。第二 IMD層46可以由低k介電材料形成,例如,低k介電材料的k值小于約3.0，或小于約2.5。在一些實(shí)施例中，使用雙鑲嵌工藝形成金屬通孔48和金屬線50，其包括以雙鑲嵌開(kāi)口為內(nèi)襯形成擴(kuò)散阻擋層(諸如Ti/TiN/Ta/TaN)，以及在開(kāi)口內(nèi)的擴(kuò)散阻擋層上方形成含銅材料。在可選實(shí)施例中，使用單鑲嵌工藝形成金屬通孔48和金屬線50中的每一個(gè)。形成金屬通孔48和金屬線50以電連接至接觸通孔42a、42b和42c。在接下來(lái)的工藝中，可以在金屬線50上方形成更多的金屬層(未示出)。然后，可以形成另一個(gè)蝕刻停止層，并且，可以在更多的介電層中進(jìn)一步形成金屬線和通孔(未示出)以電連接至TSV結(jié)構(gòu)30和接觸插塞24。
[0042]圖7至圖9示出了根據(jù)可選實(shí)施例在形成第一級(jí)金屬層之后的TSV結(jié)構(gòu)30的形成。除非詳細(xì)說(shuō)明，否則實(shí)施例中的部件的材料和形成方法與相似部件的材料和形成方法基本相同，這些相似部件在圖1至圖6所示的實(shí)施例中由相似的參考標(biāo)號(hào)表示。因此，在圖7至圖9中示出的相似部件的細(xì)節(jié)可以在圖1至圖6中所示的實(shí)施例的論述中找到。
[0043]參考圖7，在第一蝕刻停止層38和第一 MD層40中形成包括接觸通孔42a和42b的第一級(jí)金屬層之后，形成開(kāi)口 26b以穿透第一 IMD層40、第一蝕刻停止層38、ILD層22和半導(dǎo)體襯底10的部分。接下來(lái)，如圖8所示，在開(kāi)口 26b中形成包括隔離層28、擴(kuò)散阻擋層32和導(dǎo)電層34的TSV結(jié)構(gòu)30。在實(shí)施例中，通過(guò)CMP工藝，去除位于開(kāi)口 26b外側(cè)的材料的過(guò)量部分，并且因此，TSV結(jié)構(gòu)30的上表面基本上與MD層40的上表面共平面。根據(jù)實(shí)施例，接下來(lái)，在導(dǎo)電層34的露出表面上形成覆蓋層36。根據(jù)一些實(shí)施例，覆蓋層36可以從導(dǎo)電層的露出表面延伸至擴(kuò)散阻擋層32的露出表面。覆蓋層36是包括鈷(Co)或鈷基合金(諸如CoWBP或CoWP)的金屬化層。其后，如圖9所示，在位于第一 MD層22上方的第二蝕刻停止層44和第二 MD層46中形成包括金屬通孔48和金屬線50的第二級(jí)金屬層。形成金屬通孔48和金屬線50以電連接至接觸通孔42a和42b和TSV結(jié)構(gòu)30。在實(shí)施例中，金屬通孔48與覆蓋層36物理連接?？蛇x地，金屬通孔48可以穿透覆蓋層36以接合TSV結(jié)構(gòu)30的導(dǎo)電層34。在隨后的工藝中，可以在金屬線50上方形成更多的金屬層(未示出)。然后，可以形成另一個(gè)蝕刻停止層，并可以在更多的介電層中進(jìn)一步形成金屬線和通孔(未示出)以電連接至TSV結(jié)構(gòu)30和接觸插塞24。
[0044]圖10和圖11示出了根據(jù)可選實(shí)施例在形成第二級(jí)金屬層之后的TSV結(jié)構(gòu)30的形成。除非詳細(xì)說(shuō)明，否則實(shí)施例中的部件的材料和形成方法與相似部件的材料和形成方法基本相同，這些相似部件在圖1至圖6所示的實(shí)施例中由相似的參考標(biāo)號(hào)表示。因此，在圖10和圖11中示出的相似部件的細(xì)節(jié)可以在圖1至圖6中所示的實(shí)施例的論述中找到。
[0045]參考圖10，在第二蝕刻停止層44和第二 MD層46中形成金屬通孔48和金屬線50之后，形成開(kāi)口 26c以穿透第二 MD層46、第二蝕刻停止層44、第一 MD層40、第一蝕刻停止層38、ILD層22和半導(dǎo)體襯底10的部分。接下來(lái)，如圖11所示，根據(jù)實(shí)施例，在開(kāi)口26c中形成包括隔離層28、擴(kuò)散阻擋層32和導(dǎo)電層34的TSV結(jié)構(gòu)30。在一些實(shí)施例中，通過(guò)CMP工藝，去除位于開(kāi)口 26c外側(cè)的材料的過(guò)量部分。因此，TVS結(jié)構(gòu)30的上表面基本上與第二 MD層46的上表面共平面。接下來(lái)，根據(jù)實(shí)施例，在導(dǎo)電層34的露出表面上形成覆蓋層36。根據(jù)一些實(shí)施例，覆蓋層36可以從導(dǎo)電層的露出表面延伸至擴(kuò)散阻擋層32的露出表面。覆蓋層36是包括鈷(Co)或鈷基合金(諸如CoWBP或CoWP)的金屬化層。在隨后的工藝中，可以在金屬線50上方形成更多的金屬層(未示出)?？梢孕纬闪硪粋€(gè)蝕刻停止層，并可以在更多的介電層中進(jìn)一步形成金屬線和通孔(未示出)以電連接至TSV結(jié)構(gòu)30和接觸插塞24。
[0046]根據(jù)實(shí)施例，一種器件包括:位于半導(dǎo)體襯底上的第一介電層、形成在第一介電層中的柵電極、以及穿透第一介電層并延伸至半導(dǎo)體襯底內(nèi)的襯底通孔(TSV)結(jié)構(gòu)。TSV結(jié)構(gòu)包括:導(dǎo)電層、環(huán)繞導(dǎo)電層的擴(kuò)散阻擋層以及環(huán)繞擴(kuò)散阻擋層的隔離層。在TSV結(jié)構(gòu)的導(dǎo)電層的頂面上形成包括鈷的覆蓋層。
[0047]根據(jù)其他實(shí)施例，一種器件包括:形成在半導(dǎo)體襯底上的源極/漏極區(qū)域、位于半導(dǎo)體襯底和源極/漏極區(qū)域上的第一介電層、形成在第一介電層中并電連接至源極/漏極區(qū)域的接觸插塞、形成在第一介電層上的第二介電層、穿透第二介電層和第一介電層并延伸至半導(dǎo)體襯底內(nèi)的襯底通孔(TSV)結(jié)構(gòu)、以及形成在TSV結(jié)構(gòu)的導(dǎo)電層的頂面上的包括鈷的覆蓋層。TSV結(jié)構(gòu):包括導(dǎo)電層、環(huán)繞導(dǎo)電層的擴(kuò)散阻擋層以及環(huán)繞擴(kuò)散阻擋層的隔離層。
[0048]根據(jù)又一實(shí)施例，一種形成具有襯底通孔(TSV)結(jié)構(gòu)的器件的方法包括:提供具有正面和背面的半導(dǎo)體襯底；在半導(dǎo)體襯底中鄰近正面形成源極/漏極區(qū)域；在半導(dǎo)體襯底和源極/漏極區(qū)域上形成第一介電層；在第一介電層中形成接觸插塞，使其電連接至源極/漏極區(qū)域的；形成覆蓋第一介電層的第二介電層；形成穿透第二介電層和第一介電層并延伸至半導(dǎo)體襯底內(nèi)的開(kāi)口，其中，開(kāi)口包括側(cè)壁部分和底部；形成作為開(kāi)口的側(cè)壁部分和底部的內(nèi)襯的隔離層；沿著開(kāi)口的側(cè)壁部分和底部在隔離層上形成擴(kuò)散阻擋層；在擴(kuò)散阻擋層上形成導(dǎo)電層以填充開(kāi)口 ；以及在導(dǎo)電層的頂面上形成包括鈷的覆蓋層。
[0049]盡管已經(jīng)詳細(xì)地描述了實(shí)施例及其優(yōu)勢(shì)，但應(yīng)該理解，可以在不背離所附權(quán)利要求限定的本發(fā)明主旨和范圍的情況下，可以對(duì)本發(fā)明做出各種不同的改變，替換和更改。而且，本申請(qǐng)的范圍并不僅限于本說(shuō)明書(shū)中描述的工藝、機(jī)器、制造、物質(zhì)組成、工具、方法和步驟的特定實(shí)施例。作為本領(lǐng)域普通技術(shù)人員應(yīng)理解，根據(jù)本發(fā)明，可以使用現(xiàn)有的或今后將被開(kāi)發(fā)的用于執(zhí)行與本發(fā)明所述的相應(yīng)實(shí)施例基本相同的功能或獲得基本相同結(jié)果的工藝、機(jī)器、制造、物質(zhì)組成、工具、方法或步驟。相應(yīng)的，附加的權(quán)利要求旨在將這些工藝、機(jī)器、制造、物質(zhì)組成、工具、方法或步驟包括在它們的范圍內(nèi)。此外，每個(gè)權(quán)利要求構(gòu)成一個(gè)獨(dú)立的實(shí)施例，并且不同權(quán)利要求及實(shí)施例的組合均在本公開(kāi)的范圍之內(nèi)。
【權(quán)利要求】
1.一種器件，包括: 半導(dǎo)體襯底； 第一介電層，位于所述半導(dǎo)體襯底上； 柵電極，形成在所述第一介電層中； 襯底通孔(TSV)結(jié)構(gòu)，穿透所述第一介電層并延伸至所述半導(dǎo)體襯底內(nèi)，其中，所述TSV結(jié)構(gòu)包括導(dǎo)電層、環(huán)繞所述導(dǎo)電層的擴(kuò)散阻擋層和環(huán)繞所述擴(kuò)散阻擋層的隔離層；以及 覆蓋層，包括鈷，所述覆蓋層形成在所述TSV結(jié)構(gòu)的所述導(dǎo)電層的頂面上。
2.根據(jù)權(quán)利要求1所述的器件，其中，所述TSV結(jié)構(gòu)的頂面與所述第一介電層的表面基本上平齊。
3.根據(jù)權(quán)利要求1所述的器件，其中，在所述TSV結(jié)構(gòu)的所述擴(kuò)散阻擋層的頂面上形成所述覆蓋層。
4.根據(jù)權(quán)利要求1所述的器件，還包括: 第二介電層，位于所述第一介電層、所述TSV結(jié)構(gòu)和所述覆蓋層上；以及 接觸通孔，形成在所述第二介電層中并電連接至所述TSV結(jié)構(gòu)。
5.根據(jù)權(quán)利要求4所述的器件，其中，所述接觸通孔與所述覆蓋層物理接觸。
6.根據(jù)權(quán)利要求4所述的器件，其中，所述接觸通孔穿透所述覆蓋層并與所述TSV結(jié)構(gòu)的導(dǎo)電層物理接觸。
7.根據(jù)權(quán)利要求4所述的器件，還包括:位于所述第一介電層和所述第二介電層之間的蝕刻停止層。
8.根據(jù)權(quán)利要求4所述的器件，還包括:形成在所述第二介電層中并電連接至所述柵電極的另一個(gè)接觸通孔。
9.一種器件，包括: 半導(dǎo)體襯底； 源極/漏極區(qū)域，形成在所述半導(dǎo)體襯底中； 第一介電層，位于所述半導(dǎo)體襯底和所述源極/漏極區(qū)域上； 接觸插塞，形成在所述第一介電層中并電連接至所述源極/漏極區(qū)域； 第二介電層，形成在所述第一介電層上； 襯底通孔(TSV)結(jié)構(gòu)，穿透所述第二介電層和所述第一介電層并延伸至所述半導(dǎo)體襯底內(nèi)，其中，所述TSV結(jié)構(gòu)包括導(dǎo)電層、環(huán)繞所述導(dǎo)電層的擴(kuò)散阻擋層和環(huán)繞所述擴(kuò)散阻擋層的隔離層；以及 覆蓋層，包括鈷，所述覆蓋層形成在所述TSV結(jié)構(gòu)的所述導(dǎo)電層的頂面上。
10.一種形成具有襯底通孔(TSV)結(jié)構(gòu)的器件的方法，包括: 提供具有正面和背面的半導(dǎo)體襯底； 在所述半導(dǎo)體襯底中鄰近所述正面形成源極/漏極區(qū)域； 在所述半導(dǎo)體襯底和所述源極/漏極區(qū)域上形成第一介電層； 在所述第一介電層中形成接觸插塞，并使所述接觸插塞電連接至所述源極/漏極區(qū)域； 形成覆蓋所述第一介電層的第二介電層； 形成穿透所述第二介電層和所述第一介電層并延伸至所述半導(dǎo)體襯底內(nèi)的開(kāi)口，所述開(kāi)口包括側(cè)壁部分和底部； 形成對(duì)所述開(kāi)口的側(cè)壁部分和底部加襯的隔離層； 沿著所述開(kāi)口的側(cè)壁部分和底部在所述隔離層上形成擴(kuò)散阻擋件； 在所述擴(kuò)散阻擋件上形成導(dǎo)電層以填充所述開(kāi)口 ；以及 在所述導(dǎo)電層的頂面上形成包括鈷的覆蓋層。
【文檔編號(hào)】H01L21/768GK104425451SQ201310603941
【公開(kāi)日】2015年3月18日 申請(qǐng)日期:2013年11月22日 優(yōu)先權(quán)日:2013年8月28日
【發(fā)明者】林詠淇, 陳彥宏, 陳盈樺, 廖鄂斌, 楊固峰, 吳倉(cāng)聚, 邱文智 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司