三維芯片堆疊件及其形成方法
【專利摘要】一種三維芯片堆疊件包括：接合至第二芯片的第一芯片以在它們之間形成接合的互連件。接合的互連件包括：位于第一芯片的第一襯底上方的第一導(dǎo)電柱、位于第二芯片的第二襯底上方的第二導(dǎo)電柱和介于第一導(dǎo)電柱和第二導(dǎo)電柱之間的接合結(jié)構(gòu)。接合結(jié)構(gòu)包括鄰近第一導(dǎo)電柱的第一IMC區(qū)域、鄰近第二導(dǎo)電柱的第二IMC區(qū)域和介于第一IMC區(qū)域和第二IMC區(qū)域之間的金屬化層。本發(fā)明還公開了三維芯片堆疊件的形成方法。
【專利說(shuō)明】三維芯片堆疊件及其形成方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明一般地涉及半導(dǎo)體【技術(shù)領(lǐng)域】，更具體地，涉及三維芯片堆疊件及其形成方法。

【背景技術(shù)】
[0002]在嘗試進(jìn)一步增加電路密度的過(guò)程嘗試中，已經(jīng)對(duì)三維集成電路(3DIC)進(jìn)行了研究。在3DIC的典型形成工藝中，兩個(gè)芯片接合在一起，且在襯底上的每一個(gè)芯片和接觸焊盤之間形成電連接。例如，可以通過(guò)將一個(gè)芯片附接在另一個(gè)芯片的頂部上來(lái)完成接合兩個(gè)芯片。然后，將堆疊式芯片接合至載體襯底，且接合引線將每一個(gè)芯片上的接觸焊盤電連接至載體襯底上的接觸焊盤。然而，這需要載體襯底大于芯片，以用于引線接合。最近的嘗試更多地集中于倒裝芯片互連件和導(dǎo)電球/凸塊的使用以在芯片和下方的襯底之間形成連接，從而允許在相對(duì)較小的封裝件中實(shí)現(xiàn)高布線密度。傳統(tǒng)芯片堆疊所使用的焊料接點(diǎn)包括焊料、助焊劑和底部填充物。所有這些工藝在間距、接點(diǎn)高度和助焊劑殘留物上均具有缺陷和局限性。


【發(fā)明內(nèi)容】

[0003]為了解決現(xiàn)有技術(shù)中所存在的缺陷，根據(jù)本發(fā)明的一方面，提供了一種三維芯片堆疊件，包括:第一芯片，包含第一襯底；和第二芯片，包含第二襯底；其中，所述第一芯片接合至所述第二芯片以在所述第一襯底和所述第二襯底之間形成接合的互連件，所述接合的互連件包括:位于所述第一襯底上方的第一導(dǎo)電柱、位于所述第二襯底上方的第二導(dǎo)電柱、及介于所述第一導(dǎo)電柱和所述第二導(dǎo)電柱之間的接合結(jié)構(gòu)；以及所述接合結(jié)構(gòu)包括:鄰近所述第一導(dǎo)電柱的第一金屬間化合物(MO區(qū)域、鄰近所述第二導(dǎo)電柱的第二 MC區(qū)域及介于所述第一 IMC區(qū)域和所述第二 IMC區(qū)域之間的金屬化層。
[0004]在該三維芯片堆疊件中，所述金屬化層包括銅層。
[0005]在該三維芯片堆疊件中，所述第一 MC區(qū)域包括銅和錫。
[0006]在該三維芯片堆疊件中，所述第二 MC區(qū)域包括銅和錫。
[0007]在該三維芯片堆疊件中，所述第一導(dǎo)電柱包括銅柱。
[0008]在該三維芯片堆疊件中，所述第一導(dǎo)電柱包括位于所述銅柱上的金屬覆蓋層。
[0009]在該三維芯片堆疊件中，所述金屬覆蓋層包括鎳層。
[0010]在該三維芯片堆疊件中，所述第一 MC區(qū)域包括銅、錫和鎳。
[0011 ] 在該三維芯片堆疊件中，所述第二導(dǎo)電柱包括銅柱。
[0012]在該三維芯片堆疊件中，所述第二導(dǎo)電柱包括位于所述銅柱上的金屬覆蓋層。
[0013]在該三維芯片堆疊件中，所述金屬覆蓋層包括鎳層。
[0014]在該三維芯片堆疊件中，所述第二 MC區(qū)域包括銅、錫和鎳。
[0015]根據(jù)本發(fā)明的另一方面，提供了一種形成三維芯片堆疊件的方法，包括:在第一半導(dǎo)體襯底上形成第一凸塊結(jié)構(gòu)，其中，所述第一凸塊結(jié)構(gòu)包括:第一導(dǎo)電柱和位于所述第一導(dǎo)電柱的頂部上的第一焊料層；在第二半導(dǎo)體襯底上形成第二凸塊結(jié)構(gòu)，其中，所述第二凸塊結(jié)構(gòu)包括:第二導(dǎo)電柱、位于所述第二導(dǎo)電柱的頂部上的第二焊料層及位于所述第二焊料層上的金屬化層；將所述第一凸塊結(jié)構(gòu)附接至所述第二凸塊結(jié)構(gòu)；以及實(shí)施熱回流工藝以在所述第一導(dǎo)電柱和所述金屬化層之間形成第一金屬間化合物(IMC)區(qū)域，并且在所述第二導(dǎo)電柱和所述金屬化層之間形成第二 IMC區(qū)域。
[0016]在該方法中，所述金屬化層包括銅層，并且所述第一 IMC區(qū)域包括銅和錫。
[0017]在該方法中，所述第一導(dǎo)電柱包括銅柱。
[0018]在該方法中，所述第一導(dǎo)電柱包括位于所述銅柱和所述第一焊料層之間的金屬覆蓋層。
[0019]在該方法中，所述金屬覆蓋層包括鎳層。
[0020]該方法進(jìn)一步包括:在將所述第一凸塊結(jié)構(gòu)附接至所述第二凸塊結(jié)構(gòu)之前，將所述第一焊料層形成為半球形焊料層。
[0021]根據(jù)本發(fā)明的又一方面，提供了一種形成三維芯片堆疊件的方法，包括:接收包括在第一半導(dǎo)體襯底上所形成的第一凸塊結(jié)構(gòu)的第一芯片，其中，所述第一凸塊結(jié)構(gòu)包括第一導(dǎo)電柱和位于所述第一導(dǎo)電柱的頂部上的第一焊料層；接收包括位于第二半導(dǎo)體襯底上的第二凸塊結(jié)構(gòu)的第二芯片，其中，所述第二凸塊結(jié)構(gòu)包括第二導(dǎo)電柱、位于所述第二導(dǎo)電柱的頂部上的第二焊料層、和位于所述第二焊料層上的金屬化層；以及通過(guò)將所述第一凸塊結(jié)構(gòu)附接至所述第二凸塊結(jié)構(gòu)來(lái)將所述第一芯片接合至所述第二芯片；其中，在所述第一導(dǎo)電柱和所述金屬化層之間形成包括銅和錫的第一金屬間化合物(IMC)區(qū)域，并且在所述第二導(dǎo)電柱和所述金屬化層之間形成包括銅和錫的第二 IMC區(qū)域。
[0022]在該方法中，所述金屬化層包括銅層。

【專利附圖】

【附圖說(shuō)明】
[0023]圖1至圖4是根據(jù)至少一個(gè)實(shí)施例在第一芯片上制造第一凸塊結(jié)構(gòu)的各個(gè)階段的截面圖；
[0024]圖5至圖6是根據(jù)至少一個(gè)實(shí)施例在第二芯片上制造第二凸塊結(jié)構(gòu)的各個(gè)階段的截面圖；
[0025]圖7至圖10是根據(jù)各個(gè)實(shí)施例通過(guò)將第一凸塊結(jié)構(gòu)附接至第二凸塊結(jié)構(gòu)來(lái)接合第一芯片和第二芯片的各個(gè)階段的截面圖；
[0026]圖11至圖13是根據(jù)至少一個(gè)實(shí)施例通過(guò)將具有半球形焊料層的第一凸塊結(jié)構(gòu)附接至第二凸塊結(jié)構(gòu)來(lái)接合第一芯片和第二芯片的各個(gè)階段的截面圖。

【具體實(shí)施方式】
[0027]應(yīng)當(dāng)理解，以下公開內(nèi)容提供了多個(gè)不同的實(shí)施例或?qū)嵗詫?shí)施各個(gè)實(shí)施例的不同特征。以下描述了部件和布置的具體實(shí)例，以簡(jiǎn)化本發(fā)明。然而，本發(fā)明可以以各種不同的形式實(shí)現(xiàn)并且不應(yīng)被解釋為僅限于本文中所闡述的實(shí)施例；相反，提供這些實(shí)施例以使本說(shuō)明書深入和完整，并且將本發(fā)明的內(nèi)容充分地傳達(dá)給本領(lǐng)域內(nèi)普通技術(shù)人員。然而，很明顯，沒(méi)有這些具體細(xì)節(jié)，也可以實(shí)踐一個(gè)或多個(gè)實(shí)施例。
[0028]在附圖中，為了清楚起見(jiàn)，放大了層和區(qū)域的厚度和寬度。附圖中相似的參考標(biāo)號(hào)表示相似的元件。附圖中示出的元件和區(qū)域?qū)嶋H上是示意性的，因此圖中示出的相對(duì)尺寸或間隔不旨在限制本發(fā)明的范圍。
[0029]圖1至圖4是根據(jù)至少一個(gè)實(shí)施例在第一芯片上制造第一凸塊結(jié)構(gòu)的各個(gè)階段的截面圖。
[0030]參考圖1，第一芯片100包括在半導(dǎo)體集成電路制造中使用的第一半導(dǎo)體襯底10A,并且可以在其中和/或在其上形成集成電路。將第一半導(dǎo)體襯底1A限定為意指包括半導(dǎo)體材料的任意結(jié)構(gòu)，包括半導(dǎo)體材料的任何結(jié)構(gòu)包括但不限于塊狀硅、半導(dǎo)體晶圓、絕緣體上硅(SOI)襯底或硅鍺襯底。也可以使用包含III族、IV族、和V族元素的其他半導(dǎo)體材料。第一半導(dǎo)體襯底1A還可以包括多個(gè)隔離部件(未示出)，諸如淺溝槽隔離(STI)部件或局部硅氧化(LOCOS)部件?？梢栽诘谝话雽?dǎo)體襯底1A中形成的各種微電子元件的實(shí)例包括晶體管(例如，金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(M0SFET)、互補(bǔ)金屬氧化物半導(dǎo)體(CMOS )晶體管、雙極結(jié)型晶體管(BJT )、高壓晶體管、高頻晶體管、P溝道和/或N溝道場(chǎng)效應(yīng)晶體管(PFET/NFET)等)、電阻器、二極管、電容器、電感器、熔絲和其他合適的元件。實(shí)施包括沉積、蝕刻、注入、光刻、退火和其他合適的工藝的各種工藝以形成各種微電子元件。對(duì)微電子元件進(jìn)行互連以形成集成電路器件，諸如邏輯器件、存儲(chǔ)器件(例如，靜態(tài)隨機(jī)存取存儲(chǔ)器或SRAM)、射頻(RF)器件、輸入/輸出(I/O)器件、芯片上系統(tǒng)(SoC)器件、它們的組合和其他合適類型的器件。第一半導(dǎo)體襯底1A還包括位于微電子元件上方的層間介電層(未不出)和金屬線(未不出)。層間介電層和金屬化結(jié)構(gòu)包括低k介電材料、未摻雜的娃酸鹽玻璃(USG)、氮化硅、氮氧化硅或其他常用的材料。低k介電材料的介電常數(shù)(k值)可以小于約3.9，或小于約2.8。介電層中的金屬線可以由銅或銅合金形成。
[0031]圖1還示出了在第一半導(dǎo)體襯底1A上所形成的第一凸塊下金屬化(metallurgy)(UBM)層12A。在一些實(shí)施例中，第一 UBM層12A包含第一層和第二層的堆疊件。第一層也稱為擴(kuò)散阻擋層或粘合層，該第一層通過(guò)物理汽相沉積(PVD)或?yàn)R射由鈦、鉭、氮化鈦、氮化鉭等形成。將第一層沉積為介于約500埃至2000埃的范圍內(nèi)的厚度，在一些實(shí)施例中，例如，將第一層沉積為約1000埃的厚度。第二層是通過(guò)物理汽相沉積(PVD)或?yàn)R射所形成的銅晶種層。第二層可以由包括銀、鉻、鎳、錫、金或它們的組合的銅合金形成。將第二層沉積為介于約500埃至10000埃的范圍內(nèi)的厚度，在一些實(shí)施例中，例如，將第二層沉積為約5000埃的厚度。在至少一個(gè)實(shí)施例中，第一 UBM層12A包含Ti層和Cu層。
[0032]為了形成柱狀凸塊，掩模層14被設(shè)置在第一 UBM層12A上并且例如通過(guò)曝光、顯影和/或蝕刻對(duì)其進(jìn)行圖案化以具有開口 15，使得暴露出第一 UBM層12A的一部分。在實(shí)施例中，掩模層14是干膜,并且可以由有機(jī)材料形成。在可選實(shí)施例中，掩模層14由光刻膠形成。該掩模層14的厚度可以大于約5 μ m，或者甚至介于約10 μ m和約120 μ m之間。
[0033]如圖2所示，然后用導(dǎo)電材料層(在下文中稱為第一導(dǎo)電柱16A)部分地填充開口15。第一導(dǎo)電柱16A由具有焊料潤(rùn)濕性的導(dǎo)電材料形成。在實(shí)施例中，第一導(dǎo)電柱16A是銅(Cu)層，其意指基本上具有包括純?cè)劂~、含有不可避免的雜質(zhì)的銅和/或含有少量諸如鉭、銦、錫、鋅、錳、鉻、鈦、鍺、鍶、鉬、鎂、鋁或鋯的元素的銅合金的層。形成方法可以包括濺射、印刷、電鍍、化學(xué)鍍和/或常用的化學(xué)汽相沉積(CVD)方法。例如，實(shí)施電化學(xué)鍍(ECP)以形成Cu層。在示例性實(shí)施例中，第一導(dǎo)電柱16A的厚度小于約20 μ m,但是該厚度可以更大或更小。在另一個(gè)不例性實(shí)施例中，第一導(dǎo)電柱16A的厚度大于20 μ m。在另一個(gè)不例性實(shí)施例中，第一導(dǎo)電柱16A的厚度大于40 μ m。
[0034]根據(jù)實(shí)施例，第一導(dǎo)電柱16A是Cu柱。在一些實(shí)施例中，在銅柱的頂部上形成金屬覆蓋層以防止到達(dá)和/或來(lái)自接合層的銅氧化和擴(kuò)散。圖2A示出了位于開口 15內(nèi)的第一導(dǎo)電柱16A的可選實(shí)施例,其中第一導(dǎo)電柱16A包括位于Cu柱17a的頂面上的金屬覆蓋層17b?？梢酝ㄟ^(guò)電鍍或化學(xué)鍍沉積方法來(lái)形成金屬覆蓋層17b。對(duì)要被沉積的金屬未進(jìn)行特別限定。金屬可以是鎳(Ni)、銅(Cu)、銀(Ag)、金(Au)、鈀(Pd)、鉬(Pt)、錫(Sn)、鋅(Zn)、釕(Ru)、貴金屬或這些金屬的組合。在實(shí)施例中，金屬覆蓋層17b是鎳(Ni)層。在一些實(shí)施例中，金屬覆蓋層17b是鎳合金層，例如，鎳-鈀-金(NiPdAu)、鎳-金(NiAu)、鎳-鈀(NiPd)或其他類似的合金。
[0035]接下來(lái)，如圖3所示，在第一導(dǎo)電柱16A的頂面上形成第一焊料層18A。以下論述參考諸如圖2所示的實(shí)施例，但同樣也適用于諸如圖2A所示的實(shí)施例。第一焊料層18A由 Sn、SnAg> Sn-Pb> SnAgCu> SnAgZn> SnZn> SnB1-1n、Sn_In、Sn-Au> SnPb> SnCu> SnZnIn 或SnAgSb等制成。在一個(gè)實(shí)施例中,第一焊料層18A是無(wú)鉛焊料的材料層。第一焊料層18A的厚度小于約10 μ m。在另一實(shí)施例中，第一焊料層18A的厚度小于或等于約7 μ m。
[0036]接下來(lái)，如圖4所示，去除掩模層14，然后蝕刻第一UBM層12A的未被覆蓋的部分。在掩模層14是干膜的情況中，可以使用堿性溶液將其去除。此后，根據(jù)UBM材料的金屬性能(metallurgy),將生成的結(jié)構(gòu)(包括層16A和18A)作為掩模,通過(guò)濕和/或干刻蝕工藝對(duì)第一 UBM層12A的暴露部分進(jìn)行回蝕刻。根據(jù)實(shí)施例，生成的結(jié)構(gòu)是包括第一 UBM層12A、第一導(dǎo)電柱16A和第一焊料層18A的第一凸塊結(jié)構(gòu)20A。在形成凸塊之后,第一芯片100可以通過(guò)芯片與晶圓級(jí)堆疊或芯片與芯片級(jí)堆疊等接合至另一個(gè)芯片。然而，應(yīng)該注意，這些實(shí)施例可以應(yīng)用于許多不同的情況中。例如，這些實(shí)施例可以應(yīng)用于芯片與芯片的接合結(jié)構(gòu)、芯片與晶圓的接合結(jié)構(gòu)或芯片級(jí)的封裝等中。
[0037]圖5和圖6是根據(jù)至少一個(gè)實(shí)施例在第二芯片上制造第二凸塊結(jié)構(gòu)的各個(gè)階段的截面圖。
[0038]參考圖5，第二芯片200包括第二半導(dǎo)體襯底10B、形成在第二半導(dǎo)體襯底1B上的第二 UBM層12B、位于第二 UBM層12B上的圖案化的掩模層14、形成在掩模層14的開口中的第二導(dǎo)電柱16B以及形成在第二導(dǎo)電柱16B的頂部上的第二焊料層18B。任何合適的工藝和材料均可以用于形成第二芯片200中的結(jié)構(gòu)，并且這些工藝和材料可以與形成第一芯片100的工藝和材料類似或相同。在至少一個(gè)實(shí)施例中，用于形成第二芯片200的元件10B、12B、14、16B和18B的工藝和材料可以與用于形成第一芯片100的元件10A、12A、14、16A和18A的工藝和材料類似或相同。
[0039]圖5還示出了在第二焊料層18B的頂部上形成的金屬化層22。金屬化層22可以由對(duì)焊料材料具有高反應(yīng)性的材料形成。在實(shí)施例中，金屬化層22是Cu層，其意指基本上具有包括:純銅元素、含有不可避免的雜質(zhì)的銅和/或含有少量諸如鉭、銦、錫、鋅、錳、鉻、鈦、鍺、鍶、鉬、鎂、鋁或鋯元素的銅合金的層。形成方法可以包括濺射、印刷、電鍍、化學(xué)鍍和/或常用的沉積方法。在一個(gè)實(shí)施例中，金屬化層22的厚度小于約ΙΟμπι。在另一個(gè)實(shí)施例中，金屬化層22的厚度小于或等于約5 μ m。
[0040]接下來(lái)，如圖6所示，去除掩模層14，然后蝕刻第二 UBM層12B的未被覆蓋的部分。根據(jù)實(shí)施例，生成的結(jié)構(gòu)是包括第二 UBM層12B、第二導(dǎo)電柱16B、第二焊料層18B和金屬化層22的第二凸塊結(jié)構(gòu)20B。在形成凸塊之后，第二芯片200可以通過(guò)芯片與晶圓級(jí)堆疊或芯片與芯片級(jí)堆疊等接合至第一芯片100。
[0041]圖7至圖10是根據(jù)各個(gè)實(shí)施例通過(guò)將第一凸塊結(jié)構(gòu)附接至第二凸塊結(jié)構(gòu)來(lái)接合第一芯片和第二芯片的各個(gè)階段的截面圖。
[0042]如圖7所示，在利用倒裝芯片接合的實(shí)施例中，第一芯片100朝向第二芯片200向下翻轉(zhuǎn)，從而使第一凸塊結(jié)構(gòu)20A面向第二凸塊結(jié)構(gòu)20B。然后如圖8所示，實(shí)施接合工藝以通過(guò)將第一凸塊結(jié)構(gòu)20A附接至第二凸塊結(jié)構(gòu)20B來(lái)接合第一芯片100和第二芯片200，并且因此，通過(guò)接合第一焊料層18A和金屬化層22來(lái)形成3D芯片堆疊件300。在實(shí)施例中，接合工藝使用固液相互擴(kuò)散(SLID)技術(shù)。在Cu/Sn 二元金屬系統(tǒng)的實(shí)例中，SLID技術(shù)基于在高于Sn熔點(diǎn)的溫度下，高熔點(diǎn)組分(例如，金屬化層22中的Cu)和低熔點(diǎn)組分(例如，第一焊料層18A中的Sn)之間的金屬間化合物的快速形成。隨著熱量和壓力的施加，Sn熔化，但Cu仍保持為固相。在兩相之間發(fā)生固液相互擴(kuò)散，產(chǎn)生液體組分到金屬間化合物(IMC)的相變，這種相變足夠牢固，足以用作粘合劑并且承受升高的溫度。當(dāng)溫度升高到Sn的熔點(diǎn)時(shí)，相互擴(kuò)散工藝加速并且MC的厚度迅速增加。如圖9所示，在擴(kuò)散和反應(yīng)時(shí)發(fā)生固化，并且在介于250°C至300°C之間的工藝溫度下，首先在焊料層18A和18B中形成(developed)第一金屬間化合物相24 (例如,Cu6Sn5X如圖10所示，隨著相互擴(kuò)散的繼續(xù)，第二金屬間化合物相26 (例如,Cu3Sn)開始形成并且最終在金屬化層22和第一導(dǎo)電柱16A之間的第一 MC區(qū)域28A中具有完全的MC相。由于Cu與第二焊料層18B中的Sn的擴(kuò)散和反應(yīng)，SLID工藝也在金屬化層22和第二導(dǎo)電柱16B之間形成具有完全的MC相的第二MC區(qū)域28B。在實(shí)施例中，根據(jù)實(shí)施例，完全的MC相包括Cu和Sn以達(dá)到熱力學(xué)平衡并且具有長(zhǎng)期穩(wěn)定性。第一 MC區(qū)域28A的厚度大于或等于約0.5 μ m。例如，第一 MC區(qū)域28A的厚度大于或等于約I μ m。在形成具有金屬覆蓋層17b的導(dǎo)電柱16A或16B的可選實(shí)施例中，在熱回流工藝期間，Sn傾向于與金屬覆蓋層17b中的金屬(例如，Ni)發(fā)生反應(yīng)，因而在區(qū)域28A和/或28B中的MC相包括Cu、Sn和金屬覆蓋層17b中的金屬。例如，MC相包括Cu、Sn和Ni。
[0043]接合工藝生成具有接合的互連件32的3D芯片堆疊件300，接合的互連件32包括第一芯片100的第一 UBM層12A和第一導(dǎo)電柱16A、第二芯片200的第二 UBM層12B和第二導(dǎo)電柱16B、以及介于第一導(dǎo)電柱16A和第二導(dǎo)電柱16B之間的接合結(jié)構(gòu)30。接合結(jié)構(gòu)30包括第一 MC區(qū)域28A、第二 MC區(qū)域28B和介于MC區(qū)域28A和28B之間的金屬化層22。金屬化層22可以提高固液相互擴(kuò)散的界面，從而完成SLID工藝，因此消除了在高溫儲(chǔ)存(HTS)測(cè)試中所觀察到的焊料遷移現(xiàn)象且解決了缺陷問(wèn)題(諸如開路凸塊(opened bump))。利用金屬化層22的本實(shí)施例可以大大改進(jìn)3D芯片堆疊件300中的接合互連件32的可靠性能。
[0044]本發(fā)明的一些實(shí)施例涉及在接合芯片100和200之前，在第一焊料層18A上實(shí)施熱回流工藝，并且本文中將描述形成3D芯片堆疊件的這類方法。圖11至圖13是根據(jù)至少一個(gè)實(shí)施例通過(guò)將具有半球形焊料層的第一凸塊結(jié)構(gòu)附接至第二凸塊結(jié)構(gòu)來(lái)接合第一芯片和第二芯片的各個(gè)階段的截面圖，其中相似的參考標(biāo)號(hào)代表相似的元件。
[0045]參考圖11，第一芯片100的第一凸塊結(jié)構(gòu)20A"的形成包括例如通過(guò)加熱或快速熱處理(RTP)實(shí)施熱回流工藝來(lái)熔化第一焊料層18A以形成半球形的焊料層18A"。在熱回流工藝期間，第一焊料層18A中的Sn傾向于與第一導(dǎo)電柱16A中的Cu和/或Ni發(fā)生反應(yīng)從而在它們之間形成MC相。在利用倒裝芯片接合的實(shí)施例中，第一芯片100朝向第二芯片200向下翻轉(zhuǎn)，使得第一凸塊結(jié)構(gòu)20A"面對(duì)第二凸塊結(jié)構(gòu)20B。
[0046]然后，如圖12所示，通過(guò)將第一凸塊結(jié)構(gòu)20A"附接至第二凸塊結(jié)構(gòu)20B來(lái)實(shí)施接合工藝，以接合第一芯片100和第二芯片200，因此通過(guò)接合半球形焊料層18A"和金屬化層22來(lái)形成3D芯片堆疊件300"。在實(shí)施例中，接合工藝使用具有Cu/Sn 二元金屬系統(tǒng)的SLID技術(shù)。在一些實(shí)施例中，如圖13所示，在焊料層18A"和18B中形成金屬間化合物相24和/或26并最終在金屬化層22和第一導(dǎo)電柱16A之間的第一 IMC區(qū)域28A中具有完全的MC相。由于Cu與第二焊料層18B中的Sn的擴(kuò)散和反應(yīng)，SLID工藝也在金屬化層22和第二導(dǎo)電柱16B之間形成具有完全的MC相的第二 MC區(qū)域28B。在實(shí)施例中，完全的MC相包括Cu和Sn。在可選實(shí)施例中，完全的MC相包括Cu、Sn和Ni。接合工藝產(chǎn)生具有接合的互連件32的3D芯片堆疊件300"，接合的互連件32包括第一芯片100的第一 UBM層12A和第一導(dǎo)電柱16A、第二芯片200的第二 UBM層12B和第二導(dǎo)電柱16B以及介于第一導(dǎo)電柱16A和第二導(dǎo)電柱16B之間的接合結(jié)構(gòu)30。接合結(jié)構(gòu)30包括第一 IMC區(qū)域28A、第二 MC區(qū)域28B和位于MC區(qū)域28A和28B之間的金屬化層22。
[0047]根據(jù)一些實(shí)施例，三維芯片堆疊件包括:具有第一襯底的第一芯片和具有第二襯底的第二芯片。第一芯片接合至第二芯片以在第一襯底和第二襯底之間形成接合的互連件。接合的互連件包括位于第一襯底上方的第一導(dǎo)電柱、位于第二襯底上方的第二導(dǎo)電柱以及介于第一導(dǎo)電柱和第二導(dǎo)電柱之間的接合結(jié)構(gòu)。接合結(jié)構(gòu)包括鄰近第一導(dǎo)電柱的第一IMC區(qū)域、鄰近第二導(dǎo)電柱的第二 MC區(qū)域以及介于第一 MC區(qū)域和第二 MC區(qū)域之間的金屬化層。
[0048]根據(jù)一些實(shí)施例，一種形成三維芯片堆疊件的方法，包括以下步驟:在第一半導(dǎo)體襯底上形成第一凸塊結(jié)構(gòu)，其中，第一凸塊結(jié)構(gòu)包括第一導(dǎo)電柱和位于第一導(dǎo)電柱的頂部上的第一焊料層；在第二半導(dǎo)體襯底上形成第二凸塊結(jié)構(gòu)，其中，第二凸塊結(jié)構(gòu)包括第二導(dǎo)電柱、位于第二導(dǎo)電柱的頂部上的第二焊料層及位于第二焊料層上的金屬化層；將第一凸塊結(jié)構(gòu)附接至第二凸塊結(jié)構(gòu)；以及實(shí)施熱回流工藝以在第一導(dǎo)電柱和金屬化層之間形成第一 IMC區(qū)域，并且在第二導(dǎo)電柱和金屬化層之間形成第二 IMC區(qū)域。
[0049]根據(jù)一些實(shí)施例，一種形成三維芯片堆疊件的方法包括以下步驟:接收包括形成在第一半導(dǎo)體襯底上的第一凸塊結(jié)構(gòu)的第一芯片，其中，第一凸塊結(jié)構(gòu)包括第一導(dǎo)電柱和位于第一導(dǎo)電柱的頂部上的第一焊料層；接收包括位于第二半導(dǎo)體襯底上的第二凸塊結(jié)構(gòu)的第二芯片，其中，第二凸塊結(jié)構(gòu)包括第二導(dǎo)電柱、位于第二導(dǎo)電柱的頂部上的第二焊料層、和位于第二焊料層上的金屬化層；以及通過(guò)將第一凸塊結(jié)構(gòu)附接至第二凸塊結(jié)構(gòu)來(lái)將第一芯片接合至第二芯片。形成于第一導(dǎo)電柱和金屬化層之間的第一 IMC區(qū)域包括銅和錫，并且形成于第二導(dǎo)電柱和金屬化層之間的第二 IMC區(qū)域包括銅和錫。
[0050]盡管參考本文的示例性實(shí)施例已經(jīng)詳細(xì)地示出和描述了本發(fā)明，但是本領(lǐng)域普通技術(shù)人員應(yīng)當(dāng)理解，可以有本發(fā)明的實(shí)施例的多個(gè)變型例。雖然已經(jīng)詳細(xì)描述了實(shí)施例和它們的特征，但應(yīng)該理解，在不背離實(shí)施例的精神和范圍的情況下，可以對(duì)本發(fā)明作出各種改變、替換和更改。
[0051]以上方法實(shí)施例示出了示例性步驟，但是不必按照所示的順序?qū)嵤┻@些步驟。根據(jù)本發(fā)明的實(shí)施例的精神和范圍，可以適當(dāng)?shù)卦黾印⑻鎿Q、改變順序和/或刪除步驟。在閱讀完本發(fā)明公開的內(nèi)容之后，對(duì)本領(lǐng)域普通技術(shù)人員而言，結(jié)合不同權(quán)利要求和/或不同實(shí)施例的實(shí)施例將更明顯。
【權(quán)利要求】
1.一種三維芯片堆疊件，包括: 第一芯片，包含第一襯底；和 第二芯片，包含第二襯底； 其中，所述第一芯片接合至所述第二芯片以在所述第一襯底和所述第二襯底之間形成接合的互連件， 所述接合的互連件包括:位于所述第一襯底上方的第一導(dǎo)電柱、位于所述第二襯底上方的第二導(dǎo)電柱、及介于所述第一導(dǎo)電柱和所述第二導(dǎo)電柱之間的接合結(jié)構(gòu)；以及 所述接合結(jié)構(gòu)包括:鄰近所述第一導(dǎo)電柱的第一金屬間化合物(MC)區(qū)域、鄰近所述第二導(dǎo)電柱的第二 MC區(qū)域及介于所述第一 MC區(qū)域和所述第二 MC區(qū)域之間的金屬化層。
2.根據(jù)權(quán)利要求1所述的三維芯片堆疊件，其中，所述金屬化層包括銅層。
3.根據(jù)權(quán)利要求1所述的三維芯片堆疊件，其中，所述第一MC區(qū)域包括銅和錫。
4.根據(jù)權(quán)利要求1所述的三維芯片堆疊件，其中，所述第二MC區(qū)域包括銅和錫。
5.根據(jù)權(quán)利要求1所述的三維芯片堆疊件，其中，所述第一導(dǎo)電柱包括銅柱。
6.根據(jù)權(quán)利要求5所述的三維芯片堆疊件，其中，所述第一導(dǎo)電柱包括位于所述銅柱上的金屬覆蓋層。
7.根據(jù)權(quán)利要求6所述的三維芯片堆疊件，其中，所述金屬覆蓋層包括鎳層。
8.根據(jù)權(quán)利要求7所述的三維芯片堆疊件，其中，所述第一MC區(qū)域包括銅、錫和鎳。
9.一種形成三維芯片堆疊件的方法，包括: 在第一半導(dǎo)體襯底上形成第一凸塊結(jié)構(gòu)，其中，所述第一凸塊結(jié)構(gòu)包括:第一導(dǎo)電柱和位于所述第一導(dǎo)電柱的頂部上的第一焊料層； 在第二半導(dǎo)體襯底上形成第二凸塊結(jié)構(gòu)，其中，所述第二凸塊結(jié)構(gòu)包括:第二導(dǎo)電柱、位于所述第二導(dǎo)電柱的頂部上的第二焊料層及位于所述第二焊料層上的金屬化層； 將所述第一凸塊結(jié)構(gòu)附接至所述第二凸塊結(jié)構(gòu)；以及 實(shí)施熱回流工藝以在所述第一導(dǎo)電柱和所述金屬化層之間形成第一金屬間化合物(IMC)區(qū)域，并且在所述第二導(dǎo)電柱和所述金屬化層之間形成第二 IMC區(qū)域。
10.一種形成三維芯片堆疊件的方法，包括: 接收包括在第一半導(dǎo)體襯底上所形成的第一凸塊結(jié)構(gòu)的第一芯片，其中，所述第一凸塊結(jié)構(gòu)包括第一導(dǎo)電柱和位于所述第一導(dǎo)電柱的頂部上的第一焊料層； 接收包括位于第二半導(dǎo)體襯底上的第二凸塊結(jié)構(gòu)的第二芯片，其中，所述第二凸塊結(jié)構(gòu)包括第二導(dǎo)電柱、位于所述第二導(dǎo)電柱的頂部上的第二焊料層、和位于所述第二焊料層上的金屬化層；以及 通過(guò)將所述第一凸塊結(jié)構(gòu)附接至所述第二凸塊結(jié)構(gòu)來(lái)將所述第一芯片接合至所述第~■ -H-* I I一心片； 其中，在所述第一導(dǎo)電柱和所述金屬化層之間形成包括銅和錫的第一金屬間化合物(IMC)區(qū)域，并且在所述第二導(dǎo)電柱和所述金屬化層之間形成包括銅和錫的第二 IMC區(qū)域。
【文檔編號(hào)】H01L23/52GK104425437SQ201410033284
【公開日】2015年3月18日 申請(qǐng)日期:2014年1月23日 優(yōu)先權(quán)日:2013年9月3日
【發(fā)明者】陳偉銘, 謝正賢, 黃松輝, 許國(guó)經(jīng) 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司