三維芯片測(cè)試方法及裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及計(jì)算機(jī)領(lǐng)域，尤其涉及一種三維芯片測(cè)試方法及裝置。
【背景技術(shù)】
[0002]隨著片上集成度的不斷提高，將不同的芯片綁定成一個(gè)單一的封裝芯片的三維芯片正在被廣泛的應(yīng)用。
[0003]通常，三維芯片的設(shè)計(jì)要求將完整的電路模塊分割成幾個(gè)部分，并分別集成在不同的芯片中，然后將不同的芯片進(jìn)行綁定，獲得完整的電路模塊。其中，對(duì)于三維芯片的測(cè)試包括兩個(gè)階段，第一個(gè)階段，對(duì)綁定前的各個(gè)芯片進(jìn)行測(cè)試，第二個(gè)階段，對(duì)綁定后的完整電路進(jìn)行測(cè)試。
[0004]然而，對(duì)與三維芯片的測(cè)試裝置設(shè)置在芯片的外部，并需要存儲(chǔ)上述兩個(gè)階段的數(shù)據(jù)，造成存儲(chǔ)量非常大，并且增加測(cè)試開銷。

【發(fā)明內(nèi)容】

[0005]本發(fā)明提供一種三維芯片測(cè)試方法及裝置，用以解決對(duì)服務(wù)器進(jìn)行遠(yuǎn)程測(cè)試控制的效率較低的問(wèn)題。
[0006]本發(fā)明的第一個(gè)方面是提供一種三維芯片測(cè)試裝置，包括:第一特征分析器、第二特征分析器、第三特征分析器；
[0007]所述第一特征分析器設(shè)置在第一層芯片上，分別與所述第一層芯片、第二層芯片和第三層芯片連接，用于對(duì)三維芯片進(jìn)行測(cè)試，獲得第一測(cè)試結(jié)果，所述三維芯片包括將所述第一層芯片、第二層芯片和第三層芯片綁定后的芯片；
[0008]所述第二特征分析器設(shè)置在第二層芯片上，用于對(duì)所述第二層芯片進(jìn)行測(cè)試，獲得第二測(cè)試結(jié)果；
[0009]所述第三特征分析器設(shè)置在第三層芯片上，用于對(duì)所述第三層芯片進(jìn)行測(cè)試，獲得第三測(cè)試結(jié)果；
[0010]進(jìn)一步的，還包括:與所述第一特征分析器設(shè)置連接并設(shè)置在所述第一層芯片上的向量值調(diào)整裝置；
[0011]所述向量值調(diào)整裝置，用于調(diào)整所述第一特征分析器輸出的測(cè)試向量，以使對(duì)所述第一層芯片進(jìn)行測(cè)試，獲得第四測(cè)試結(jié)果。
[0012]進(jìn)一步的，還包括:與所述第一特征分析器連接的第一響應(yīng)分析器、與所述第二特征分析器連接的第二響應(yīng)分析器和與所述第三特征分析器連接的第三響應(yīng)分析器；
[0013]所述第二響應(yīng)分析器設(shè)置在所述第二層芯片上，用以將所述第二測(cè)試結(jié)果與第二目標(biāo)結(jié)果進(jìn)行比較，獲得第二比較結(jié)果；
[0014]所述第三響應(yīng)分析器設(shè)置在所述第三層芯片上，用以將所述第三測(cè)試結(jié)果與第三目標(biāo)結(jié)果進(jìn)行比較，獲得第三比較結(jié)果；
[0015]所述第一響應(yīng)分析器設(shè)置在所述第一層芯片上，用以將所述第一測(cè)試結(jié)果與第一目標(biāo)結(jié)果進(jìn)行比較，獲得第一比較結(jié)果，或者，所述第一響應(yīng)分析器用以將所述第四測(cè)試結(jié)果與第四目標(biāo)結(jié)果進(jìn)行比較，獲得第四比較結(jié)果。
[0016]進(jìn)一步的，所述量值調(diào)整裝置包括向量調(diào)節(jié)值；
[0017]所述向量調(diào)節(jié)值，包括將所述第一響應(yīng)分析器生成的第一測(cè)試向量與第一目標(biāo)測(cè)試向量進(jìn)行比對(duì)，獲得的向量值，所述一目標(biāo)測(cè)試向量包括通過(guò)自動(dòng)測(cè)試向量ATPG生成的測(cè)試向量。
[0018]本發(fā)明的第一個(gè)方面是提供一種三維芯片測(cè)試方法，采用上述的裝置對(duì)所述三維芯片測(cè)試，其特征在于，包括:，對(duì)三維芯片進(jìn)行測(cè)試，獲得第一測(cè)試結(jié)果，所述三維芯片包括將所述第一層芯片、第二層芯片和第三層芯片綁定后的芯片；
[0019]對(duì)所述第二層芯片進(jìn)行測(cè)試，獲得第二測(cè)試結(jié)果；
[0020]對(duì)所述第三層芯片進(jìn)行測(cè)試，獲得第三測(cè)試結(jié)果；
[0021]進(jìn)一步的，還包括:
[0022]調(diào)整所述第一特征分析器輸出的測(cè)試向量，以使對(duì)所述第一層芯片進(jìn)行測(cè)試，獲得第四測(cè)試結(jié)果。
[0023]進(jìn)一步的，還包括:
[0024]將所述第二測(cè)試結(jié)果與第二目標(biāo)結(jié)果進(jìn)行比較，獲得第二比較結(jié)果；
[0025]將所述第三測(cè)試結(jié)果與第三目標(biāo)結(jié)果進(jìn)行比較，獲得第三比較結(jié)果；
[0026]將所述第一測(cè)試結(jié)果與第一目標(biāo)結(jié)果進(jìn)行比較，獲得第一比較結(jié)果，或者，將所述第四測(cè)試結(jié)果與第四目標(biāo)結(jié)果進(jìn)行比較，獲得第四比較結(jié)果。
[0027]進(jìn)一步的，還包括:將所述第一響應(yīng)分析器生成的第一測(cè)試向量與第一目標(biāo)測(cè)試向量進(jìn)行比對(duì)，獲得量值調(diào)整裝置的向量調(diào)節(jié)值，所述一目標(biāo)測(cè)試向量包括通過(guò)自動(dòng)測(cè)試向量ATPG生成的測(cè)試向量。
[0028]本發(fā)明提供一種三維芯片測(cè)試方法及裝置。該裝置包括第一特征分析器、第二特征分析器、第三特征分析器；其中，所述第一特征分析器設(shè)置在第一層芯片上，分別與所述第一層芯片、第二層芯片和第三層芯片連接，用于對(duì)三維芯片進(jìn)行測(cè)試，獲得第一測(cè)試結(jié)果，所述三維芯片包括將所述第一層芯片、第二層芯片和第三層芯片綁定后的芯片；所述第二特征分析器設(shè)置在第二層芯片上，用于對(duì)所述第二層芯片進(jìn)行測(cè)試，獲得第二測(cè)試結(jié)果；所述第三特征分析器設(shè)置在第三層芯片上，用于對(duì)所述第三層芯片進(jìn)行測(cè)試，獲得第三測(cè)試結(jié)果。實(shí)現(xiàn)了對(duì)綁定前各芯片，以及將各芯片綁定后的三維芯片的測(cè)試，并且，進(jìn)行芯片測(cè)試的各特征分析器設(shè)置在三維芯片內(nèi)部，從而可以實(shí)時(shí)的對(duì)芯片進(jìn)行檢測(cè)，不需要存儲(chǔ)大量的數(shù)據(jù)，進(jìn)而減少了存儲(chǔ)量，并且減少了測(cè)試開銷。
【附圖說(shuō)明】
[0029]圖1為本發(fā)明三維芯片測(cè)試裝置一實(shí)施例的結(jié)構(gòu)示意圖；
[0030]圖2為本發(fā)明三維芯片測(cè)試方法一實(shí)施例的流程示意圖。
【具體實(shí)施方式】
[0031]為使本發(fā)明實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0032]圖1為本發(fā)明三維芯片測(cè)試裝置一實(shí)施例的結(jié)構(gòu)示意圖，如圖1所示，該三維芯片測(cè)試裝置，包括:第一特征分析器、第二特征分析器、第三特征分析器；其中，所述第一特征分析器設(shè)置在第一層芯片上，分別與所述第一層芯片、第二層芯片和第三層芯片連接，用于對(duì)三維芯片進(jìn)行測(cè)試，獲得第一測(cè)試結(jié)果，所述三維芯片包括將所述第一層芯片、第二層芯片和第三層芯片綁定后的芯片；所述第二特征分析器設(shè)置在第二層芯片上，用于對(duì)所述第二層芯片進(jìn)行測(cè)試，獲得第二測(cè)試結(jié)果；所述第三特征分析器設(shè)置在第三層芯片上，用于對(duì)所述第三層芯片進(jìn)行測(cè)試，獲得第三測(cè)試結(jié)果。
[0033]本實(shí)施例中的第一芯片可以是設(shè)置有三維芯片的輸入、輸出管腳的芯片。
[0034]進(jìn)一步的，每個(gè)特征分析器可以連接多個(gè)掃描鏈，例如，掃描鏈I依次到掃描鏈n，也就是說(shuō)，每個(gè)特征分析器可以控制與該特征分析器連接的掃描鏈對(duì)芯片進(jìn)行掃描測(cè)試。
[0035]需要說(shuō)明的是，圖1中所示的邏輯電路為本實(shí)施例中的第一層芯片、第二層芯片或第三層芯片中的至少一芯片。
[0036]在本實(shí)施例中，通過(guò)第一特征分析器對(duì)三維芯片的測(cè)試，獲得了將第一層芯片、第二層芯片和第三層芯片綁定后的芯片的測(cè)試結(jié)果，如功能性測(cè)試結(jié)果。同時(shí)，第二特征分析器和第三特征分析器分別對(duì)當(dāng)?shù)诙有酒偷谌龑有酒M(jìn)行了測(cè)試，獲得了每個(gè)芯片綁定前的測(cè)試結(jié)果。
[0037]在本實(shí)施例中，三維芯片測(cè)試裝置，包括:第一特征分析器、第二特征分析器、第三特征分析器；其中，所述第一特征分析器設(shè)置在第一層芯片上，分別與所述第一層芯片、第二層芯片和第三層芯片連接，用于對(duì)三維芯片進(jìn)行測(cè)試，獲得第一測(cè)試結(jié)果，所述三維芯片包括將所述第一層芯片、第二層芯片和第三層芯片綁定后的芯片；所述第二特征分析器設(shè)置在第二層芯片上，用于對(duì)所述第二層芯片進(jìn)行測(cè)試，獲得第二測(cè)試結(jié)果；所述第三特征分析器設(shè)置在第三層芯片上，用于對(duì)所述第三層芯片進(jìn)行測(cè)試，獲得第三測(cè)試結(jié)果。實(shí)現(xiàn)了對(duì)綁定前各芯片，以及將各芯片綁定后的三維芯片的測(cè)試，并且，進(jìn)行芯片測(cè)試的各特征分析器設(shè)置在三維芯片內(nèi)部，從而可以實(shí)時(shí)的對(duì)芯片進(jìn)行檢測(cè)，不需要存儲(chǔ)大量的數(shù)據(jù)，進(jìn)而減少了存儲(chǔ)量，并且減少了測(cè)試開銷。
[0038]在上述實(shí)施例的基礎(chǔ)上，該裝置還可以包括:與所述第一特征分析器設(shè)置連接并設(shè)置在所述第一層芯片上的向量值調(diào)整裝置；
[0039]所述向量值調(diào)整裝置，用于調(diào)整所述第一特征分析器輸出的測(cè)試向量，以使對(duì)所述第一層芯片進(jìn)行測(cè)試，獲得第四測(cè)試結(jié)果。
[0040]進(jìn)一步的，在上述實(shí)施例的基礎(chǔ)上，該裝置還可以包括:與所述第一特征分析器連接的第一響應(yīng)分析器、與所述第二特征分析器連接的第二響應(yīng)分析器和與所述第三特征分析器連接的第三響應(yīng)分析器；
[0041]所述第二響應(yīng)分析器設(shè)置在所述第二層芯片上，用以將所述第二測(cè)試結(jié)果與第二目標(biāo)結(jié)果進(jìn)行比較，獲得第二比較結(jié)果；
[0042]所述第三響應(yīng)分析器設(shè)置在所述第三層芯片上，用以將所述第三測(cè)試結(jié)果與第三目標(biāo)結(jié)果進(jìn)行比較，獲得第三比較結(jié)