半導(dǎo)體器件的制作方法
【專利摘要】本發(fā)明涉及半導(dǎo)體器件，防止具有共同布置在特定區(qū)域中的直通硅通孔的半導(dǎo)體芯片的基板破裂。當(dāng)與第一半導(dǎo)體芯片的長邊平行的方向被定義為行方向并且與第一半導(dǎo)體芯片的長邊垂直的方向被定義為列方向時，第一硅通孔中的每一個被布置在網(wǎng)格點的任一個上，該網(wǎng)格點被布置成m行和n列(m＞n)。此外，如在沿著第一半導(dǎo)體芯片的短邊所述的橫截面上所觀察到的那樣，通過耦接被布置在m行和n列中的最外面的網(wǎng)格點而定義的直通硅通孔區(qū)域的中心在第一方向上偏離于第一半導(dǎo)體芯片的短邊的中心。
【專利說明】半導(dǎo)體器件
[0001]與相關(guān)申請的交叉引用
[0002]在2013年6月6日提交的日本專利申請第2013 — 120013號的公開內(nèi)容(包括說明書、說明書附圖和說明書摘要)通過引用被全部并入到本文中。

【技術(shù)領(lǐng)域】
[0003]本發(fā)明涉及半導(dǎo)體器件，例如，本發(fā)明是一種技術(shù)，該技術(shù)適用于其中第一半導(dǎo)體芯片和第二半導(dǎo)體芯片被堆疊在布線板上的半導(dǎo)體器件。

【背景技術(shù)】
[0004]用于耦接一個半導(dǎo)體芯片到另一個半導(dǎo)體芯片的方法之一采用直通硅通孔。直通硅通孔在厚度方向上穿過半導(dǎo)體芯片的基板。例如，日本未審專利公開第2011-243724號公開了一種方法，該方法包括堆疊存儲芯片(每一個存儲芯片都具有形成在其中的直通硅通孔)，并使用該直通硅通孔來耦接這些存儲芯片。
[0005]在該公開中，最下面的存儲芯片通過焊接凸塊被耦接到布線板。在最下面的存儲芯片周圍，設(shè)置框狀的金屬材料部件以便包圍該存儲芯片。此外，金屬基板通過粘合部件被安裝在最上面的存儲芯片之上，該粘合部件處于金屬基板與該存儲芯片之間。


【發(fā)明內(nèi)容】

[0006]近年來，人們已經(jīng)研究了在半導(dǎo)體芯片的特定區(qū)域內(nèi)共同形成直通硅通孔。本發(fā)明的發(fā)明人已經(jīng)得出如下結(jié)論:在基板中，共同形成有該直通硅通孔的區(qū)域相比其他的區(qū)域可能具有較低的強度。在此情況下，如果應(yīng)力被施加到半導(dǎo)體芯片的基板上，裂紋可能出現(xiàn)在該基板中。根據(jù)本說明書的以下描述以及附圖，本發(fā)明的其他問題和新穎的特征將變得更為明顯。
[0007]根據(jù)一個實施例,第一矩形半導(dǎo)體芯片被安裝在布線板的第一表面上，并且第二半導(dǎo)體芯片被放置在該第一半導(dǎo)體芯片之上。第二半導(dǎo)體芯片被電耦接至第一半導(dǎo)體芯片的第一直通硅通孔。當(dāng)與第一半導(dǎo)體芯片的長邊平行的方向被定義為行方向并且與第一半導(dǎo)體芯片的長邊垂直的方向被定義為列方向時，第一娃通孔中的每一個被布置在網(wǎng)格點的任一個上，該網(wǎng)格點被布置成m行和η列(m>n)。如在沿著第一半導(dǎo)體芯片的短邊所取的橫截面上所觀察到的那樣，通過耦接被布置在m行和η列中的最外面的網(wǎng)格點而定義的直通硅通孔區(qū)域的中心在第一方向上偏離于第一半導(dǎo)體芯片的短邊的中心
[0008]即使直通硅通孔被共同形成于半導(dǎo)體芯片基板的直通硅通孔區(qū)域中，根據(jù)該實施例，可防止該基板破裂。

【專利附圖】

【附圖說明】
[0009]圖1是示出了根據(jù)第一實施例的半導(dǎo)體器件的配置的剖視圖。
[0010]圖2示意性地示出了在半導(dǎo)體器件中包括的布線板、第一半導(dǎo)體芯片和第二半導(dǎo)體芯片的相對位置。
[0011]圖3是示出了第一半導(dǎo)體芯片耦接到布線板的部分和第一半導(dǎo)體芯片耦接到第二半導(dǎo)體芯片的部分的配置的剖視圖
[0012]圖4是示出了第一半導(dǎo)體芯片的配置的平面圖。
[0013]圖5是示出了第一直通硅通孔在直通硅通孔區(qū)域中的示例性布置。
[0014]圖6是示出了布線板的開口的示例性形狀。
[0015]圖7A、7B和7C是示出了用于制造半導(dǎo)體器件的方法的剖視圖。
[0016]圖8A和SB是示出了用于制造半導(dǎo)體器件的方法的剖視圖。
[0017]圖9是示出了布線板的配置的平面圖。
[0018]圖10是示出了根據(jù)第一實施例的第一修改例的半導(dǎo)體器件的配置的剖視圖。
[0019]圖11是示出了第二半導(dǎo)體芯片的剖面結(jié)構(gòu)。
[0020]圖12是示出了根據(jù)第一實施例的第二修改例的半導(dǎo)體器件的配置的剖視圖。
[0021]圖13是示出了根據(jù)第一實施例的第三修改例的半導(dǎo)體器件中包括的第一半導(dǎo)體芯片的配置的平面圖。
[0022]圖14是示出了根據(jù)第一實施例的第四修改例的半導(dǎo)體器件中包括的第一半導(dǎo)體芯片的配置的平面圖。
[0023]圖15是示出了根據(jù)第一實施例的第五修改例的半導(dǎo)體器件的配置的剖視圖。
[0024]圖16是示出了根據(jù)第一實施例的第六修改例的半導(dǎo)體器件中包括的第一半導(dǎo)體芯片的配置的平面圖。
[0025]圖17是示出了沿著圖16中的線BB’的剖視圖。
[0026]圖18是示出了根據(jù)第二實施例的半導(dǎo)體器件的配置的剖視圖。
[0027]圖19是示出了散熱部件的平面形狀的平面圖。
[0028]圖20A到20E是示出了用于制造圖18和圖19中所示的半導(dǎo)體器件的方法的剖視圖。
[0029]圖21是示出了根據(jù)第二實施例的第一修改例的半導(dǎo)體器件的配置的剖視圖。
[0030]圖22是示出了根據(jù)第二實施例的第二修改例的半導(dǎo)體器件的配置的剖視圖。
[0031]圖23是示出了根據(jù)第二實施例的第四修改例的半導(dǎo)體器件的配置的平面圖。
[0032]圖24是示出了圖23中所示的半導(dǎo)體器件的剖視圖。
[0033]圖25是示出了根據(jù)第三實施例的電子設(shè)備的平面圖。
[0034]圖26是示出了該電子設(shè)備的功能結(jié)構(gòu)的框圖。

【具體實施方式】
[0035]參照附圖，將在下面描述實施例。注意，在所有附圖中，相同的構(gòu)件都用相同的數(shù)字表示，因此如果不是必須，將不再重復(fù)對它們的說明。
[0036]<第一實施例>
[0037]圖1是示出了根據(jù)第一實施例的半導(dǎo)體器件SD的配置的剖視圖。圖2示意性地示出了在半導(dǎo)體器件SD中包括的布線板IP、第一半導(dǎo)體芯片SCl和第二半導(dǎo)體芯片SC2的相對位置。圖1對應(yīng)于沿著圖2中的A-A’的橫截面。根據(jù)第一實施例的半導(dǎo)體器件SD包含布線板IP、第一半導(dǎo)體芯片SC1、和第二半導(dǎo)體芯片SC2。
[0038]第一半導(dǎo)體芯片SCl被安裝在布線板IP的第一表面上，并且在平面圖中呈矩形。該第一半導(dǎo)體芯片SCl具有元件形成表面SFCl I，該元件形成表面SFCll面對著布線板IP的第一表面。該第一半導(dǎo)體芯片SCl還具有多個第一直通娃通孔TSVl。
[0039]第二半導(dǎo)體芯片SC2被放置在該第一半導(dǎo)體芯片SCl上，并且被電耦接到第一半導(dǎo)體芯片SCl的第一直通硅通孔TSVl。
[0040]當(dāng)與第一半導(dǎo)體芯片SCl的長邊SID11、SID13平行的方向(即圖2中的Y方向)被定義為行方向，并且與該長邊SIDl1、SID13垂直的方向(即圖2中的X方向)被定義為列方向時，第一直通娃通孔TSVl中的每一個被布置在網(wǎng)格點的任一個上，該網(wǎng)格點被布置成m行和η列(m>n)。此外，如在平行于第一半導(dǎo)體芯片SCl的短邊SID12、SID14的橫截面上所觀察到的那樣(例如，圖1:沿著圖2中的A-A’的橫截面)，通過耦接被布置在m行和η列中的最外面的網(wǎng)格點而定義的直通硅通孔區(qū)域TSVAl的中心在第一方向(即圖1和2中的X方向)上偏離于第一半導(dǎo)體芯片SCl的短邊SID12、SID14的中心。
[0041]換句話說，當(dāng)η是奇數(shù)時，定位在列方向上的第(η+1)/2個的第一直通硅通孔TSVl在第一方向上偏離于第一半導(dǎo)體芯片SCl的短邊SID12、SID14的中心。相反，當(dāng)η為偶數(shù)時，定位在列方向上的第η/2個的第一直通硅通孔TSVl和定位在第(η+2) /2個的第一直通娃通孔TSVl之間的區(qū)域中心在第一方向上偏離于第一半導(dǎo)體芯片的短邊SID12、SID14的中心。
[0042]該半導(dǎo)體器件SD的配置將在下面進(jìn)行詳細(xì)說明。
[0043]參照圖1，將對半導(dǎo)體器件SD的配置進(jìn)行說明。例如，布線板IP是至少在兩側(cè)面上具有布線層的樹脂插入。該布線板IP可以具有兩個布線層、或四個或更多的布線層。該布線板IP的厚度是例如從ΙΟΟμ--到300 μ m。但是，布線板IP可以比這個厚度更厚或更薄。布線板IP的第一表面(即，安裝有第一半導(dǎo)體芯片SCl的側(cè)面)上的布線包括電極IEL(這將在后面參照圖3來描述)。該電極IEL電耦接到第一半導(dǎo)體芯片SCI。
[0044]布線板IP在位于第一表面的相反側(cè)的第二表面上具有布線層，并且電極LND被放置在布線層上。該電極LND至少通過布線板IP中設(shè)置的耦接部件(例如，在直通孔中設(shè)置的導(dǎo)電層)被耦接到電極IEL。外部連接端子SB被設(shè)置在電極LND之上。該外部連接端子SB用于將半導(dǎo)體器件SD附接到電路板(例如，母板)。例如，該外部連接端子SB是焊接球。外部連接端子SB和電極LND至少沿著布線板IP的邊緣布置。但是，電極LND和外部連接端子SB可以另外被放置于布線板IP的中心。在這種情況下，電極LND和外部連接端子SB可以被設(shè)置在布線板IP的整個表面，或者，被布置在布線板IP的中心的外部連接端子SB組和被布置在布線板IP的邊緣的外部連接端子SB組之間可以具有間距，該間距比各個組的網(wǎng)格點之間的距離大。
[0045]如上所述，第一半導(dǎo)體芯片SCl被耦接到布線板IP上的電極IEL。在附圖所示的例子中，第一半導(dǎo)體芯片SCl經(jīng)由連接端子CUP耦接到電極IEL。例如，連接端子CUP是由金屬(例如銅)制成的導(dǎo)體柱。但是，焊接凸塊也可以被用作連接端子。
[0046]第一半導(dǎo)體芯片SCl的厚度比布線板IP的厚度薄，或者例如是布線板IP厚度的一半或者更薄。第一半導(dǎo)體芯片SCl的厚度例如是50μπι至60μπι，但不限于此。
[0047]在第一半導(dǎo)體芯片SCl的元件形成表面SFCll上，至少形成一個邏輯電路。該邏輯電路經(jīng)由多個第一直通硅通孔TSVl耦接到第二半導(dǎo)體芯片SC2。
[0048]第二半導(dǎo)體芯片SC2例如是存儲芯片。第二半導(dǎo)體芯片SC2中包括的存儲器可以是Wide I/O存儲器或DDR (雙數(shù)據(jù)速率)存儲器(例如DDR2和DDR3)。但是，第二半導(dǎo)體芯片SC2可以是具有邏輯電路的半導(dǎo)體芯片或具有邏輯電路和存儲電路兩者的半導(dǎo)體芯片。第二半導(dǎo)體芯片SC2具有元件形成表面SFC21，該元件形成表面SFC21面向第一半導(dǎo)體芯片SCl的背表面SFCl2。
[0049]另外，如在平面圖中觀察的那樣，第二半導(dǎo)體芯片SC2比第一半導(dǎo)體芯片SCl的兩個長邊SID13 (在第一方向上的長邊)和SIDll (另一個長邊)延伸出更多。關(guān)于第二半導(dǎo)體芯片SC2，比長邊SID13延伸出更多的部分的寬度寬于比長邊SIDll延伸出更多的部分的覽度。
[0050]第一半導(dǎo)體芯片SCl和布線板IP的第一表面之間的空間被密封樹脂UFRl密封。第二半導(dǎo)體芯片SC2和布線板IP的第一表面之間的空間也被密封樹脂UFR2密封。因此，密封樹脂UFR2覆蓋密封樹脂UFRl。密封樹脂UFRl可以是管芯附接膜(DAF)，或者可以通過滴下樹脂形成。密封樹脂UFR2通過例如滴下樹脂制成。密封樹脂UFR2也可用于填滿第一半導(dǎo)體芯片SCl和第二半導(dǎo)體芯片SC2之間的空間。
[0051]如在平面圖中觀察的那樣，密封樹脂UFRl比第一半導(dǎo)體芯片SCl延伸出更多。關(guān)于密封樹脂UFRl，比長邊SID13延伸出更多的部分的寬度E3寬于比長邊SIDll延伸出更多的部分的寬度E1。因此，即使第二半導(dǎo)體芯片SC2從第一半導(dǎo)體芯片SCl偏離朝向長邊SID13，也能防止密封樹脂UFRl和第二半導(dǎo)體芯片SC2之間的空間變得過大。因此，當(dāng)通過滴下樹脂形成密封樹脂UFR2時，能夠防止可能出現(xiàn)在密封樹脂UFRl和密封樹脂UFR2之間的空隙。
[0052]如在沿著第一半導(dǎo)體芯片SCl的短邊的橫截面上所觀察到的那樣，第二半導(dǎo)體芯片SC2的中心并不與第一半導(dǎo)體芯片SCl的中心對齊。當(dāng)?shù)诙雽?dǎo)體芯片SC2被安裝在第一半導(dǎo)體芯片SCl上時，這種布置有可能導(dǎo)致第二半導(dǎo)體芯片SC2傾斜。因此，通過使密封樹脂UFRl的在長邊SID13 —側(cè)的延伸部分的寬度E3比在長邊SIDll —側(cè)的延伸部分的寬度El寬，能夠防止第二半導(dǎo)體芯片SC2傾斜。
[0053]布線板IP的第一表面、第一半導(dǎo)體芯片SC1、密封樹脂UFR2、和第二半導(dǎo)體芯片SC2被密封樹脂MDRl密封。在圖1的例子中，密封樹脂MDRl具有與布線板IP的側(cè)表面齊平的側(cè)表面。但是，如在平面圖中觀察的那樣，密封樹脂MDRl的側(cè)表面可以比布線板IP的側(cè)面放置得更為向內(nèi)。密封樹脂MDRl也覆蓋第二半導(dǎo)體芯片SC2的背表面SFC22。
[0054]接下來，圖2是涉及描述半導(dǎo)體器件SD的配置。第一半導(dǎo)體芯片SCl在平面圖中是矩形的，并且具有長邊SID11、短邊SID12、長邊SID13、和短邊SID14。該第一直通硅通孔TSVl位于通過耦接被布置在m行和η列中的最外面的網(wǎng)格點而定義的直通硅通孔區(qū)域TSVAl中，并且該第一直通硅通孔TSVl被分別布置在每個網(wǎng)格點上。直通硅通孔區(qū)域TSVAl是具有平行于第一半導(dǎo)體芯片SCl的長邊SID11、SID13的長邊(即在行方向上)的矩形。
[0055]在圖2所示的例子中，如在沿著第一半導(dǎo)體芯片SCl的短邊(即在圖2中的X方向上)的橫截面上所觀察到的那樣，從直通硅通孔區(qū)域TSVAl到長邊SID13的距離Dx2短于從直通硅通孔區(qū)域TSVAl到長邊SIDll的距離Dxl。從直通硅通孔區(qū)域TSVAl到短邊SID12的距離Dyl優(yōu)選等于從直通硅通孔區(qū)域TSVAl到短邊SID14的距離Dy2。但是，距離Dyl和Dy2可以是彼此不同的。
[0056]如在沿著第一半導(dǎo)體芯片SCl的短邊的橫截面上所觀察到的那樣，第一半導(dǎo)體芯片SCl的中心(或重心)與布線板IP的中心(或重心)對齊。
[0057]如在沿著第一半導(dǎo)體芯片SCl的短邊的橫截面上所觀察到的那樣，直通硅通孔區(qū)域TSVAl并不與第一半導(dǎo)體芯片SCl的中心對齊，但是與第二半導(dǎo)體芯片SC2的中心對齊。即，該第二半導(dǎo)體芯片SC2的中心不與第一半導(dǎo)體芯片SCl的中心對齊。此外，該橫截面顯示直通硅通孔區(qū)域TSVAl與布線板IP的中心對齊。
[0058]圖3是示出了第一半導(dǎo)體芯片SCl與布線板IP的耦接部分、和第一半導(dǎo)體芯片SCl與第二半導(dǎo)體芯片SC2的耦接部分的配置的剖視圖。
[0059]第一半導(dǎo)體芯片SCl由基板SUBl組成?；錝UBl是半導(dǎo)體基板(例如硅基板)。晶體管Trl被形成在基底SUBl上。在形成有晶體管Trl的基板SUBl的表面上，形成了多級互連層MIL1。第一半導(dǎo)體芯片SCl的各個電路通過在多級互連層MILl中的導(dǎo)線和晶體管Trl而被配置。
[0060]第一直通硅通孔TSVl在基板SUBl中形成。第一直通硅通孔TSVl由導(dǎo)電材料(例如銅)制成，以便穿過基板SUBl。絕緣膜(未示出)在第一直通硅通孔TSVl和基板SUBl之間形成。
[0061]在多級互連層MILl的最上面的布線層上，形成了電極EL11。在每個電極ELll上，形成了連接端子CUP，該連接端子CUP是導(dǎo)體柱(例如銅柱)。該連接端子CUP通過焊料SLDl被耦接到布線板IP的第一表面上的電極IEL，該焊料SLDl位于連接端子CUP與電極IEL之間。絕緣層SR(例如阻焊層)被設(shè)置在布線板IP的第一表面上。絕緣層SR具有處于與電極IEL重疊的位置的開口 SR0。電極IEL的周圍可覆蓋有絕緣層SR，或者可以從絕緣層SR露出。
[0062]一些電極ELll是通過多級互連層MILl中的導(dǎo)線和通孔耦接到元件形成表面SFCll 一側(cè)的第一直通硅通孔TSVl的端部。背表面SFC12 —側(cè)的第一直通硅通孔TSVl的另一端部通過焊料SLD2被耦接到第二半導(dǎo)體芯片SC2的連接端子EL21。
[0063]在圖3所示的例子中，如在平面圖中所觀察到的那樣，連接端子EL21分別與第一直通硅通孔TSVl重疊。但是，至少一些連接端子EL21不需要在平面圖中與對應(yīng)的第一直通硅通孔TSVl重疊。在這種情況下，第一半導(dǎo)體芯片SCl的背表面SFC12上至少形成一個布線層。通過布線層中的導(dǎo)線，連接端子EL21耦接到第一直通硅通孔TSVl。
[0064]與連接端子CUP之間的間距相比，第一直通硅通孔TSVl被以小間距布置。被以相對大的間距布置的連接端子CUP可以比第一直通硅通孔TSVl做得更厚。當(dāng)?shù)谝话雽?dǎo)體芯片SCI被耦接到布線板IP時，將連接端子CUP做得更厚可以提高機(jī)械可靠性。此外，連接端子CUP可以做得更高。在圖3所示的例子中，在平面圖中，第一直通硅通孔TSVl的一些至少部分地與連接端子CUP重疊。這可以減輕對連接端子CUP和第一直通硅通孔TSVl的布局上的限制。另選地，第一硅通孔TSVl可以被設(shè)計為不與任何連接端子CUP重疊。
[0065]圖4是示出了第一半導(dǎo)體芯片SCl的配置的平面圖。在圖4中所示的例子中，第一半導(dǎo)體芯片SCl具有多個直通硅通孔區(qū)域TSVAl。至少這些第一直通硅通孔TSVl的其中一些被在沿著第一半導(dǎo)體芯片SCl的短邊SID14的方向上布置。在沿著短邊SID12所取的橫截面上，每個直通硅通孔區(qū)域TSVAl的中心是在相同的方向(第一方向)上偏離短邊SID12的中心。
[0066]在附圖所示的例子中，第二半導(dǎo)體芯片SC2是存儲芯片。第一直通硅通孔TSVl根據(jù)JEDEC JESD229中提出的規(guī)格來布置。因此，4個直通硅通孔區(qū)域TSVAl被布置成兩行和兩列。如在平面圖中所觀察到的那樣，第一半導(dǎo)體芯片SCl在與這4個直通硅通孔區(qū)域TSVAl及其周圍重疊的區(qū)域具有控制電路形成區(qū)域CNT。在控制電路形成區(qū)域CNT中，存儲器控制電路被形成以控制第二半導(dǎo)體芯片SC2的存儲器。通過此配置，在用于耦接存儲器控制電路和第二半導(dǎo)體芯片SC2的耦接路徑當(dāng)中，可以使在第一半導(dǎo)體芯片SCl的多級互連層MILl中形成的耦接路徑變短。
[0067]第一半導(dǎo)體芯片SCl具有第一電路形成區(qū)域LGCl。第一電路在第一電路形成區(qū)域LGCl中形成。在與第二半導(dǎo)體芯片SC2通信時，第一電路進(jìn)行信號處理。在圖4所示的例子中，如果第一半導(dǎo)體芯片SCl被一個區(qū)域分成第一區(qū)域ARl以及比第一區(qū)域ARl寬的第二區(qū)域AR2，其中該區(qū)域通過使直通硅通孔區(qū)域TSVAl在與該直通硅通孔區(qū)域TSVAl的長邊平行的方向上延伸而得到，則第一電路形成區(qū)域LGCl被布置在第二區(qū)域AR2中。在這種布置方式中，可以使第一電路形成區(qū)域LGCl變大。
[0068]此外，一些連接端子CUP (即連接端子CUP1)被沿著第一半導(dǎo)體芯片SCl的四條邊(長邊SID11、短邊SID12、長邊SID13、和短邊SID14)放置。在圖4所示的例子中，連接端子CUPl被沿著第一半導(dǎo)體芯片SCl的四條邊放置以便形成多條導(dǎo)線。
[0069]一些連接端子CUP (即，連接端子CUP2)位于第一電路形成區(qū)域LGCl和直通硅通孔區(qū)域TSVAl之間。即使應(yīng)力被施加到第一半導(dǎo)體芯片SCl上，固定地設(shè)置到布線板IP的連接端子CUP2能夠防止直通硅通孔區(qū)域TSVAl翹曲。因此，它可以防止第一半導(dǎo)體芯片SCl的基板SUBl從直通硅通孔區(qū)域TSVAl開始破裂。連接端子CUP2可以具有比連接端子CUPl更大的橫截面面積。連接端子CUP2的較大的橫截面面積增加了上述效果。
[0070]在圖4所示的例子中，連接端子CUP2沿著被布置成兩行兩列的直通硅通孔區(qū)域TSVAl的長邊放置。連接端子CUP2可以進(jìn)一步被沿著直通硅通孔區(qū)域TSVAl的短邊放置。
[0071]此外，至少一些連接端子CUP2可通過形成在第一半導(dǎo)體芯片SCl的多級互連層MILl中的導(dǎo)線和通孔耦接到第一直通硅通孔TSV1。在這種情況下，直接耦接到電極ELll的連接端子CUP2被耦接到第二半導(dǎo)體芯片SC2的電源電極或接地電極。
[0072]在圖4所示的例子中，連接端子CUP3被放置在連接端子CUP2的外部。連接端子CUP3也可通過形成在第一半導(dǎo)體芯片SCl的多級互連層MILl中的導(dǎo)線和通孔耦接到第一直通硅通孔TSV1。在這種情況下，例如，連接端子CUP3也可以用作用于檢測第二半導(dǎo)體芯片SC2的端子。
[0073]布線板IP上的電極IEL也被布置以便與連接端子CUP對應(yīng)。
[0074]圖5示出了第一直通通孔硅TSVl在直通硅通孔區(qū)域TSVAl中的示例性布置。如圖5所示，在直通硅通孔區(qū)域TSVAl中，多個第一直通硅通孔TSVl分別被布置在網(wǎng)格點上。直通硅通孔區(qū)域TSVAl的長邊例如比直通硅通孔區(qū)域TSVAl的短邊長十倍或更多倍。在布置有第一直通硅通孔TSVl的網(wǎng)格圖案中，相鄰的4個網(wǎng)格點形成例如正方形，矩形或平行四邊形，但其形狀不限于此。另外，沒有必要把第一直通硅通孔TSVl布置在所有網(wǎng)格點上。沒有第一直通硅通孔被布置到其上的網(wǎng)格點與所有網(wǎng)格點的比率是例如10%或更少。
[0075]圖6示出了布線板IP的開口 SRO的示例性形狀。在圖6中所示的例子中，開口 SRO不是為每個單個電極IEL設(shè)置，但被設(shè)置為針對多個電極IEL的共同的開口。具體地說，第一開口 SRO沿著布線板IP的邊緣連續(xù)地形成，以便和與連接端子CUPl對應(yīng)的電極IEL重疊。然后，第二開口 SRO在布線板IP中心形成，以便和與連接端子CUP2對應(yīng)的電極IEL、以及與連接端子CUP3對應(yīng)的電極IEL重疊。在圖6所示的例子中，第二開口 SRO的端部被耦接到第一開口 SR0。但是，第一開口 SRO和第二開口 SRO可以彼此分開。另選地，第二開口SRO可分成多個開口，每個開口分配到每個直通硅通孔區(qū)域TSVAl。
[0076]參照圖7至圖9，將描述一種用于制造半導(dǎo)體器件SD的方法。首先，準(zhǔn)備第一半導(dǎo)體芯片SCl和第二半導(dǎo)體芯片SC2。第一半導(dǎo)體芯片SCl和第二半導(dǎo)體芯片SC2例如以下列方式形成。
[0077]首先，元件隔離膜以晶片的形式形成在基板(例如基板SUB1)上。通過該元件隔離膜，元件形成區(qū)域被隔離。元件隔離膜通過例如STI方法形成，但也可以通過LOCOS方法形成。然后，柵極絕緣膜和柵電極在基板SUBl的元件形成區(qū)域中形成。柵極絕緣膜可以是氧化硅膜或高k電介質(zhì)膜(例如硅酸鉿膜)，高k電介質(zhì)膜的介電常數(shù)比氧化硅膜的介電常數(shù)更高。如果柵極絕緣膜為氧化硅膜，則柵電極是由多晶硅膜構(gòu)成。如果柵極絕緣膜是高k電介質(zhì)膜，則柵電極是由金屬膜(例如TiN)和多晶硅膜的復(fù)合薄膜構(gòu)成。在柵電極由多晶硅構(gòu)成的情況下，在形成柵電極的過程中，多晶硅電阻可形成在元件隔離膜上。
[0078]接著，源極和漏極的延伸區(qū)域在基板的元件形成區(qū)域中形成。然后，在柵電極的側(cè)面形成側(cè)壁。然后，將作為源極和漏極的雜質(zhì)區(qū)域形成在基板的元件形成區(qū)域。因此，晶體管(例如晶體管TRl)在基板上形成。
[0079]隨后，多級互連層(例如，多級互連層MIL1)形成在元件隔離膜和晶體管上。電極(例如電極EL11)形成在多級互聯(lián)層的最上層上。然后，保護(hù)絕緣膜(鈍化膜)形成在多級互連層上。開口形成在電極上的保護(hù)絕緣膜中。
[0080]在形成多級互聯(lián)層的過程中，也為第二半導(dǎo)體芯片SC2形成充當(dāng)存儲單元的電容元件。
[0081]連接端子CUP被形成在第一半導(dǎo)體芯片SCl的電極ELll上。如果連接終端CUP是導(dǎo)體柱，則連接端子CUP是通過例如鍍層形成。在連接端子CUP上，形成焊料層。
[0082]然后，第一直通硅通孔TSVl在上述步驟中的任何時間點上形成在第一半導(dǎo)體芯片SCl中。例如，第一直通硅通孔TSVl可以在晶體管Trl已經(jīng)形成之前或在電極ELll和保護(hù)絕緣膜已經(jīng)形成之后形成。另選地，第一直通硅通孔TSVl可以在晶體管Trl和多級互連層已經(jīng)部分形成之后形成。在這種情況下，在元件形成表面SFCll —側(cè)的第一直通硅通孔TSVl的端部被耦接到多級互連層的任何一層。此外，在任何時間點上，電極可以在第一半導(dǎo)體芯片SCl的背表面SFC12上形成，以耦接到第一直通硅通孔TSVl。
[0083]隨后，晶片被切成半導(dǎo)體芯片。
[0084]準(zhǔn)備如圖9所示的布線板IP。圖9示出了多個布線板IP通過劃線區(qū)域(scribereg1n) SL (參見圖7A，7B，7C和其它附圖)彼此耦接。
[0085]然后，如圖7A所示，第一半導(dǎo)體芯片SCl被安裝在布線板IP上。此時，連接端子CUP被耦接到電極IEL，并且形成密封樹脂UFRl。密封樹脂UFRl可以通過使用膜狀樹脂(例如管芯附接膜(DAF))形成，或者可以通過滴下樹脂形成。在前一種情況下，在第一半導(dǎo)體芯片SCl被安裝在布線板IP上之前，密封樹脂UFRl被施加在布線板IP上。這可以易于按參照圖2所描述的方式來形成密封樹脂UFRl的平面形狀。在后一種情況下，在第一半導(dǎo)體芯片SCl被安裝在布線板IP上之后，施加密封樹脂UFRl。同樣在后一種情況下，密封樹脂UFRl的端部至少沿著第一半導(dǎo)體芯片SCl的側(cè)面向下地形成圓角。
[0086]接著，如圖7B所示，第二半導(dǎo)體芯片SC2被安裝在第一半導(dǎo)體芯片SCl上。此時，第一半導(dǎo)體芯片SCl的第一直通硅通孔TSVl被耦接到第二半導(dǎo)體芯片SC2的連接端子EL21。然后形成密封樹脂UFR2。密封樹脂UFR2例如通過滴下樹脂形成。所以，密封樹脂UFR2的端部至少沿著第二半導(dǎo)體芯片SC2的側(cè)面向下地形成圓角。
[0087]圖7A和7B所示的步驟在每個布線板IP上執(zhí)行。
[0088]隨后，如圖7C所示，形成密封樹脂MDRl。密封樹脂MDRl例如通過使用由一套模具組件(未示出)形成的單個空腔(未示出)，在全部布線板IP上一起形成(批次成型法)。
[0089]在形成密封樹脂MDRl的步驟中，空腔可以為每一個布線板IP設(shè)置。在這種情況下，針對每一個單獨的布線板IP，密封第一半導(dǎo)體芯片SCl和第二半導(dǎo)體芯片SC2的堆疊(單個成型法)。在這種情況下，由于每個布線板IP被覆蓋有單獨的空腔(未示出)，布線板IP的側(cè)表面不與密封樹脂MDRl的側(cè)表面齊平。
[0090]然后，如圖8A所示，外部連接端子SB被設(shè)置到每個布線板IP。
[0091]接著，如圖SB所示，布線板IP和密封樹脂MDRl被沿劃線區(qū)域SL分開。因此，準(zhǔn)備了半導(dǎo)體器件SD。
[0092]然后，將對本實施例的主要功能和效果進(jìn)行描述。根據(jù)本實施例，直通硅通孔區(qū)域TSVAl和第一半導(dǎo)體芯片SCl在平面圖中都是矩形。直通硅通孔區(qū)域TSVAl的長邊與第一半導(dǎo)體芯片SCl的長邊平行。這種布局可使得與直通硅通孔區(qū)域TSVAl被放置成使得其長邊與第一半導(dǎo)體芯片SCl的短邊平行的情況相比，直通硅通孔區(qū)域TSVAl的短邊和第一半導(dǎo)體芯片SCl的邊緣之間的距離更長。因此，即使應(yīng)力被施加到第一半導(dǎo)體芯片SCl上，可以防止第一半導(dǎo)體芯片SCl的基板SUBl從直通硅通孔區(qū)域TSVAl開始破裂。應(yīng)力的一個例子是熱應(yīng)力。例如，熱應(yīng)力由于在基板SUB1、布線板IP和密封樹脂MDRl之間的線性膨脹系數(shù)的差異而引起。如果直通硅通孔區(qū)域TSVAl具有比短邊長十倍或更多倍的長邊，則應(yīng)力容易使基板SUBl破裂。
[0093]第一半導(dǎo)體芯片SCl的中心容易受到最大的壓力。但是，如在沿著第一半導(dǎo)體芯片的短邊所取的橫截面上所觀察到的那樣，在本實施例中，直通硅通孔區(qū)域TSVAl的中心偏離于第一半導(dǎo)體芯片SCl的中心。因此，能夠進(jìn)一步防止第一半導(dǎo)體芯片SCl的基板SUBl從直通硅通孔區(qū)域TSVAl開始破裂。
[0094]<第一實施例的第一修改例>
[0095]圖10是示出了根據(jù)第一修改例的半導(dǎo)體器件SD的配置的剖視圖。除了以下描述之外，根據(jù)第一修改例的半導(dǎo)體器件SD具有和第一實施例的半導(dǎo)體器件SD相同的配置。
[0096]第一個區(qū)別是該半導(dǎo)體器件SD包含第二半導(dǎo)體芯片SC2。第二半導(dǎo)體芯片SC2被彼此堆疊。第二個或者更高位置的第二半導(dǎo)體芯片SC2中的至少一個(例如，最上面的第二半導(dǎo)體芯片SC21)被做得比其它第二半導(dǎo)體芯片SC2更厚。但是，最上面的第二半導(dǎo)體芯片SC21也可以具有和其它第二半導(dǎo)體芯片SC2相同的厚度。彼此堆疊的第二半導(dǎo)體芯片SC2被堆疊在第一半導(dǎo)體芯片SCl上。
[0097]每個第二半導(dǎo)體芯片SC2都具有第二直通通孔硅TSV2。第二直通通孔硅TSV2將一個半導(dǎo)體芯片SC2耦接到位于其上方的另一個第二半導(dǎo)體芯片SC2。因此，第一半導(dǎo)體芯片SCl通過第二直通通孔硅TSV2被電耦接到第二個或者更高位置的第二半導(dǎo)體芯片SC2。第二半導(dǎo)體芯片SC2都是例如存儲芯片。但是，第二半導(dǎo)體芯片SC2中的至少一個可包括邏輯電路。在圖10所示的例子中，在平面圖中，各個第二半導(dǎo)體芯片SC2的四條邊彼此重疊。此外，在平面圖中，各個第二半導(dǎo)體芯片SC2的第二直通通孔硅TSV2彼此重疊。
[0098]如在平面圖中所觀察到的那樣，至少一些第二直通通孔硅TSV2與第一直通硅通孔TSVl的任何一個重疊。用上述方式布局通孔可以簡化在第二直通通孔硅TSV2與耦接到它的第一直通娃通孔TSVl之間的導(dǎo)體的格局。
[0099]在圖10所示的例子中，第二直通通孔硅TSV2被布置在和第一直通硅通孔TSVl相同的網(wǎng)格點上。第二半導(dǎo)體芯片SC2還具有和第一直通硅通孔TSVl相同的區(qū)域。例如，在第二半導(dǎo)體芯片SC2是存儲芯片的情況下，第二直通通孔硅TSV2根據(jù)JEDEC JESD229中提出的規(guī)格來布置。在平面圖中，由第一直通硅通孔TSVl陣列構(gòu)成的網(wǎng)格和由第二直通通孔硅TSV2陣列構(gòu)成的網(wǎng)格分別重疊。
[0100]圖11示出了第二半導(dǎo)體芯片SC2的剖面結(jié)構(gòu)。在圖11所示的例子中，第二直通通孔硅TSV2在第二半導(dǎo)體芯片SC2的基板SUB2中形成。第二直通通孔硅TSV2是由導(dǎo)電材料(例如銅)制成，并穿過基底SUB2。另外，絕緣膜被嵌入基底SUB2中以便環(huán)繞第二直通通孔硅TSV2。
[0101]在基板SUB2的元件形成表面SFC21上，形成多級互連層MIL2。第二直通通孔硅TSV2通過多級互連層MIL2中的通孔或類似的部件被耦接到設(shè)置在多級互連層MIL2上的連接端子EL21。連接端子EL21例如是由銅或其它材料制成的導(dǎo)體柱。此外，第二直通通孔硅TSV2被耦接到基板SUB2的背表面SFC22上形成的電極EL22。
[0102]根據(jù)第一修改例的用于制造半導(dǎo)體器件SD的方法和根據(jù)第一實施例的方法是相同的，除了第二半導(dǎo)體芯片SC2提前被堆疊到彼此這點之外。
[0103]第一修改例也能提供與第一實施例相同的效果。
[0104]<第一實施例的第二修改例>
[0105]圖12是示出了根據(jù)第二修改例的半導(dǎo)體器件SD的配置的剖視圖。根據(jù)第二修改例的半導(dǎo)體器件SD具有與根據(jù)第一修改例的半導(dǎo)體器件SD相同的配置，除了如在部件堆疊的方向上所觀察到的那樣，第二半導(dǎo)體芯片SC2相對于布線板IP處于傾斜的位置。
[0106]具體地說，第二半導(dǎo)體芯片SC2的靠近長邊SID13的端部和布線板IP的距離L2短于第二半導(dǎo)體芯片SC2的靠近長邊SIDll的端部和布線板IP的距離LI。傾斜度例如通過半導(dǎo)體器件SD的平均值而確定。
[0107]第二修改例也能提供與第一實施例相同的效果。被放置在第一半導(dǎo)體芯片SCl上的第二半導(dǎo)體芯片SC2可能在第一直通硅通孔TSVl周圍傾斜。在第一實施例中，第一直通硅通孔TSVl的位置相對接近長邊SID13。因此，第二半導(dǎo)體芯片SC2可能鄰接于第一半導(dǎo)體芯片SCl的長邊SIDll而不是長邊SID13。相反，在該修改例中，第二半導(dǎo)體芯片SC2最初被設(shè)計為傾斜以使得距離L2變小。因此，即使由于制造偏差，第二半導(dǎo)體芯片SC2在距離LI變小的方向上傾斜，第二半導(dǎo)體芯片SC2也可以防止鄰接于第一半導(dǎo)體芯片SCI。
[0108]<第一實施例的第三修改例>
[0109]根據(jù)第三修改例的半導(dǎo)體器件SD具有與根據(jù)第一實施例、第一修改例和第二修改例中的任何一個的半導(dǎo)體器件SD相同的配置，除了第一半導(dǎo)體芯片SCl的配置之外。
[0110]圖13示出了根據(jù)第三修改例的第一半導(dǎo)體芯片SCl的配置。除了以下描述之外，根據(jù)第三修改例的半導(dǎo)體芯片SCl具有與第一實施例、第一修改例和第二修改例中的任何一個的半導(dǎo)體芯片SCl相同的配置。
[0111]第一個區(qū)別是第一半導(dǎo)體芯片SCl具有第二電路形成區(qū)域LGC2。第二電路在第二電路形成區(qū)域LGC2中形成。在圖13所示的例子中，相比于第一電路形成區(qū)域LGC1，第二電路形成區(qū)域LGC2的位置離直通硅通孔區(qū)域TSVAl更遠(yuǎn)。具體而言，第二電路形成區(qū)域LGC2相對于第一電路形成區(qū)域LGCl被布置在直通硅通孔區(qū)域TSVAl的對面。
[0112]此外，直通硅通孔區(qū)域TSVAl的位置更加靠近長邊SID13。這種布局可以使第二區(qū)域AR2更寬，從而分配第一電路形成區(qū)域LGCl和第二電路形成區(qū)域LGC2到第二區(qū)域AR2。在平面圖中，控制電路形成區(qū)域CNT和一些連接端子CUPl重疊。
[0113]第三修改例也能提供與第一實施例、第一修改例和第二修改例中的任何一個相同的效果。此外，可以在第二區(qū)域AR2中形成多個電路。
[0114]<第一實施例的第四修改例>
[0115]根據(jù)第四修改例的半導(dǎo)體器件SD具有與根據(jù)第一實施例以及第一修改例到第三修改例中的任何一個的半導(dǎo)體器件SD相同的配置，除了第一半導(dǎo)體芯片SCl的配置之外。
[0116]圖14示出了根據(jù)第四修改例的第一半導(dǎo)體芯片SCl的配置。除了連接端子CUPl的布局之外，根據(jù)第四修改例的半導(dǎo)體芯片SCl具有與根據(jù)第一實施例以及第一修改例到第三修改例中的任何一個的半導(dǎo)體芯片SCl相同的配置。
[0117]具體而言，第一半導(dǎo)體芯片SCl在邊緣具有非導(dǎo)體柱區(qū)域NCPA。非導(dǎo)體柱區(qū)域NCPA是一些沿著第一半導(dǎo)體芯片SCl的邊緣放置的連接端子CUP被移除的區(qū)域。換言之，非導(dǎo)體柱區(qū)域NCPA是通過部分地減少連接端子CUPl的行數(shù)量來建立的。非導(dǎo)體柱區(qū)域NCPA被設(shè)置到在與第一半導(dǎo)體芯片SCl的短邊平行的方向上與直通硅通孔區(qū)域TSVAl重疊的區(qū)域。換言之，在沿著第一半導(dǎo)體芯片SCl的邊緣的方向上，在設(shè)置了非導(dǎo)體柱區(qū)域NCPA的區(qū)域中的每單位長度的連接端子CUPl的數(shù)量少于在其他區(qū)域中的每單位長度的連接端子CUPl的數(shù)量。
[0118]第四修改例也能提供與第一實施例以及第一修改例到第三修改例中的任何一個相同的效果。非導(dǎo)體柱區(qū)域NCPA被設(shè)置到在與第一半導(dǎo)體芯片SCl的短邊平行的方向上與直通硅通孔區(qū)域TSVAl重疊的區(qū)域。即使由于第一半導(dǎo)體芯片SCl的基板SUBl與布線板IP之間的線性膨脹系數(shù)的差異而產(chǎn)生熱應(yīng)力，非導(dǎo)體柱區(qū)域NCPA也使得該應(yīng)力難以被施加到直通硅通孔區(qū)域TSVAl。因此，能夠進(jìn)一步防止第一半導(dǎo)體芯片SCl的基板SUBl從直通硅通孔區(qū)域TSVAl開始破裂。
[0119]<第一實施例的第五修改例>
[0120]圖15是示出了根據(jù)第五修改例的半導(dǎo)體器件的配置的剖視圖。根據(jù)本修改例的半導(dǎo)體器件SD具有與根據(jù)第一實施例以及第一修改例到第四修改例中的任何一個的半導(dǎo)體器件SD相同的配置，除了如沿著第一半導(dǎo)體芯片SCl的短邊所取的橫截面上所觀察到的那樣，第一半導(dǎo)體芯片SCl的中心與布線板IP的中心對齊。因此，第二半導(dǎo)體芯片SC2的中心不與布線板IP的中心對齊。
[0121]第五修改例也能提供與第一實施例以及第一修改例到第四修改例中的任何一個相同的效果。在中心處對齊第一半導(dǎo)體芯片SCl和布線基板的IP使得電極IEL被放置在布線板IP的中心。這使得更容易設(shè)計布線板IP的導(dǎo)線布局。
[0122]〈第一實施例的第六修改例〉
[0123]圖16是示出了在根據(jù)第六修改例的半導(dǎo)體器件SD內(nèi)中包括的第一半導(dǎo)體芯片SCl的配置的平面圖。圖17是沿著圖16中的線BB’所取的剖視圖。除了以下描述之外，根據(jù)本修改例的半導(dǎo)體器件SD具有與根據(jù)第一實施例以及第一修改例到第五修改例中的任何一個的半導(dǎo)體器件SD相同的配置。
[0124]第一個區(qū)別是在半導(dǎo)體器件SD具有加強部件RIF。加強部件RIF附接到第一半導(dǎo)體芯片SCl的至少一個表面。如平面圖所示，加強部件RIF被設(shè)置在直通硅通孔區(qū)域TSVAl和第一半導(dǎo)體芯片SCl的短邊SID12、SID14的交叉部。加強部件RIF是由例如強度高于密封樹脂UFRl的材料組成，更具體地說，由強度高于密封樹脂UFRl的樹脂或金屬組成。
[0125]此外，保護(hù)環(huán)⑶L被設(shè)置在第一半導(dǎo)體芯片SCl的多級互連層MILl中。保護(hù)環(huán)⑶L被至少部分地被設(shè)置在多層中。在平面圖中設(shè)置在直通硅通孔區(qū)域TSVAl和第一半導(dǎo)體芯片SCl的短邊SID12、SID14的交叉部的保護(hù)環(huán)⑶L在數(shù)量上多于在其他區(qū)域中的保護(hù)環(huán) GDL。
[0126]第六修改例也能提供與第一實施例以及第一修改例到第五修改例中的任何一個相同的效果。設(shè)置加強部件RIF可以防止直通硅通孔區(qū)域TSVAl和短邊SID12、SID14之間的基板SUBl的區(qū)域開裂。相比其他區(qū)域，在直通硅通孔區(qū)域TSVAl和第一半導(dǎo)體芯片SCl的短邊SID12、SID14的交叉部設(shè)置更多的保護(hù)環(huán)⑶L可以進(jìn)一步增強防止破裂的效果。
[0127]〈第二實施例〉
[0128]圖18是示出了根據(jù)第二實施例的半導(dǎo)體器件SD的配置的剖視圖。除了以下敘述之外，根據(jù)本實施例的半導(dǎo)體器件SD具有與第一實施例或第一修改例相同的配置。圖18示出了與第一修改例相似的半導(dǎo)體器件SD。
[0129]第一個區(qū)別是散熱部件HSl被設(shè)置在布線板IP的不與第一半導(dǎo)體芯片SCl重疊的區(qū)域上。散熱部件HSl是由金屬板(例如銅板或鋁板)組成，并且被部分地放在第二半導(dǎo)體芯片SC2的延伸部分下面，在平面圖中該延伸部分比第一半導(dǎo)體芯片SCl伸展出更多。此外，在平面圖中散熱元件HSl的不與第二半導(dǎo)體芯片SC2重疊的區(qū)域被放在至少一個外部連接端子SB上。散熱部件HSl的上表面可以被設(shè)置得比第一半導(dǎo)體芯片SCl的背表面SFC12低或高或者可以與它齊平。此外，散熱部件HSl的上表面可以被設(shè)置得比第二半導(dǎo)體芯片SC2的元件形成表面SFC21低。在這種情況下，散熱元件HSl的上表面和元件形成表面SFC21通過具有高熱導(dǎo)率的粘合層牢固地相互接合。
[0130]對于散熱部件HS1，優(yōu)選在平面圖中不與絕緣層SR中的開口 SRO重疊。這可以防止在開口 SRO中產(chǎn)生空隙。因此，開口 SRO中的密封樹脂UFR1、UFR2中的填充系數(shù)得以改進(jìn)。
[0131]在圖19所示的例子中，散熱部件HSl的外端表面與密封樹脂MDRl的側(cè)表面齊平。另選地，在平面圖中，散熱部件HSl的外端表面可以比密封樹脂MDRl的側(cè)表面更向內(nèi)放置。在這種情況下，優(yōu)選在平面圖中，散熱部件HSl的外端表面位于最外面的外部連接端子SB和布線板IP的端表面之間。
[0132]絕緣層(例如，樹脂層)被設(shè)置在最底下的第二半導(dǎo)體芯片SC2的元件形成表面SFC21和散熱部件HSl之間。
[0133]雖然密封樹脂UFR2填充了由第二半導(dǎo)體芯片SC2、布線板IP和散熱部件HSl包圍的空間，但密封樹脂UFR2不會到達(dá)第二半導(dǎo)體芯片SC2的側(cè)表面。優(yōu)選使用具有比密封樹脂UFRl的熱導(dǎo)率更高的熱導(dǎo)率的密封樹脂UFR2。
[0134]如沿著短邊SID12所取的橫截面所觀察到的那樣，直通硅通孔區(qū)域TSVAl可以被設(shè)置在與第一半導(dǎo)體芯片SCl的中心對齊的位置。如沿著長邊SIDll所取的橫截面所觀察到的那樣，直通硅通孔區(qū)域TSVAl也可以被設(shè)置在與第一半導(dǎo)體芯片SCl的中心對齊的位置。在如圖18所示的例子中，在上述兩個橫截面上，直通硅通孔區(qū)域TSVAl與第一半導(dǎo)體芯片SCl的中心、第二半導(dǎo)體芯片SC2的中心和布線板IP的中心對齊。在任何情況下，在平面圖中，第二半導(dǎo)體芯片SC2的一部分比第一半導(dǎo)體芯片SCl延伸出更多，并且散熱部件HSl被部分地放在該延伸部分的下面。
[0135]在如圖18所示的例子中，密封樹脂UFRl的端部沿著第一半導(dǎo)體芯片SCl的側(cè)面形成圓角。密封樹脂UFRl沒有圓角也可以發(fā)揮功能。
[0136]雖然密封樹脂MDRl的基本材料是樹脂，但密封樹脂MDRl可以包含具有比基礎(chǔ)材料更高的熱導(dǎo)率的材料(例如氧化鋁)。
[0137]圖19是示出了散熱部件HSl的平面形狀的平面圖。在如圖19所示的例子中，散熱部件HSl被設(shè)置成包圍除了用于澆注密封樹脂MDRl的流入?yún)^(qū)域IFA的第一半導(dǎo)體芯片SCI。在如圖19所示的例子中，流入?yún)^(qū)域IFA被設(shè)置在布線板IP的彼此相對的兩邊的每一個上。兩個流入?yún)^(qū)域IFA通過第一半導(dǎo)體芯片SCl周圍的區(qū)域被耦接到彼此。散熱部件HSl覆蓋布線板IP的除了放置有第一半導(dǎo)體芯片SCl及其周圍和流入?yún)^(qū)域IFA的區(qū)域。如果對齊標(biāo)記形成在布線板IP上，則散熱部件HSl不覆蓋該對齊標(biāo)記。此外，散熱部件HSl至少與第二半導(dǎo)體芯片SC2的彼此相對的兩個邊重疊。因此，第二半導(dǎo)體芯片SC2的四個角與散熱部件HSl重疊。
[0138]另選地，散熱部件HSl可設(shè)置成沒有流入?yún)^(qū)域IFA而包圍第一半導(dǎo)體芯片SCl的所有四個邊。
[0139]圖20A到20E是敘述用于制造圖18和圖19中所示的半導(dǎo)體器件SD的方法的剖視圖。用于制造根據(jù)第二實施例的半導(dǎo)體器件SD的方法大致與第一實施例相同。
[0140]首先，如圖20A所示，外部連接端子SB和散熱部件HSl附接到布線板IP。
[0141]然后，如圖20B所示，第一半導(dǎo)體芯片SCl被安裝在布線板IP上，然后施加密封樹脂UFR1。接著，如圖20C所示，施加密封樹脂UFR2。例如，通過滴下樹脂來施加密封樹脂UFR2。
[0142]然后，如圖20D所示，第二半導(dǎo)體芯片SC2的堆疊被安裝在第一半導(dǎo)體芯片SCl上。此時，第二半導(dǎo)體芯片SC2比第一半導(dǎo)體芯片SCl延伸出更多的部分被部分地放置于散熱部件HSl上。
[0143]接著，如圖20E所示，施加密封樹脂MDRl。然后，執(zhí)行切割以獲得半導(dǎo)體器件SD。
[0144]接著，將對第二實施例的作用和效果進(jìn)行描述。在本實施例中，第二半導(dǎo)體芯片SC2被堆疊在第一半導(dǎo)體芯片SCl上。與第一半導(dǎo)體芯片SCl相比，所堆疊的第二半導(dǎo)體芯片SC2難以散熱。特別是，在較低的一側(cè)的第二半導(dǎo)體芯片SC2具有很差的散熱性能。為了提高性能，本實施例在布線板IP上設(shè)置了散熱部件HSl。散熱部件HSl具有與第二半導(dǎo)體芯片SC2重疊的部分和不與第二半導(dǎo)體芯片SC2重疊的部分。因此，第二半導(dǎo)體芯片SC2產(chǎn)生的熱量通過散熱部件HSl消散。這增加了第二半導(dǎo)體芯片SC2的散熱性能。
[0145]特別是在本實施例中，散熱部件HSl的外端表面與密封樹脂MDRl的側(cè)表面齊平。換句話說，散熱部件HSl的外端表面從密封樹脂MDRl的側(cè)表面露出。已轉(zhuǎn)移到散熱部件HSl的熱量被有效地從暴露出的外端表面排出到外面。因此，第二半導(dǎo)體芯片SC2的散熱性能進(jìn)一步加強。
[0146]此外，在平面圖中，散熱部件HSl的不與第二半導(dǎo)體芯片SC2重疊的區(qū)域至少與一個外部連接端子SB重疊。這種布局使得通過散熱部件HSl轉(zhuǎn)移的熱量更容易地通過布線板IP和外部連接端子SB被消散到外面。當(dāng)散熱部件HSl在平面圖中與布線板IP的貫通孔重疊時，這種效果得到顯著加強。
[0147]散熱部件HSl的側(cè)表面可以向上逐漸變小，以便減少散熱部件HSl的面積。這減少了在密封樹脂UFRl、UFR2中空隙的產(chǎn)生。
[0148]此外，使用具有比密封樹脂UFRl更高的熱導(dǎo)率的密封樹脂UFR2能夠?qū)崿F(xiàn)來自第二半導(dǎo)體芯片SC2的更多的散熱。在這種情況下，優(yōu)選包含在密封樹脂UFR2中的填料的直徑比包含在密封樹脂MDRl中的填料的直徑更小。填料的直徑是根據(jù)例如橫截面上的平均顆粒的直徑來定義的。此外，優(yōu)選密封樹脂UFR2比密封樹脂UFRl包含更高比率的填料。填料的組成比率是根據(jù)例如橫截面上的填料的面積比率來定義的。
[0149]<第二實施例的第一修改例>
[0150]圖21是示出了根據(jù)第一修改例的半導(dǎo)體器件SD的配置的剖視圖。除了以下描述之外，根據(jù)本修改例的半導(dǎo)體器件SD具有與第二實施例的半導(dǎo)體器件SD相同的配置。
[0151]第一個區(qū)別是:如沿著短邊SID12和長邊SIDll所述的橫截面中的任意一個上所觀察到的那樣，直通硅通孔區(qū)域TSVAl偏離于第一半導(dǎo)體芯片SCl的中心。直通硅通孔區(qū)域TSVAl與第二半導(dǎo)體芯片SC2的中心和布線板IP的中心對齊。理所當(dāng)然地，第二半導(dǎo)體芯片SC2的中心偏離于第一半導(dǎo)體芯片SCl的中心。在平面圖中，第二半導(dǎo)體芯片SC2的任何一邊都位于第一半導(dǎo)體芯片SCl上。
[0152]第一修改例也能提供與第二實施例相同的效果。由于第二半導(dǎo)體芯片SC2的中心偏離于第一半導(dǎo)體芯片SCl的中心,第二半導(dǎo)體芯片SC2可以具有不與第一半導(dǎo)體芯片SCl重疊的相對大的面積。因此，在第二半導(dǎo)體芯片SC2的面對散熱部件HSl的區(qū)域可以做得更大。
[0153]<第二實施例的第二修改例>
[0154]圖22是示出了根據(jù)第二修改例的半導(dǎo)體器件的配置的剖視圖。除了以下描述之夕卜，根據(jù)本修改例的半導(dǎo)體器件SD具有與根據(jù)第二實施例或第二實施例的第一修改例相同的配置。
[0155]第一個區(qū)別是半導(dǎo)體器件SD不具有密封樹脂UFR2。相反地，密封樹脂MDRl填滿了由第二半導(dǎo)體芯片SC2、布線板IP和散熱部件HSl包圍的空間。
[0156]第二修改例也能提供與第二實施例或第一修改例相同的效果。
[0157]<第二實施例的第三修改例>
[0158]根據(jù)第三修改例的半導(dǎo)體器件SD具有與根據(jù)第二實施例以及第二實施例的第一修改例和第二修改例中的任意一個相同的配置，除了密封樹脂UFRl的端部不形成圓角之夕卜。為了省掉圓角，例如，密封樹脂UFRl是由DAF組成的。
[0159]第三修改例也能提供與第二實施例或第一修改例相同的效果。
[0160]<第二實施例的第四修改例>
[0161]圖23是示出根據(jù)第四修改例的半導(dǎo)體器件SD的配置的平面圖。圖24是示出根據(jù)該修改例的半導(dǎo)體器件SD的剖視圖。圖24對應(yīng)于沿著圖23中的C-C’所取的剖視圖。除了以下描述之外，根據(jù)第四修改例的半導(dǎo)體器件SD具有與根據(jù)第二實施例以及第一修改例到第三修改例中的任意一個相同的配置。
[0162]第一個區(qū)別是半導(dǎo)體器件SD不具有密封樹脂MDR1，但作為代替，具有散熱部件LID0散熱部件LID是板狀部件并且在中心部分與最上面的第二半導(dǎo)體芯片SC21的背表面SFC22接觸。此外，散熱部件LID具有一個彎曲的邊緣以便與第二半導(dǎo)體芯片SC2的側(cè)表面相對，并且被附接到散熱部件HS1。散熱部件LID的附接到散熱部件HSl的部分沿著散熱部件HSl的表面彎曲。
[0163]用于制造根據(jù)本實施例的半導(dǎo)體器件SD的方法與根據(jù)第二實施例的相同，不同之處在于本方法包括附接散熱部件LID的步驟而不是施加密封樹脂MDRl的步驟。散熱部件LID附連到被切割了的半導(dǎo)體器件SD。
[0164]采用散熱部件HSl的第四修改例能夠提供與第二實施例以及第一修改例到第三修改例中的任意一個相同的效果。此外，由于最上面的第二半導(dǎo)體芯片SC21與散熱部件LID接觸，第二半導(dǎo)體芯片SC21中產(chǎn)生的熱量逃逸到散熱部件LID。這可以提高第二半導(dǎo)體芯片SC2的散熱性能。
[0165]在本修改例中，由于散熱部件LID的邊緣附接到散熱部件HS1，轉(zhuǎn)移到散熱部件HSl的熱量也從散熱元件LID被排出。因此，第二半導(dǎo)體芯片SC2的散熱性能進(jìn)一步加強。
[0166]〈第三實施例〉
[0167]圖25是示出了根據(jù)第三實施例的電子設(shè)備ED的平面圖。如25圖所示的電子設(shè)備ED25是便攜式電子設(shè)備,諸如便攜式通信終端、便攜式電子游戲機(jī)(video game console)和便攜式個人計算機(jī)，并且包括半導(dǎo)體器件SD。電子設(shè)備ED還包括顯示器DIS。顯示器DIS通過使用半導(dǎo)體器件SD控制。
[0168]圖26是示出了該電子設(shè)備ED的功能配置的框圖。如圖26所示的例子中，第二半導(dǎo)體芯片SC2是存儲芯片。第一半導(dǎo)體芯片SCl使用第二半導(dǎo)體芯片SC2來控制電子設(shè)備ED0第一半導(dǎo)體芯片SCl的第一電路形成區(qū)域LGCl是核心CPU (中央處理單元)，并且第一半導(dǎo)體芯片SCl的第二電路形成區(qū)域LGC2是GPU(圖形處理單元)。第一半導(dǎo)體芯片SCl還包括多個電路區(qū)域LGC3、LGC4(例如，調(diào)制解調(diào)器電路、語音處理電路等等)。電子設(shè)備ED還包括非易失性存儲器(NVM)。
[0169]第一半導(dǎo)體芯片SCl與通信單元(有線或無線)、用于無線標(biāo)記(wireless tag)的通信接口(例如RFIC)、模擬-數(shù)字轉(zhuǎn)換器、數(shù)字-模擬轉(zhuǎn)換器、電源控制器、SM卡、圖像攝像(image pickup)單元、存儲卡、用戶輸入單元(例如鍵盤)、USB通信單元、以及NVM進(jìn)行通信。
[0170]本領(lǐng)域技術(shù)人員應(yīng)當(dāng)進(jìn)一步理解，雖然根據(jù)本發(fā)明的實施例進(jìn)行了前面的描述，但本發(fā)明不限于此，并且可以在不脫離本發(fā)明的精神和所附權(quán)利要求書的范圍內(nèi)進(jìn)行改變和修改。
[0171]其中上述第二實施例及其修改例公開了以下發(fā)明。
[0172](補充說明I)
[0173]半導(dǎo)體器件包括:布線板；第一半導(dǎo)體芯片，安裝在布線板的第一表面上，并且該第一半導(dǎo)體芯片是在平面圖中為長方形；第二半導(dǎo)體芯片，設(shè)置在第一半導(dǎo)體芯片上。其中在平面圖中，至少第二半導(dǎo)體芯片的一部分比第一半導(dǎo)體芯片延伸出更多，金屬板設(shè)置在第二半導(dǎo)體芯片比第一半導(dǎo)體芯片延伸出更多的部分與布線板之間，并且在平面圖中，金屬板的一部分比第二半導(dǎo)體芯片延伸出更多。
[0174](補充說明2)
[0175]在補充說明I記載的半導(dǎo)體器件還包括密封樹脂，該密封樹脂被設(shè)置在布線板的第一表面上，以密封第一半導(dǎo)體芯片和第二半導(dǎo)體芯片，其中金屬板被從密封樹脂的側(cè)表面露出。
【權(quán)利要求】
1.一種半導(dǎo)體器件，其特征在于，包括: 布線板； 第一半導(dǎo)體芯片，安裝在所述布線板的第一表面上，并且該第一半導(dǎo)體芯片在平面圖中是長方形；以及 第二半導(dǎo)體芯片，設(shè)置在所述第一半導(dǎo)體芯片上， 其中，所述第一半導(dǎo)體芯片具有面對所述第一表面的元件形成表面，并且具有多個第一直通硅通孔， 其中，所述第二半導(dǎo)體芯片被電耦接到所述第一半導(dǎo)體芯片的所述第一直通硅通孔，其中，當(dāng)與所述第一半導(dǎo)體芯片的長邊平行的方向被定義為行方向并且與所述第一半導(dǎo)體芯片的長邊垂直的方向被定義為列方向時，所述第一直通娃通孔的每一個被布置在網(wǎng)格點的任一個上，所述網(wǎng)格點被布置成m行和η列(m>n)，并且 其中，如沿著所述第一半導(dǎo)體芯片的短邊所取的橫截面上所觀察到的，通過耦接被布置在m行和η列中的最外面的網(wǎng)格點而定義的直通硅通孔區(qū)域的中心在第一方向上偏離于所述第一半導(dǎo)體芯片的短邊的中心。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 其中，所述第二半導(dǎo)體芯片被堆疊到彼此，并且 其中，所述第二半導(dǎo)體芯片具有多個第二直通硅通孔，并且通過所述第二直通硅通孔被耦接到彼此。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其特征在于， 其中，如在平面圖中所觀察到的，至少一些所述第二直通硅通孔與所述第一直通硅通孔中的任一個重疊。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 其中在沿著所述第一半導(dǎo)體芯片的短邊所取的橫截面上，所述第一半導(dǎo)體芯片的中心不與所述第二半導(dǎo)體芯片的中心對齊。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 其中所述第一半導(dǎo)體芯片包括多個連接端子，所述多個連接端子被設(shè)置在所述元件形成表面上并耦接到所述布線板， 其中所述第一半導(dǎo)體芯片包括電路形成區(qū)域，在所述電路形成區(qū)域中形成電路，并且其中在平面圖中，至少一些所述連接端子位于所述直通硅通孔區(qū)域與所述電路形成區(qū)域之間。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 其中所述第一半導(dǎo)體芯片包括多個連接端子，所述多個連接端子被設(shè)置在所述元件形成表面上，沿著基板的邊緣被布置，并被耦接到所述布線板，并且 其中，在與所述第一半導(dǎo)體芯片的短邊平行的方向上，在與所述直通硅通孔區(qū)域重疊的區(qū)域中的每單位長度的所述連接端子的數(shù)量少于在其他區(qū)域中的每單位長度的所述連接端子的數(shù)量。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 其中所述第二半導(dǎo)體芯片是存儲芯片， 其中所述第一半導(dǎo)體芯片在平面圖中與所述直通硅通孔重疊的區(qū)域和其周圍，包括控制所述第二半導(dǎo)體芯片的存儲器控制電路。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 其中，當(dāng)所述第一半導(dǎo)體芯片被在與所述直通硅通孔區(qū)域的長邊平行的方向上從所述直通硅通孔區(qū)域延伸的區(qū)域分成第一區(qū)域以及比所述第一區(qū)域小的第二區(qū)域時，所述第一半導(dǎo)體芯片在所述第一區(qū)域中具有與所述第二半導(dǎo)體芯片通信的第一邏輯電路。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 其中，如在平面圖中所觀察到的，所述第二半導(dǎo)體芯片比所述第一半導(dǎo)體芯片的兩個長邊延伸出更多，并且所述第二半導(dǎo)體芯片在第一方向上從其中一條長邊延伸的延伸量比從另一條長邊的延伸量大， 其中所述半導(dǎo)體器件包括: 第一密封樹脂，密封所述第一半導(dǎo)體芯片和所述布線板之間的空間；以及第二密封樹脂，密封所述第二半導(dǎo)體芯片和所述布線板之間的空間，并且其中，如在平面圖中所觀察到的，所述第一密封樹脂比所述第一半導(dǎo)體芯片的兩個長邊延伸出更多，并且所述第一密封樹脂在第一方向上從其中一條長邊延伸的延伸量比從另一條長邊的延伸量大。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 其中所述直通硅通孔區(qū)域的長邊的長度是所述直通硅通孔區(qū)域短邊的長度的十倍或者更多倍。
11.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 其中所述第一半導(dǎo)體芯片包括在沿著所述第一半導(dǎo)體芯片的短邊的方向上布置的所述直通硅通孔區(qū)域，并且 其中，沿著所述第一半導(dǎo)體芯片的短邊所取的橫截面上，各個所述直通硅通孔區(qū)域的中心在所述第一方向上偏離于所述第一半導(dǎo)體芯片的的短邊的中心。
12.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 其中，在沿著所述第一半導(dǎo)體芯片的短邊所取的橫截面上，所述布線板的中心與所述直通硅通孔區(qū)域?qū)R。
13.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 其中，在沿著所述第一半導(dǎo)體芯片的短邊所取的橫截面上，所述布線板的中心與所述第二半導(dǎo)體芯片的中心對齊。
【文檔編號】H01L25/065GK104241257SQ201410247229
【公開日】2014年12月24日 申請日期:2014年6月6日 優(yōu)先權(quán)日:2013年6月6日
【發(fā)明者】山道新太郎, 岡本學(xué), 本多廣一 申請人:瑞薩電子株式會社