一種具有高維持電壓內嵌gdpmos的scr器件的制作方法
【專利摘要】一種具有高維持電壓內嵌GDPMOS的SCR器件，可用于高壓片上IC的ESD保護電路。主要由P襯底、N阱、P阱、第一N+注入區(qū)、第一P+注入區(qū)、第二P+注入區(qū)、第二N+注入區(qū)、第三N+注入區(qū)、第三P+注入區(qū)、金屬陽極、金屬陰極、多晶硅柵、薄柵氧化層和若干場氧隔離區(qū)構成。該具有高維持電壓內嵌GDPMOS的SCR器件在高壓ESD脈沖作用下，一方面由第一P+注入區(qū)、N阱、第二N+注入區(qū)、P阱、第三N+注入區(qū)形成寄生SCR電流泄放路徑，提高器件的失效電流、增強器件的ESD魯棒性；另一方面利用第一P+注入區(qū)、多晶硅柵、薄柵氧化層與第二P+注入區(qū)形成的PMOS管，通過柵極接高電位形成GDPMOS管，以抑制SCR器件發(fā)生強回滯，提高器件的維持電壓，增強器件的抗閂鎖能力。
【專利說明】—種具有高維持電壓內嵌GDPMOS的SCR器件
【技術領域】
[0001]本發(fā)明屬于集成電路的靜電放電保護領域，涉及一種ESD保護器件，具體涉及一種具有高維持電壓的SCR結構的ESD保護器件，可用于提高片上IC高壓ESD保護的可靠性。
【背景技術】
[0002]隨著集成技術的快速發(fā)展，電子產品日益小型化，在提高集成結構性能和集成度的同時，集成電路的內部結構在ESD沖擊來臨時更容易損壞，由ESD帶來的可靠性問題越來越引起人們的重視。據有關引起集成電路產品失效的多種因素調研后發(fā)現:每年半導體工業(yè)因為ESD造成的經濟損失高達數十億美元。因此，為了削減因集成電路可靠性引起的高額經濟損失，最為有效的方法是對集成電路的各個輸出、輸入端口設計相應的高效能比的ESD保護器件。
[0003]針對常規(guī)低壓工藝的ESD保護措施相對較為成熟，常用的ESD保護器件結構有二極管、雙極型晶體管、柵極接地NMOS管以及SCR器件等。SCR因具有較高的品質因子被認為是ESD保護效率最高的器件，但是其維持電壓相對較低，難以滿足集成電路對ESD保護器件的諸多要求=ESD保護器件既要能通過IEC6001-4-2的ESD魯棒性檢測標準，又要同時保證維持電壓要高于被保護電路的工作電壓(避免發(fā)生ESD-1nduced latch up)。現有的SCR器件在有限的版圖面積內難以實現高維持電壓特性。本文針對現有的SCR結構的ESD保護技術難題，提出了一種具有高維持電壓、強魯棒性、能夠滿足不同ESD設計窗口要求的技術方案，它一方面由于具有寄生SCR結構的電流泄放路徑，可提高器件在有限版圖面積下的電流泄放效率，增強器件的ESD魯棒性，另一方面在ESD保護中通過內嵌的GDPMOS管結構，能有效提高器件的維持電壓避免器件進入閂鎖狀態(tài)。
【發(fā)明內容】
[0004]針對現有的SCR結構的ESD保護器件中普遍存在的抗閂鎖能力不足等問題，本發(fā)明實例設計了一種具有高維持電壓的新的SCR結構的ESD保護器件，既充分利用了 SCR器件強魯棒性的特點，又利用了在器件中通過P+、多晶硅柵和多晶硅柵所覆蓋的薄柵氧化層的版圖層次的增加，使器件構成內嵌GDPMOS結構，在ESD脈沖作用下，通過綜合權衡及合理控制PMOS管的溝道長度的版圖參數，可得到低觸發(fā)、高維持電壓、強魯棒性的可適用于高壓IC電路中的ESD保護器件。
[0005]本發(fā)明通過以下技術方案實現:
[0006]一種具有高維持電壓內嵌⑶PMOS的SCR器件，其包括具有SCR結構的ESD電流泄放路徑和可以有效鉗制SCR強回滯的內嵌GDPMOS管結構，以增強器件的ESD魯棒性并提高維持電壓。其特征在于:主要由P襯底、N阱、P阱、第一 N+注入區(qū)、第一 P+注入區(qū)、第二 P+注入區(qū)、第二 N+注入區(qū)、第三N+注入區(qū)、第三P+注入區(qū)、第一場氧隔離區(qū)、第二場氧隔離區(qū)、第三場氧隔離區(qū)、第四場氧隔離區(qū)、第五場氧隔離區(qū)和多晶硅柵及其覆蓋的薄柵氧化層構成；
[0007]在所述P襯底的表面區(qū)域內從左到右依次設有所述N阱和所述P阱；
[0008]在所述N阱的表面區(qū)域從左到右依次設有所述第一場氧隔離區(qū)、所述第一 N+注入區(qū)、所述第二場氧隔離區(qū)、所述第一 P+注入區(qū)、所述第二 P+注入區(qū)，所述第一 P+注入區(qū)和所述第二 P+注入區(qū)之間設有所述多晶硅柵及其覆蓋的所述薄柵氧化層；
[0009]所述第一場氧隔離區(qū)(的左側和所述N阱(的左側邊緣相連，所述第一場氧隔離區(qū)(的右側與所述第一 N+注入區(qū)的左側相連，所述第一 N+注入區(qū)的右側與所述第而場氧隔離區(qū)的左側相連，所述第二場氧隔離區(qū)的右側與所述第一 P+注入區(qū)的左側相連，所述第一 P+注入區(qū)的右側與所述多晶硅柵及其覆蓋的所述薄柵氧化層的左側相連，所述多晶硅柵及其覆蓋的所述薄柵氧化層的右側與所述第二 P+注入區(qū)的左側相連，所述多晶硅柵及其覆蓋的所述薄柵氧化層的橫向長度必須滿足一定的范圍，以滿足不同維持電壓的ESD保護需求；
[0010]所述P阱的表面部分區(qū)域從左到右設有所述第三場氧隔離區(qū)、所述第三N+注入區(qū)、所述第四場氧隔離區(qū)、所述第三P+注入區(qū)和所述第五場氧隔離區(qū)；
[0011]所述第三場氧隔離區(qū)的右側與所述第三N+注入區(qū)的左側直接相連，所述第三N+注入區(qū)的右側與所述第四場氧隔離區(qū)的左側相連，所述第四場氧隔離區(qū)的右側與所述第三P+注入區(qū)的左側相連，所述第三P+注入區(qū)的右側與所述第五場氧隔離區(qū)的左側相連，所述第五場氧隔離區(qū)的右側與所述P阱的右側邊緣相連；
[0012]所述第二 N+注入區(qū)橫跨在所述N阱和所述P阱表面部分區(qū)域，所述第二 N+注入區(qū)的左側與所述第二 P+注入區(qū)的右側可以直接相連也可以保持某一定值的橫向間距，但是必須保證所述第二 N+注入區(qū)的右側與所述第三N+注入區(qū)的左側的橫向間隔長度必須控制在一定的數值范圍內，所述第二 N+注入區(qū)的右側與所述第三場氧隔離區(qū)的左側可以直接相連；
[0013]所述第一 N+注入區(qū)與第一金屬I相連接，所述第一 P+注入區(qū)與第二金屬I相連接，所述多晶硅柵與第三金屬I相連接，所述第一金屬1、所述第二金屬I和所述第三金屬I均與金屬2相連，并從所述金屬2引出一電極，用作器件的金屬陽極；
[0014]所述第二 P+注入區(qū)與第四金屬I相連接，所述第二 N+注入區(qū)與第五金屬I相連接，所述第四金屬I和所述第五金屬I均與第六金屬I相連；
[0015]所述第三N+注入區(qū)與第七金屬I相連，所述第三P+注入區(qū)與第八金屬I相連，所述第七金屬I和所述第八金屬I均與金屬2相連，并從所述金屬2引出一電極，用作器件的金屬陰極。
[0016]本發(fā)明的有益技術效果為:
[0017](I)本發(fā)明實例器件充分利用了 SCR器件高保護效率的特點，通過所述金屬陽極、所述第一 P+注入區(qū)、所述第一 N+注入區(qū)、所述第N阱、所述第二 N+注入區(qū)、所述P阱、所述第三N+注入區(qū)、所述第三P+注入區(qū)和所述金屬陰極構成一條SCR結構的ESD電流泄放路徑，以提高器件的二次失效電流。
[0018](2)本發(fā)明實例器件利用所述第二 N+注入區(qū)橫跨在所述N阱和所述P阱表面部分區(qū)域的設計，以降低器件的觸發(fā)電壓。
[0019](3)本發(fā)明實例利用所述第一P+注入區(qū)、所述第三P+注入區(qū)和所述多晶硅柵及其覆蓋的所述薄柵氧化層構成的內嵌GDPMOS管結構，以鉗制ESD保護器件的兩端電壓，實現有限的版圖面積下獲得高維持電壓的設計目標，同時，本發(fā)明實例器件還能通過調節(jié)某關鍵版圖特征參數調整維持電壓值，使器件能應用于不同工作電壓的集成電路產品中。
【專利附圖】
【附圖說明】
[0020]圖1是本發(fā)明實施例的內部結構剖面示意圖；
[0021]圖2是本發(fā)明實例用于高壓ESD保護的電路連接圖；
[0022]圖3是本發(fā)明實例器件的ESD脈沖作用下的等效電路。
【具體實施方式】
[0023]下面結合附圖和【具體實施方式】對本發(fā)明作進一步詳細的說明:
[0024]本發(fā)明實例設計了一種具有高維持電壓內嵌GDPMOS的SCR器件，既充分利用了SCR器件低導通電阻、大電流泄放能力的特點。又利用通過增加版圖結構設計，在器件的陽極端形成內嵌⑶PMOS結構，可以增大器件的維持電壓，通過調整關鍵的版圖尺寸使器件滿足于不同需求的集成電路產品中，避免發(fā)生閂鎖效應。
[0025]如圖1所示的本發(fā)明實例器件內部結構的剖面圖，具體為一種具有高維持電壓內嵌GDPMOS的SCR器件，具有內嵌GDPMOS結構的SCR電流泄放路徑，以增強器件的ESD魯棒性和提高維持電壓。其特征在于:包括P襯底101、N阱102、P阱103、N阱104、第一 N+注入區(qū)110、第一 P+注入區(qū)111、第二 P+注入區(qū)112、第二 N+注入區(qū)113、第三N+注入區(qū)114、第三P+注入區(qū)115、第一場氧隔離區(qū)130、第二場氧隔離區(qū)131、第三場氧隔離區(qū)132、第四場氧隔離區(qū)133、第五場氧隔離區(qū)134和多晶硅柵116及其覆蓋的薄柵氧化層117。
[0026]在所述P襯底101的表面區(qū)域內從左到右依次設有所述N阱102和所述P阱103。
[0027]在所述N阱102的表面區(qū)域從左到右依次設有第一場氧隔離區(qū)130、所述第一 N+注入區(qū)110、第二場氧隔離區(qū)131、所述第一 P+注入區(qū)111、所述第二 P+注入區(qū)112，所述第一 P+注入區(qū)111和所述第二 P+注入區(qū)112之間設有所述多晶硅柵117及其覆蓋的所述薄柵氧化層116。
[0028]所述第一場氧隔離區(qū)130的左側和所述N阱102的左側邊緣相連，所述第一場氧隔離區(qū)130的右側與所述第一 N+注入區(qū)110的左側相連，所述第一 N+注入區(qū)110的右側與所述第而場氧隔離區(qū)131的左側相連，所述第二場氧隔離區(qū)131的右側與所述第一 P+注入區(qū)111的左側相連，所述第一 P+注入區(qū)111的右側與所述多晶硅柵117及其覆蓋的所述薄柵氧化層116的左側相連，所述多晶硅柵117及其覆蓋的所述薄柵氧化層116的右側與所述第二 P+注入區(qū)112的左側相連，以實現由所述第一 P+注入區(qū)111、所述多晶硅柵117及其所述覆蓋的所述薄柵氧化層116和所述第二 P+注入區(qū)112形成內嵌⑶PMOS管結構，提高器件的維持電壓。同時，所述多晶硅柵116及其覆蓋的所述薄柵氧化層117的橫向長度必須滿足一定的范圍，以滿足不同維持電壓的ESD保護需求。
[0029]所述P阱103的表面部分區(qū)域從左到右依次設有所述第三場氧隔離區(qū)132、所述第三N+注入區(qū)114、所述第四場氧隔離區(qū)133、所述第三P+注入區(qū)115和所述第五場氧隔離區(qū) 134。
[0030]所述第三場氧隔離區(qū)132的右側與所述第三N+注入區(qū)114的左側直接相連，所述第三N+注入區(qū)114的右側與所述第四場氧隔離區(qū)133的左側相連，所述第四場氧隔離區(qū)133的右側與所述第三P+注入區(qū)115的左側相連，所述第三P+注入區(qū)115的右側與所述第五場氧隔離區(qū)134的左側相連，所述第五場氧隔離區(qū)134的右側與所述P阱103的右側邊緣相連。
[0031]所述第二 N+注入區(qū)113橫跨在所述N阱102和所述P阱103表面部分區(qū)域，所述第二 N+注入區(qū)113的左側與所述第二 P+注入區(qū)112的右側可以直接相連也可以保持某一定值的橫向間距，但是必須保證所述第二N+注入區(qū)113的右側與所述第三N+注入區(qū)114的左側的橫向間隔長度必須控制在一定的數值范圍內，以保證在ESD應力作用下寄生SCR結構開啟，所述第二 N+注入區(qū)113的右側與所述第三場氧隔離區(qū)132的左側可以直接相連。
[0032]如圖2所示，所述第一 N+注入區(qū)110與第一金屬I 118相連接，所述第一 P+注入區(qū)111與第二金屬I 119相連接，所述多晶硅柵117與第三金屬I 120相連接，所述第一金屬I 118、所述第二金屬I 119和所述第三金屬I 120均與金屬2 126相連,并從所述金屬2 126引出一電極127，用作器件的金屬陽極，接ESD脈沖的高電位。
[0033]所述第三N+注入區(qū)114與第七金屬I 124相連，所述第三P+注入區(qū)115與第八金屬I 125相連,所述第七金屬I 124和所述第八金屬I 125均與金屬2 128相連,并從所述金屬2 128引出一電極129，用作器件的金屬陰極，接ESD脈沖的低電位。
[0034]所述第二 P+注入區(qū)112與第四金屬1121相連接，所述第二 N+注入區(qū)113與第五金屬I 122相連接,所述第四金屬I 121和所述第五金屬I 122均與第六金屬I 123相連，以實現由所述金屬陽極、所述第一 P+注入區(qū)111、所述第一 N+注入區(qū)110、所述第N阱102、所述第二 N+注入區(qū)113、所述P阱103、所述第三N+注入區(qū)114、所述第三P+注入區(qū)115和所述金屬陰極構成的SCR結構的ESD電流泄放路徑開啟的同時由所述第一 P+注入區(qū)111、所述多晶硅柵117及其所述覆蓋的所述薄柵氧化層116和所述第二 P+注入區(qū)112形成內嵌GDPMOS管開啟，有效鉗制器件兩端電壓，提高維持電壓。
[0035]通過拉長或縮短所述多晶硅柵117及其所述覆蓋的所述薄柵氧化層116的橫向長度，可增大或減小由所述第一 P+注入區(qū)111、所述多晶硅柵117及其所述覆蓋的所述薄柵氧化層116和所述第二 P+注入區(qū)112形成內嵌GDPMOS管的溝道長度，改變器件的維持電壓值。
[0036]如圖3所示，當ESD脈沖作用于本發(fā)明實例器件時，所述金屬陽極接ESD脈沖高電位，所述金屬陰極接ESD脈沖低電位，當所述P+注入區(qū)115、所述P阱103上的電阻R2上的電位上升至0.7V時，寄生NPN管T2的發(fā)射極正偏，隨著ESD脈沖進一步增大，所述第二N+注入區(qū)113與所述P阱103形成的反偏PN結內的雪崩倍增效應不斷增強，并導致空間電荷區(qū)內的少數載流子的濃度遠超過多數載流子時，所述N阱102、所述第一 N+注入區(qū)110上的電阻Rl上的電位上升至0.7V時，寄生PNP管Tl和寄生PNP管T3同時觸發(fā)開啟，由所述第一 P+注入區(qū)111、所述第一 N+注入區(qū)110、所述第N阱102、所述第二 N+注入區(qū)113、所述P阱103、所述第三N+注入區(qū)114、所述第三P+注入區(qū)115構成的寄生SCR結構泄放ESD電流。并且由所述第一 P+注入區(qū)111、所述N阱102和所述第二 P+注入區(qū)112形成的PNP結構，用于鉗制器件兩端的電壓值，有效提高維持電壓，防止器件進入閂鎖狀態(tài)。
[0037]最后說明的是，以上實施例僅用以說明本發(fā)明的技術方案而非限制，盡管參照較佳實施例對本發(fā)明進行了詳細說明，本領域的普通技術人員應當理解，可以對本發(fā)明的技術方案進行修改或者等同替換，而不脫離本發(fā)明技術方案的宗旨和范圍，其均應涵蓋在本發(fā)明的權利要求范圍當中。
【權利要求】
1.一種具有高維持電壓內嵌⑶PMOS的SCR器件，其包括具有內嵌柵接高電位的P溝道MOS(GDPMOS)結構和大電流泄放能力的SCR結構，以抑制器件觸發(fā)開啟后發(fā)生強回滯，增強ESD魯棒性，提高器件的維持電壓，其特征在于:主要由P襯底(101)、N阱(102)、P阱(103)、N阱(104)、第一 N+注入區(qū)(110)、第一 P+注入區(qū)(111)、第二 P+注入區(qū)(112)、第二 N+注入區(qū)(113)、第三N+注入區(qū)(114)、第三P+注入區(qū)(115)、第一場氧隔離區(qū)(130)、第二場氧隔離區(qū)(131)、第三場氧隔離區(qū)(132)、第四場氧隔離區(qū)(133)、第五場氧隔離區(qū)(134)和多晶硅柵(116)及其覆蓋的薄柵氧化層(117)構成； 在所述P襯底(101)的表面區(qū)域內從左到右依次設有所述N阱(102)和所述P阱(103)； 在所述N阱(102)的表面區(qū)域從左到右依次設有所述第一場氧隔離區(qū)(130)、所述第一N+注入區(qū)(110)、所述第二場氧隔離區(qū)(131)、所述第一 P+注入區(qū)(111)、所述第二 P+注入區(qū)(112)，所述第一 P+注入區(qū)(111)和所述第二 P+注入區(qū)(112)之間設有所述多晶硅柵(117)及其覆蓋的所述薄柵氧化層(116)； 所述第一場氧隔離區(qū)(130)的左側和所述N阱(102)的左側邊緣相連，所述第一場氧隔離區(qū)(130)的右側與所述第一N+注入區(qū)(110)的左側相連，所述第一N+注入區(qū)(110)的右側與所述第而場氧隔離區(qū)(131)的左側相連，所述第二場氧隔離區(qū)(131)的右側與所述第一 P+注入區(qū)(111)的左側相連，所述第一 P+注入區(qū)(111)的右側與所述多晶硅柵(117)及其覆蓋的所述薄柵氧化層(116)的左側相連，所述多晶硅柵(117)及其覆蓋的所述薄柵氧化層(116)的右側與所述第二 P+注入區(qū)(112)的左側相連，所述多晶硅柵(116)及其覆蓋的所述薄柵氧化層(117)的橫向長度必須滿足一定的范圍，以滿足不同維持電壓的ESD保護需求； 所述P阱(103)的表面部分區(qū)域從左到右設有所述第三場氧隔離區(qū)(132)、所述第三N+注入區(qū)(114)、所述第四場氧隔離區(qū)(133)、所述第三P+注入區(qū)(115)和所述第五場氧隔離區(qū)(134)； 所述第三場氧隔離區(qū)(132)的右側與所述第三N+注入區(qū)(114)的左側直接相連，所述第三N+注入區(qū)(114)的右側與所述第四場氧隔離區(qū)(133)的左側相連，所述第四場氧隔離區(qū)(133)的右側與所述第三P+注入區(qū)(115)的左側相連，所述第三P+注入區(qū)(115)的右側與所述第五場氧隔離區(qū)(134)的左側相連，所述第五場氧隔離區(qū)(134)的右側與所述P阱(103)的右側邊緣相連； 所述第二N+注入區(qū)(113)橫跨在所述N阱(102)和所述P阱(103)表面部分區(qū)域，所述第二 N+注入區(qū)(113)的左側與所述第二 P+注入區(qū)(112)的右側可以直接相連也可以保持某一定值的橫向間距，但是必須保證所述第二 N+注入區(qū)(113)的右側與所述第三N+注入區(qū)(114)的左側的橫向間隔長度必須控制在一定的數值范圍內，所述第二 N+注入區(qū)(113)的右側與所述第三場氧隔離區(qū)(132)的左側可以直接相連； 所述第一 N+注入區(qū)(110)與第一金屬1(118)相連接，所述第一 P+注入區(qū)(111)與第二金屬1(119)相連接，所述多晶硅柵(117)與第三金屬1(120)相連接，所述第一金屬I (118)、所述第二金屬1(119)和所述第三金屬1(120)均與金屬2(126)相連，并從所述金屬2(126)引出一電極(127)，用作器件的金屬陽極； 所述第二 P+注入區(qū)(112)與第四金屬1(121)相連接，所述第二 N+注入區(qū)(113)與第五金屬I (122)相連接,所述第四金屬I (121)和所述第五金屬I (122)均與第六金屬I (123)相連； 所述第三N+注入區(qū)(114)與第七金屬1(124)相連，所述第三P+注入區(qū)(115)與第八金屬I (125)相連,所述第七金屬I (124)和所述第八金屬I (125)均與金屬2 (128)相連,并從所述金屬2(128)引出一電極(129)，用作器件的金屬陰極。
2.如權利要求1所述的一種具有高維持電壓內嵌GDPMOS的SCR器件，其特征在于:所述第一P+(lll)、所述第二P+(112)、所述多晶硅柵(117)及其覆蓋的所述薄柵氧化層(116)構成的內嵌GDPMOS管結構，所述第一 P+(lll)和所述多晶硅柵(117)與陽極相連，以有效抑制SCR器件發(fā)生強回滯，提高器件的維持電壓。
3.如權利要求1所述的一種具有高維持電壓內嵌GDPMOS的SCR器件，其特征在于:所述多晶硅柵(117)及其覆蓋的所述薄柵氧化層(116)的橫向長度必須滿足一定的范圍，以滿足不同維持電壓的ESD保護需求，所述第二 P+注入區(qū)(112)和所述第二 N+注入區(qū)(113)必須通過金屬連接，以滿足內嵌⑶PMOS管開啟需求。
【文檔編號】H01L29/74GK104241277SQ201410521878
【公開日】2014年12月24日 申請日期:2014年9月28日 優(yōu)先權日:2014年9月28日
【發(fā)明者】顧曉峰, 畢秀文, 梁海蓮, 黃龍 申請人:江南大學