基于雙柵極結(jié)構(gòu)的低溫多晶硅薄膜晶體管及其制備方法
【專利摘要】本發(fā)明公開了一種基于雙柵極結(jié)構(gòu)的低溫多晶硅薄膜晶體管，以及一種形成雙柵極結(jié)構(gòu)的低溫多晶硅薄膜晶體管的制備方法，包括:一基板；至少一圖案化非晶硅層位于所述基板上的一阻隔層內(nèi)，所述至少一圖案化非晶硅層構(gòu)成一底柵極；一N型金屬氧化半導(dǎo)體，位于所述阻隔層上；以及一P型金屬氧化半導(dǎo)體，位于所述阻隔層上；其中，所述N型金屬氧化半導(dǎo)體成一圖案化柵極電極層與所述至少一圖案化非晶硅層形成的所述底柵極結(jié)合成雙柵極結(jié)構(gòu)，使電流-電壓特性更加穩(wěn)定，導(dǎo)通電流明顯改善，驅(qū)動能力增加，降低功耗，提高產(chǎn)品良率。
【專利說明】基于雙柵極結(jié)構(gòu)的低溫多晶硅薄膜晶體管及其制備方法
【【技術(shù)領(lǐng)域】】
[0001]本發(fā)明涉及液晶生產(chǎn)【技術(shù)領(lǐng)域】,特別涉及一種基于雙柵極(dual gate)結(jié)構(gòu)的低溫多晶硅薄膜晶體管(LTPS TFT)及其制備方法。
【【背景技術(shù)】】
[0002]低溫多晶硅薄膜晶體管(LTPS TFT)技術(shù)已日漸成熟，其優(yōu)點在于相比于非晶硅(Amorphous silicon, a-si)和氧化(oxide),有更高的載流子遷移率,能夠增強(qiáng)顯示器的驅(qū)動能力，降低功耗。低溫多晶硅薄膜晶體管(LTPS TFT)制程還可以做成互補(bǔ)金屬氧化物半導(dǎo)體(Complementary Metal Oxide Semicondutor, CMOS)電路，將 CMOS 結(jié)構(gòu)用到陣列柵極(gate driver on array,G0A)技術(shù)中，可以提高陣列柵極(GOA)電路可靠度。CMOS制程中N型金屬氧化半導(dǎo)體(NMOS)的輕摻雜漏極(lightly doped drain, LDD)的摻雜(doping),可以通過單獨一張光罩(mask)進(jìn)行；也可以通過柵極濕蝕刻(gate over wet etching)后，經(jīng)摻雜(doping)得到,后者可以省去一道光罩(mask),但是會有良率問題。
[0003]現(xiàn)在主流的低溫多晶硅薄膜晶體管(LTPS TFT)結(jié)構(gòu)為頂柵極結(jié)構(gòu)(top gatestructure)，在用做IXD顯示時，由于沒有遮光層，溝道會產(chǎn)生光漏電。
【
【發(fā)明內(nèi)容】
】
[0004]本發(fā)明的一個目的在于提供一種基于雙柵極結(jié)構(gòu)的低溫多晶硅薄膜晶體管及其方法，以解決現(xiàn)有技術(shù)中IXD顯示時，由于沒有遮光層(shileding layer)，溝道會產(chǎn)生光漏電的問題。
[0005]本發(fā)明是以圖案化柵極電極層作為頂柵極(top gate)并以圖案化非晶硅層作為底柵極(bottom gate),進(jìn)而形成一雙柵極(dual gate)連結(jié)結(jié)構(gòu)的低溫多晶娃薄膜晶體管(LTPS TFT)。
[0006]本發(fā)明的目的，是提供雙柵極結(jié)構(gòu)低溫多晶硅薄膜晶體管，具體使電流-電壓(1-V)特性更加穩(wěn)定，導(dǎo)通電流明顯改善，驅(qū)動能力增加，降低功耗，此外.本發(fā)明將原本柵極濕蝕刻(gate over wet etching)制程省略掉,提高產(chǎn)品良率。
[0007]為解決上述問題，本發(fā)明的一優(yōu)選實施例提供了本發(fā)明一實施例，為一種基于雙柵極結(jié)構(gòu)的低溫多晶硅薄膜晶體管，包括:一基板、至少一圖案化非晶硅層、一 N型金屬氧化半導(dǎo)體以及一 P型金屬氧化半導(dǎo)體。所述至少一圖案化非晶硅層，位于所述基板上的一阻隔層內(nèi)，所述至少一圖案化非晶硅層構(gòu)成一底柵極；所述N型金屬氧化半導(dǎo)體，位于所述阻隔層上；以及所述P型金屬氧化半導(dǎo)體，位于所述阻隔層上；其中，所述N型金屬氧化半導(dǎo)體具有一圖案化柵極電極層作為頂柵極來與所述至少一圖案化非晶硅層構(gòu)成的所述底柵極，結(jié)合成雙柵極結(jié)構(gòu)。
[0008]所述N型金屬氧化半導(dǎo)體,包括:一第一圖案化多晶娃層；兩【型層,所述兩N—型層的內(nèi)側(cè)各自接合于所述第一圖案化多晶硅層的兩外側(cè)；兩N+型層，所述兩N+型層各自接合于所述N—型層的兩外側(cè)；以及一柵極絕緣層，位于所述第一圖案化多晶硅層、所述兩N—型層、所述兩N+型層以及所述阻隔層上。
[0009]所述P型金屬氧化半導(dǎo)體，包括:一第二圖案化多晶硅層；兩？+型層，所述兩P+型層各自接合于所述第二圖案化多晶硅層的兩外側(cè)；以及所述柵極絕緣層，位于所述第二圖案化多晶硅層以及所述兩P+型層上。
[0010]所述柵極絕緣層絕緣分隔所述N型金屬氧化半導(dǎo)體的所述圖案化柵極電極層與所述第一圖案化多晶硅層，使所述第一圖案化多晶硅層形成一 N通道。
[0011]所述P型金屬氧化半導(dǎo)體具有一圖案化柵極電極層，以及所柵極絕緣層絕緣分隔所述P型金屬氧化半導(dǎo)體的所述圖案化柵極電極層與所述第二圖案化多晶硅層，使所述第二圖案化多晶硅層形成形成一 P通道。
[0012]本發(fā)明的基于雙柵極結(jié)構(gòu)的低溫多晶硅薄膜晶體管，還包括:一內(nèi)介電層，位于所述圖案化柵極電極層以及所述柵極絕緣層上；多個穿孔，穿設(shè)于所述內(nèi)介電層以及所述柵極絕緣層。數(shù)個圖案化源極/漏極電極，各自經(jīng)由所述穿孔，連結(jié)所述P型金屬氧化半導(dǎo)體的所述P+型層以及連結(jié)所述N型金屬氧化半導(dǎo)體的所述N+型層。所述圖案化柵極電極層由一第一金屬所構(gòu)成并具有一垂直延伸部，所述垂直延伸部經(jīng)由所述連接通道連結(jié)所述第一圖案化非晶硅層連結(jié)的所述N+型層，進(jìn)而形成雙柵極結(jié)構(gòu)的薄膜晶體管。
[0013]同樣地，為解決上述問題，本發(fā)明另一優(yōu)選實施例，提供了一種形成雙柵極結(jié)構(gòu)的低溫多晶硅薄膜晶體管的制備方法，包括:一基板上形成數(shù)個圖案化的非晶硅層；在所述圖案化非晶硅層上形成一阻隔層；在所述阻隔層上形成一第一圖案化多晶硅層以及第二圖案化多晶硅層；涂布一第一光阻層在所述第二圖案化多晶硅層上方及側(cè)邊；摻雜所述第一圖案化多晶硅層以形成N通道；去除所述第二圖案化多晶硅層上的所述第一光阻層；在已形成N通道的所述第一圖案化多晶硅層以及所述第二圖案化多晶硅層上形成一柵極絕緣層；在所述柵極絕緣層上形成一第二光阻層并對所述第二圖案化多晶硅層進(jìn)行P+型層摻雜；去除所述柵極絕緣層上的第二光阻層并在所述柵極絕緣層上涂布一第三光阻層；通過曝光顯影，移除一部分的所述第三光阻層、一部分的所述柵極絕緣層以及一部分的所述阻隔層以形成數(shù)個連接通道；通過所述數(shù)個連接通道，分別灰化所述圖案化非晶硅層的一裸露部分以及所述第一圖案化多晶硅層的一裸露部分，并進(jìn)行N+型層參雜；在所述柵極絕緣層上形成數(shù)個圖案化柵極電極層；以所述數(shù)個圖案化柵極電極層作為一第二遮光層，分別對所述第一圖案化多晶硅層以及所述第二圖案化多晶硅層進(jìn)行N—型層參雜，其中對應(yīng)所述第一圖案化多晶硅層的圖案化柵極電極層與所述圖案化非晶硅層的所述N+型層連結(jié)導(dǎo)通，形成雙柵極結(jié)構(gòu)；形成一內(nèi)介電層于所述數(shù)個圖案化柵極電極層、以及所述柵極絕緣層上；形成數(shù)個通過所述內(nèi)介電層以及所述柵極絕緣層的穿孔；以及經(jīng)由所述數(shù)個穿孔形成數(shù)個圖案化源極/漏極電極圖案，所述數(shù)個圖案化源極/漏極電極圖案分別連結(jié)所述第二圖案化多晶硅層的所述P+型層以形成P型金屬氧化半導(dǎo)體，以及連結(jié)所述第一圖案化多晶硅層的的所述N+型層以形成N型金屬氧化半導(dǎo)體。
[0014]本發(fā)明可應(yīng)用于各種技術(shù)的顯示器，在中小尺寸上的優(yōu)勢更加明顯，應(yīng)用方式是用雙柵極薄膜晶體管(dual gate TFT)制程，代替?zhèn)鹘y(tǒng)的多晶硅薄膜晶體管(poly-si TFT制程)，充電能力增強(qiáng)，使得器件的體積可以做到更小，增加像素開口率。該制程做成CMOS電路，應(yīng)用在陣列柵極(GOA)技術(shù)上,相較于非晶娃(Amorphous silicon, a_si)制程陣列柵極(GOA)電路的，可以優(yōu)化電路設(shè)計同時增加電路的可靠性。
[0015]為讓本發(fā)明的上述內(nèi)容能更明顯易懂，下文特舉優(yōu)選實施例，并配合所附圖式，作詳細(xì)說明如下:
【【專利附圖】

【附圖說明】】
[0016]圖1為本實施例沉積一非晶硅層在陣列基板上示意圖。
[0017]圖2為本實施例形成多晶硅層示意圖。
[0018]圖3為本實施例進(jìn)行N型金屬氧化半導(dǎo)體的N行通道摻雜示意圖。
[0019]圖4為本實施例在P型金屬氧化半導(dǎo)體(PMOS)的多晶硅層上進(jìn)行P+型層摻雜示意圖。
[0020]圖5為本實施例的使用一張灰階半透膜光罩，先曝光顯影，使所述非晶硅層上方的所述柵極絕緣層裸露示意圖。
[0021]圖6為本實施例在多晶硅層上、以及非晶硅層裸露的部分，進(jìn)行N+型層參雜示意圖。
[0022]圖7為本實施例的非晶硅層連結(jié)的N+型層，與上層?xùn)艠O電極層(GE)經(jīng)由第一金屬層連結(jié)導(dǎo)通，形成雙柵極結(jié)構(gòu)的薄膜晶體管示意圖。
[0023]圖8為本實施例使用化學(xué)氣相沉積生長氮化硅、以及氧化硅，曝光顯影，干蝕刻去除，形成經(jīng)由內(nèi)介電層、以及柵極絕緣層的一穿孔示意圖。
[0024]圖9為本實施例將第二金屬層形成數(shù)個圖案化源極/漏極電極，經(jīng)由所述穿孔(via hole)，各自連結(jié)所述P型金屬氧化半導(dǎo)體的所述P+型層，以及連結(jié)所述N型金屬氧化半導(dǎo)體的所述N+型層示意圖。
【【具體實施方式】】
[0025]以下各實施例的說明是參考附加的圖式，用以例示本發(fā)明可用以實施的特定實施例。
[0026]本發(fā)明一實施例，請參閱圖9，為一種基于雙柵極結(jié)構(gòu)的低溫多晶硅薄膜晶體管，包括:一基板10、至少一圖案化非晶娃層11 (Amorphous silicon, a_si)、一 N型金屬氧化半導(dǎo)體81 (NMOS)、以及一 P型金屬氧化半導(dǎo)體82 (PMOS)。所述至少一圖案化非晶硅層11 (Amorphous silicon, a_si),位于所述基板 10 上的一阻隔層 20 (barrier layer)內(nèi)，所述至少一圖案化非晶娃層11形成一底柵極(bottom gate);所述N型金屬氧化半導(dǎo)體81位于所述阻隔層20 (barrier layer)上；以及所述P型金屬氧化半導(dǎo)體82位于所述阻隔層20上；其中，所述N型金屬氧化半導(dǎo)體81具有一圖案化柵極電極層17以作為頂柵極(topgate)與所述至少一圖案化非晶娃層11的所述底柵極結(jié)合成雙柵極(dual gate)結(jié)構(gòu)。
[0027]所述N型金屬氧化半導(dǎo)體81，包括:一第一圖案化多晶硅層121、兩【型層19、兩N+型層18、以及一柵極絕緣層16的一部份。其中，所述兩K型層19的內(nèi)側(cè)各自接合于所述第一圖案化多晶硅層121的外側(cè)；所述兩N+型層18的內(nèi)側(cè)各自接合于所述【型層19的兩外側(cè)；以及所述柵極絕緣層16位于所述第一圖案化多晶硅層121、所述兩N—型層19、所述兩N+型層18、以及所述阻隔層20上。
[0028]所述P型金屬氧化半導(dǎo)體82包括:一第二圖案化多晶硅層122、兩P+型層14、以及所述柵極絕緣層16的一部份。其中所述兩P+型層14各自接合于所述第二圖案化多晶硅層122的兩外側(cè)；以及所述柵極絕緣層16，位于所述第二圖案化多晶硅層122、所述兩P+型層14以及所述阻隔層20上。
[0029]所柵極絕緣層16絕緣分隔所述N型金屬氧化半導(dǎo)體81的所述圖案化柵極電極層17與所述第一圖案化多晶硅層121，使所述第一圖案化多晶硅層121形成一 N通道。
[0030]所述P型金屬氧化半導(dǎo)體82具有一圖案化柵極電極層17，以及所柵極絕緣層16絕緣分隔所述P型金屬氧化半導(dǎo)體82的所述圖案化柵極電極層17與所述第二圖案化多晶硅層122，使所述第二圖案化多晶硅層122形成形成一 P通道。
[0031]請參閱圖9，基于本發(fā)明的雙柵極結(jié)構(gòu)的低溫多晶硅薄膜晶體管，更包括一內(nèi)介電層22 (inter-level dielectric, ILD)、多個穿孔212 (via hole)、以及數(shù)個圖案化源極/漏極電極21。所述內(nèi)介電層22，位于所述圖案化柵極電極層17以及所述柵極絕緣層16上；所述多個穿孔212，穿設(shè)于所述內(nèi)介電層22以及所述柵極絕緣層16 ;所述數(shù)個圖案化源極/漏極電極21，各自經(jīng)由所述穿孔212，連結(jié)所述P型金屬氧化半導(dǎo)體82的所述P+型層14，以及連結(jié)所述N型金屬氧化半導(dǎo)體81的所述N+型層18。
[0032]所述圖案化柵極電極層17由一第一金屬所構(gòu)成并具有一垂直延伸部172，所述垂直延伸部172經(jīng)由所述連接通道173連結(jié)所述第一圖案化非晶硅層121連結(jié)的所述N+型層，進(jìn)而形成雙柵極結(jié)構(gòu)的薄膜晶體管。
[0033]本發(fā)明另一實施例，為一種形成雙柵極結(jié)構(gòu)的低溫多晶硅薄膜晶體管的制備方法，包括:
[0034]請參考圖1，繪示步驟1，沉積一非晶硅層在陣列基板10上，通過曝光顯影后形成數(shù)個圖案化非晶娃層11，以作為遮光層(shileding layer)之用。
[0035]請參考圖2，繪示步驟2?步驟3，其中步驟2在每一所述圖案化非晶硅層11上形成一阻隔層20 ;以及步驟3，在所述阻隔層20上形成一第一圖案化多晶硅層121以及第二圖案化多晶硅層122 ;于本優(yōu)選實施例中，通過化學(xué)氣相沉積(CVD)用氮化硅以及氧化硅(如SiNx，S1x)在每一所述圖案化非晶硅層11上形成所述阻隔層20。在所述阻隔層20上形成另一非晶娃層并通過雷射退火(excimer laser annealing,ELA)后分別形成所述第一圖案化多晶硅層121(poly-Si)以及形成所述第二圖案化多晶硅層122(poly-Si)。
[0036]請參考圖3，繪示步驟4?步驟6，其中步驟4涂布一第一光阻層151在所述第二圖案化多晶硅層122上方及側(cè)邊；步驟5，摻雜所述第一圖案化多晶硅層121以形成N通道；步驟6，去除所述第二圖案化多晶硅層122上的所述第一光阻層151。
[0037]請參考圖4，繪示步驟7?步驟8，其中步驟7在已形成N通道的所述第一圖案化多晶硅層121上以及所述第二圖案化多晶硅層122上形成一柵極絕緣層16 ;步驟8，在所述柵極絕緣層16上形成一第二光阻層152并對所述第二圖案化多晶硅層122進(jìn)行P+型層14摻雜；于本優(yōu)選實施例中，通過化學(xué)氣相沉積(CVD)生長氮化硅以及氧化硅(如SiNx，S1x)在已形成N通道的所述第一圖案化多晶硅層121上以及所述第二圖案化多晶硅層122上形成所述柵極絕緣層16 ;接著在所述柵極絕緣層16上涂布所述第二光阻層152，通過曝光顯影后，在所述第二圖案化多晶硅層122上進(jìn)行P+型層14摻雜(P+doping)，然后再去除所述第二光阻層152。
[0038]請參考圖5繪示步驟9，去除所述柵極絕緣層16上的第二光阻層152并在所述柵極絕緣層16上涂布一第三光阻層153 ;接著請參考圖6，繪示步驟10，通過曝光顯影，移除一部分的所述第三光阻層153、一部分的所述柵極絕緣層16以及一部分的所述阻隔層20以形成數(shù)個連接通道173 ;于本優(yōu)選實施例中，是通過一灰階半透膜光罩(helf tonemask, HTM mask)，先曝光顯影，去除一部份的所述第三光阻層153以及所述圖案化非晶硅層11上方的所述柵極絕緣層16的一部份，進(jìn)而將所述阻隔層20的一部份經(jīng)由干蝕刻(dryetching)去除。
[0039]請參考圖7，繪示步驟11，通過所述數(shù)個連接通道173，分別將所述圖案化非晶硅層11的一裸露部分以及所述第一圖案化多晶硅層121的一裸露部分，并進(jìn)行N+型層18參雜。
[0040]請參考圖8，繪示步驟12?步驟13，其中步驟13，去除所述第三光阻層153并在所述柵極絕緣層16上形成數(shù)個圖案化柵極電極層17 ;步驟13，以所述數(shù)個圖案化柵極電極層17作為一第二遮光層，分別對所述第一圖案化多晶硅層121以及所述第二圖案化多晶硅層122進(jìn)行N—型層19參雜，其中對應(yīng)所述第一圖案化多晶硅層121的圖案化柵極電極層17與所述圖案化非晶硅層11的所述N+型層18連結(jié)導(dǎo)通，形成雙柵極結(jié)構(gòu)；于本優(yōu)選實施例中，是通過物理氣相沉積(PVD)沉積第一金屬層，經(jīng)曝光顯影形成所述圖案化柵極電極層17，再以所述圖案化柵極電極層17作為另一遮光層，在所述第一圖案化多晶硅層121上進(jìn)行N-型層19參雜(N-doping),形成漏極輕摻雜(light doping drain,LDD)結(jié)構(gòu),所述圖案化非晶硅層11 (作為底柵極)連結(jié)的所述N+型層18與其上層圖案化柵極電極層17 (作為頂柵極)經(jīng)由所述第一金屬層連結(jié)導(dǎo)通，形成雙柵極(dual-gate)結(jié)構(gòu)的薄膜晶體管(TFT)。
[0041]請參考圖9，繪示步驟14?16，其中步驟14，形成一內(nèi)介電層22于所述數(shù)個圖案化柵極電極層17以及所述柵極絕緣層16上；步驟15，形成數(shù)個通過所述內(nèi)介電層22以及所述柵極絕緣層16的穿孔212 ;以及步驟16，經(jīng)由所述數(shù)個穿孔212分別形成數(shù)個圖案化源極/漏極電極21，所述數(shù)個圖案化源極/漏極電極21分別連結(jié)所述第二圖案化多晶硅層122的所述P+型層14以形成P型金屬氧化半導(dǎo)體82，以及連結(jié)所述第一圖案化多晶硅層121的所述N+型層18以形成N型金屬氧化半導(dǎo)體81。于本優(yōu)選實施例中，形成于所述圖案化柵極電極層17以及所述柵極絕緣層16上的所述內(nèi)介電層22，是通過化學(xué)氣相沉積(CVD)生長氮化硅以及氧化硅(如SiNx，S1x)，再經(jīng)曝光顯影，以干蝕刻去除，進(jìn)而形成通過所述內(nèi)介電層22及所述柵極絕緣層16的數(shù)個穿孔212。使用物理氣相沉積(PVD)沉積第二金屬層，并通過曝光顯影將第二金屬層蝕刻形成數(shù)個圖案化源極/漏極電極21，經(jīng)由所述數(shù)個穿孔212各自連結(jié)到所述P型金屬氧化半導(dǎo)體82的所述P+型層14以及連結(jié)所述N型金屬氧化半導(dǎo)體81的所述N+型層18。
[0042]所述所述圖案化非晶硅層11裸露的部分進(jìn)行N+型層18參雜(N+doping)用于與金屬電極更好的形成奧姆接觸(ohmic contact)。
[0043]本發(fā)明結(jié)構(gòu)和制備方法的實施例提供有益效果，增加圖案化非晶硅層11 (Amorphous silicon, a-si)的作用，不但可以作為遮光層(shielding layer),更作為雙柵極薄膜晶體管(dual-gate TFT)的底柵極(bottom gate)。做成底柵極(dual-gate)結(jié)構(gòu)，薄膜晶體管器件的可靠度提高，導(dǎo)通電流(on-current)增加，驅(qū)動能力增強(qiáng)，降低面板功耗。此外，原本的輕摻雜漏極(lightly doped drain, LDD)的摻雜(doping),可以通過單獨一張光罩(mask)進(jìn)行；也可以通過柵極濕蝕刻(gate over wet etching)后,經(jīng)摻雜(doping)實現(xiàn)，前者生產(chǎn)成本較高，后者會有良率問題。本發(fā)明中的結(jié)構(gòu)設(shè)計可以直接用柵極(GE)作為遮光層(shielding layer)進(jìn)行輕摻雜漏極(lightly doped drain,LDD),消除前面兩種方法的缺陷。
[0044]綜上所述，雖然本發(fā)明已以優(yōu)選實施例揭露如上，但上述優(yōu)選實施例并非用以限制本發(fā)明，本領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與潤飾，因此本發(fā)明的保護(hù)范圍以權(quán)利要求界定的范圍為準(zhǔn)。
【權(quán)利要求】
1.一種基于雙柵極結(jié)構(gòu)的低溫多晶硅薄膜晶體管，其特征在于，包括: 一基板； 至少一圖案化非晶硅層位于所述基板上的一阻隔層內(nèi)，所述至少一圖案化非晶硅層構(gòu)成一底柵極； 一 N型金屬氧化半導(dǎo)體位于所述阻隔層上；以及 一 P型金屬氧化半導(dǎo)體位于所述阻隔層上； 其中，所述N型金屬氧化半導(dǎo)體具有一圖案化柵極電極層作為頂柵極，并與所述至少一圖案化非晶硅層構(gòu)成的所述底柵極結(jié)合成雙柵極結(jié)構(gòu)。
2.根據(jù)權(quán)利要求1所述的基于雙柵極結(jié)構(gòu)的低溫多晶硅薄膜晶體管，其特征在于，所述N型金屬氧化半導(dǎo)體，包括: 一第一圖案化多晶娃層； 兩K型層，所述兩N_型層的內(nèi)側(cè)各自接合于所述第一圖案化多晶硅層的兩外側(cè)； 兩N+型層，所述兩N+型層各自接合于所述N—型層的兩外側(cè)；以及一柵極絕緣層，位于所述第一圖案化多晶硅層、所述兩N—型層、所述兩N+型層以及所述阻隔層上。
3.根據(jù)權(quán)利要求2所述的基于雙柵極結(jié)構(gòu)的低溫多晶硅薄膜晶體管，其特征在于，所述P型金屬氧化半導(dǎo)體，包括: 一第二圖案化多晶娃層； 兩P+型層，所述兩P+型層各自接合于所述第二圖案化多晶硅層的兩外側(cè)；以及 所述柵極絕緣層，位于所述第二圖案化多晶硅層以及所述兩P+型層上。
4.根據(jù)權(quán)利要求3所述的基于雙柵極結(jié)構(gòu)的低溫多晶硅薄膜晶體管，其特征在于，所述柵極絕緣層絕緣分隔所述N型金屬氧化半導(dǎo)體的所述圖案化柵極電極層與所述第一圖案化多晶硅層，使所述第一圖案化多晶硅層形成一 N通道。
5.根據(jù)權(quán)利要求4所述的基于雙柵極結(jié)構(gòu)的低溫多晶硅薄膜晶體管，其特征在于，所述P型金屬氧化半導(dǎo)體具有一圖案化柵極電極層，以及所柵極絕緣層絕緣分隔所述P型金屬氧化半導(dǎo)體的所述圖案化柵極電極層與所述第二圖案化多晶硅層，使所述第二圖案化多晶硅層形成形成一P通道。
6.根據(jù)權(quán)利要求5所述的基于雙柵極結(jié)構(gòu)的低溫多晶硅薄膜晶體管，其特征在于，還包括: 一內(nèi)介電層，位于所述圖案化柵極電極層以及所述柵極絕緣層上； 多個穿孔，穿設(shè)于所述內(nèi)介電層以及所述柵極絕緣層。
7.根據(jù)權(quán)利要求6所述的基于雙柵極結(jié)構(gòu)的低溫多晶硅薄膜晶體管，其特征在于，還包括: 數(shù)個圖案化源極/漏極電極，各自經(jīng)由所述穿孔，連結(jié)所述P型金屬氧化半導(dǎo)體的所述P+型層以及連結(jié)所述N型金屬氧化半導(dǎo)體的所述N+型層。
8.根據(jù)權(quán)利要求7所述的基于雙柵極結(jié)構(gòu)的低溫多晶硅薄膜晶體管，其特征在于， 所述圖案化柵極電極層由一第一金屬所構(gòu)成并具有一垂直延伸部，所述垂直延伸部經(jīng)由所述連接通道連結(jié)所述第一圖案化非晶硅層連結(jié)的所述N+型層，進(jìn)而形成雙柵極結(jié)構(gòu)的薄膜晶體管。
9.一種形成雙柵極結(jié)構(gòu)的低溫多晶硅薄膜晶體管的制備方法，其特征在于，包括: 一基板上形成數(shù)個圖案化的非晶硅層； 在所述圖案化非晶硅層上形成一阻隔層； 在所述阻隔層上形成一第一圖案化多晶硅層以及第二圖案化多晶硅層； 涂布一第一光阻層在所述第二圖案化多晶硅層上方及側(cè)邊； 摻雜所述第一圖案化多晶硅層以形成N通道； 去除所述第二圖案化多晶硅層上的所述第一光阻層； 在已形成N通道的所述第一圖案化多晶硅層以及所述第二圖案化多晶硅層上形成一柵極絕緣層； 在所述柵極絕緣層上形成一第二光阻層并對所述第二圖案化多晶硅層進(jìn)行P+型層摻雜； 去除所述柵極絕緣層上的第二光阻層并在所述柵極絕緣層上涂布一第三光阻層；通過曝光顯影，移除一部分的所述第三光阻層、一部分的所述柵極絕緣層以及一部分的所述阻隔層以形成數(shù)個連接通道； 通過所述數(shù)個連接通道，分別將所述圖案化非晶硅層的一裸露部分以及所述第一圖案化多晶硅層的一裸露部分，并進(jìn)行N+型層參雜； 在所述柵極絕緣層上形成數(shù)個圖案化柵極電極層； 以所述數(shù)個圖案化柵極電極層作為一第二遮光層，分別對所述第一圖案化多晶硅層以及所述第二圖案化多晶硅層進(jìn)行K型層參雜，其中對應(yīng)所述第一圖案化多晶硅層的圖案化柵極電極層與所述圖案化非晶硅層的所述N+型層連結(jié)導(dǎo)通，形成雙柵極結(jié)構(gòu)； 形成一內(nèi)介電層于所述數(shù)個圖案化柵極電極層以及所述柵極絕緣層上； 形成數(shù)個通過所述內(nèi)介電層以及所述柵極絕緣層的穿孔；以及經(jīng)由所述數(shù)個穿孔形成數(shù)個圖案化源極/漏極電極，所述數(shù)個圖案化源極/汲極電極分別連結(jié)所述第二圖案化多晶硅層的所述P+型層以形成P型金屬氧化半導(dǎo)體，以及連結(jié)所述第一圖案化多晶硅層的所述N+型層以形成N型金屬氧化半導(dǎo)體。
10.根據(jù)權(quán)利要求9所述的形成雙柵極結(jié)構(gòu)的低溫多晶硅薄膜晶體管的制備方法，其特征在于，所述圖案化非晶硅層的裸露部分進(jìn)行N+型層參雜用于與金屬電極更好的形成奧姆接觸。
【文檔編號】H01L29/786GK104409512SQ201410631072
【公開日】2015年3月11日 申請日期:2014年11月11日 優(yōu)先權(quán)日:2014年11月11日
【發(fā)明者】王笑笑, 蕭祥志, 杜鵬, 蘇長義, 徐洪遠(yuǎn), 孫博 申請人:深圳市華星光電技術(shù)有限公司