本申請要求2014年1月13日提交的美國臨時申請61/926,455以及2014年8月4日提交的美國專利申請14/450,660的優(yōu)先權的權益，二者的題目均為“Monolithically Integrated Cascode Switches”，其全部內(nèi)容通過引用合并到本文中，以用于所有目的。

技術領域

本發(fā)明涉及由碳化硅(SiC)高壓垂直結型場效應晶體管(VJFET)構成的功率半導體晶體管和功率IC及其制造方法的領域。

背景技術：

高壓常通SiC VJFET由于SiC固有材料的優(yōu)點提供了比硅晶體管更高的效率。與SiC金屬氧化物半導體場效應晶體管(MOSFET)相比，SiC VJFET也由于沒有SiC金屬氧化物半導體(MOS)界面而更可靠，SiC MOS界面與Si MOS界面相比具有低劣得多的質(zhì)量，并且已知的是SiC MOS界面會導致問題，如閾值電壓偏移。圖1A描繪了常斷操作模式是優(yōu)選的應用，其中，高壓常通SiC JFET 104可以在級聯(lián)(cascode)配置中與低壓常斷硅(Si)MOSFET 105連接，從而形成了常斷的級聯(lián)開關112。

圖1A示出了這樣的現(xiàn)有技術的級聯(lián)開關112的示意圖。高壓SiC JFET 104的源極108被連接至低壓Si MOSFET 105的漏極105。此外，高壓SiC JFET 104的柵極106被連接至低壓Si MOSFET 105的源極111。SiC JFET 104的漏極107成為級聯(lián)開關112的漏極102，并且Si MOSFET105的源極111成為級聯(lián)開關112的源極103。在導通狀態(tài)下，偏置電壓需要被施加到級聯(lián)開關的柵極101，以接通Si MOSFET 105，以便接通整個級聯(lián)開關112。在關斷狀態(tài)下，在保持級聯(lián)開關112的源極103和柵極101短路的情況下，當向級聯(lián)開關112的漏極102施加增加的電壓時，SiC JFET 104的源極108的電壓開始升高，直到達到SiC JFET 104的閾值電壓為止，在SiC JFET 104的閾值電壓的點處SiC JFET 104的柵極106與源極108之間的電壓差使JFET 104關斷。因此，低壓Si MOSFET 105僅支持SiC JFET 104的閾值電壓，而施加至級聯(lián)開關112的漏極102與源極103之間的電壓的剩余部分由高壓SiC JFET 104支持。

現(xiàn)有技術的上述級聯(lián)開關將高壓常通開關與低壓常斷開關以封裝級集成在一起。圖1B示出了其中使用管芯堆疊來組裝級聯(lián)開關113的現(xiàn)有技術的示例。由Si芯片120、漏電極119、源電極121和柵電極122構成的低壓Si MOSFET管芯直接位于由SiC芯片116、漏電極115、源電極118和柵電極117構成的SiC JFET管芯之上。SiC JFET的源極118與Si MOSFET的漏極119通過兩個管芯的直接接觸而連接。而SiC JFET的柵電極117使用外部連接113被連接至Si MOSFET的源電極121。堆疊的管芯位于其上的導電引線框架114用作級聯(lián)開關113的漏極。Si MOSFET的柵極122用作級聯(lián)開關113的柵極，并且Si MOSFET的源極121用作源極。以封裝級組裝的級聯(lián)開關需要復雜的組裝程序，這增加了制造成本并降低了可靠性。其還引入了不期望的高寄生電感、電容和電阻，這在開關瞬態(tài)期間可以導致緩慢切換、降低效率和振鈴。

本文中描述的本發(fā)明將SiC JFET與Si MOSFET集成為晶片級的單片集成級聯(lián)開關。本發(fā)明與現(xiàn)有技術的管芯堆疊相比簡化了組裝并同時降低了寄生組件。此外，Si-IC智能特征可以單片地內(nèi)置于級聯(lián)結構中，以添加例如開關速度控制、短路關斷、動態(tài)過電流限制的功能。對于SiC VJFET的柵極驅(qū)動器還可以使用集成Si單片地建立。

技術實現(xiàn)要素：

本文所公開的發(fā)明涉及先進的高壓開關，其與常規(guī)的柵極驅(qū)動器相比具有改善的性能特性、提高的可靠性和較好的兼容性。本文所公開的本發(fā)明實現(xiàn)了經(jīng)由級聯(lián)(巴利加對(Baliga pair))結構中的低壓Si MOSFET控制的、包括高壓常通SiC VJFET的混合開關。SiC VJFET和Si MOSFET以晶片級單片地集成在一起，其中，Si MOSFET在Si層上制造，所述Si層與在SiC VJFET之上的電介質(zhì)層直接相鄰。

因此，本文中公開了一種集成級聯(lián)器件，包括：結柵場效應晶體管(JFET)，所述JFET包括：沿第一平面延伸的JFET漏極接觸部，第一平面沿第一方向延伸；沿第一平面延伸的JFET柵極接觸部，JFET柵極沿第二方向設置在JFET漏極接觸部上方，第二方向垂直于第一方向；沿第二方向設置在JFET漏極接觸部上方的JFET源極接觸部，JFET源極沿第一平面延伸；金屬氧化物半導體(MOS)，所述MOS包括：沿第一平面延伸的MOS漏極接觸部，MOS漏極接觸部沿第二方向設置在JFET源極接觸部上方；以及沿第一平面延伸的MOS源極接觸部，MOS源極接觸部沿第二方向設置在MOS漏極接觸部上方；以及第一導電通路，整個導電通路具有沿第二方向延伸的第一公共中心線，導電通路將JFET源極接觸部電連接至MOS漏極接觸部。作為參考的框架，術語“第一方向”可以設想為在紙張(或顯示器)的平面中是水平的，術語“第二方向”可以設想為在紙張(或顯示器)的平面中是垂直向上的，而術語“第一平面”指的是紙張(或顯示器)的平面。

在第一實施方式中，SiC VJFET的柵極接觸部位于每個單元內(nèi)的溝槽的底部，導電通路將單元內(nèi)部的SiC VJFET的源極接觸部與Si MOSFET的漏極接觸部短路。單獨的導電通路在單元的外部將SiC VJFET的柵極接觸部與Si MOSFET的源極接觸部短路，以完成級聯(lián)開關。

在第二實施方式中，SiC VJFET的柵極接觸部位于與每個單元內(nèi)的SiC VJFET的源極接觸部相同的水平處。導電通路將單元內(nèi)部的SiC VJFET的源極接觸部與Si MOSFET的漏極接觸部短路。第二導電通路將單元內(nèi)部的SiC VJFET的柵極接觸部與Si MOSFET的源極接觸部短路，以完成級聯(lián)開關。

在本文中還公開了一種制造集成級聯(lián)器件的方法，所述方法包括：形成結柵場效應晶體管(JFET)，所述JFET包括均沿第一平面延伸的JFET漏極接觸部、JFET柵極接觸部和JFET源極接觸部，第一平面沿第一方向延伸；形成金屬氧化物半導體場效應晶體管(MOSFET)，所述MOSFET包括均沿第一平面延伸的漏極接觸部和源極接觸部；通過將JFET固定至MOS來形成單片JFET和MOS器件以使得：JFET柵極接觸部沿第二方向設置在JFET漏極接觸部上方，第二方向垂直于第一方向；JFET源極接觸部沿第二方向設置在JFET漏極接觸部上方，JFET源極沿第一平面延伸；MOS漏極接觸部沿第一平面延伸，MOS漏極接觸部沿第二方向設置在JFET源極接觸部上方；并且MOS源極接觸部沿第一平面延伸，MOS源極接觸部設置在MOS漏極接觸部上方；在單片器件中形成第一導電通路，其中，整個導電通路具有沿第二方向延伸的第一公共中心線，導電通路將JFET源極接觸部電連接至MOS漏極接觸部。

制造級聯(lián)開關的方法的一個實施方式包括：使用氧化物-氧化物結合將Si晶片接合到SiC VJFET晶片上，之后進行智能剝離以形成SOI結構。在所述接合之后然后使用低于800℃的工藝來制造Si MOSFET。在制造Si MOSFET之后，將SiC VJFET晶片的基底研磨至其最終厚度，然后在SiC VJFET晶片的基底上利用激光退火技術形成歐姆接觸。

制造級聯(lián)開關的方法的另一實施方式包括：首先在SiC VJFET晶片之上的電介質(zhì)層上沉積多晶硅，之后通過激光退火對多晶硅進行重結晶。然后在重結晶的多晶硅層上利用低于800℃的工藝來制造Si MOSFET。在制造Si MOSFET之后，將SiC VJFET晶片的基底研磨至其最終厚度，然后在SiC VJFET晶片的基底上利用激光退火技術形成歐姆接觸。

一般描述和下面的詳細描述僅是示例性和說明性的，而并非限制如所附權利要求所限定的本發(fā)明。根據(jù)本文所提供的本發(fā)明的詳細描述，本發(fā)明的其他方面對于本領域的技術人員將是明顯的。

附圖說明

發(fā)明內(nèi)容以及下面的詳細描述在結合附圖一起閱讀時被進一步理解。出于說明本發(fā)明的目的，在附圖中示出了本發(fā)明的示例性實施方式；然而，本發(fā)明并不限于所公開的具體方法、組合和裝置。另外，附圖不一定按比例繪制。在附圖中：

圖1A示出了由高壓常通開關與低壓常斷開關串聯(lián)地連接構成的現(xiàn)有技術的級聯(lián)開關的電路示意圖。

圖1B示出了使用管芯堆疊方法以封裝級組裝的現(xiàn)有技術的級聯(lián)開關的示例。

圖2A示出了單片集成級聯(lián)開關的第一實施方式的示意性截面圖，其中，柵極接觸部位于在高壓常通SiC VJFET的每個單元內(nèi)的源極接觸部的下方。

圖2B示出了單片集成級聯(lián)開關的第二實施方式的示意性截面圖，其中，柵極接觸部與在高壓常通SiC VJFET的每個單元內(nèi)的源極接觸部位于同一平面內(nèi)。

圖3A示出了要被用于制造單片集成級聯(lián)開關的第一實施方式的部分地制造的SiC VJFET的示意性截面圖。

圖3B示出了要被用于制造單片集成級聯(lián)開關的第二實施方式的部分地制造的SiC VJFET的示意性截面圖。

圖3C示出了要被用于使用第一方法制造單片集成級聯(lián)開關的第一實施方式或第二實施方式的Si晶片的示意性截面圖。

圖4A示出了使用第一方法將Si晶片與SiC VJFET晶片進行接合的過程的示意性截面圖，其中，所述晶片用于制造第一實施方式。

圖4B示出了使用第一方法將Si晶片與SiC VJFET晶片進行接合的過程的示意性截面圖，其中，所述晶片用于制造第二實施方式。

圖5A示出了其中使用第二方法使多晶硅沉積在用于制造第一實施方式的電介質(zhì)層之上的SiC VJFET晶片的示意性截面圖。

圖5B示出了其中使用第二方法使多晶硅沉積在用于制造第二實施方式的電介質(zhì)層之上的SiC VJFET晶片的示意性截面圖。

圖5C示出了其中使用第二方法在用于制造第一實施方式的電介質(zhì)層之上重結晶硅的SiC VJFET晶片的示意性截面圖。

圖5D示出了其中使用第二方法在用于制造第一實施方式的電介質(zhì)層之上重結晶硅的SiC VJFET晶片的示意性截面圖。

圖6A示出了在制造Si MOSFET之后的第一實施方式的集成級聯(lián)開關的示意截面圖。

圖6B示出了在制造Si MOSFET之后的第二實施方式的集成級聯(lián)開關的示意截面圖。

具體實施方式

本發(fā)明可以通過參考結合附圖和示例的下面的詳細描述而被更容易地理解，附圖和示例構成本公開內(nèi)容的一部分。應當理解，本發(fā)明不限于本文中所描述和/或示出的特定的裝置、方法、應用、條件或參數(shù)，并且本文中所使用的術語是僅為了通過示例的方式描述具體實施方式的目的，而不旨在限制所要求保護的本發(fā)明。此外，除非上下文另外地清楚地規(guī)定，否則如在包括所附權利要求的說明書中所使用的，單數(shù)形式“一個”、“一種”和“該”包括復數(shù)，并且對特定數(shù)值的參考包括至少所述特定值。如本文所使用的術語“多個”是指一個以上。當表示數(shù)值范圍時，另一實施方式包括從一個特定值和/或到另一特定值。類似地，當數(shù)值通過使用先行詞“約”表示為近似值時，將理解的是，該特定值形成另一實施方式。所有范圍都是包括性的并且可組合的。

應該理解，為清楚起見，本文中在分開的實施方式的上下文中描述的本發(fā)明的某些特征也可以在單個實施方式中組合地提供。反之，為簡化起見，在單個實施方式的上下文中描述的本發(fā)明的各種特征也可以單獨地提供或以任何子組合的形式提供。另外，對范圍中所陳述的數(shù)值的參考包括在該范圍內(nèi)的每一個值。

貫穿本說明書，偶爾引用到一個或更多個層或元件在另一層或元件“之上”。應該理解的是，這樣的引用可以是彼此相對的，而不應采用絕對的字面上的意思。例如，如果所公開的裝置被描述為具有在第二層之上的一層，則應該顯而易見的是，這樣的裝置可以圍繞轉(zhuǎn)動或上下顛倒，而不改變所述層的含義或功能性性質(zhì)。通常情況下，短語“之上”在這方面也可以指“直接相鄰”。

一般地，合適的集成級聯(lián)器件包括結柵場效應晶體管(JFET)、金屬氧化物半導體(MOS)和第一導電通路，整個導電通路具有沿第二方向延伸的第一公共中心線，所述導電通路將JFET源極接觸部電連接至MOS漏極接觸部。

在集成級聯(lián)器件中所使用的合適的JFET通常包括：沿第一平面延伸的JFET漏極接觸部，所述第一平面沿第一方向；以及沿第一平面延伸的JFET的柵極接觸部。JFET柵極通常沿第二方向設置在JFET漏極接觸部上方，第二方向垂直于第一方向。JFET源極接觸部沿第二方向被適當?shù)卦O置在JFET漏極接觸部上方，所述JFET源極沿第一平面延伸。

合適的金屬氧化物半導體(MOS)包括：沿第一平面延伸的MOS漏極接觸部，所述MOS漏極接觸部沿第二方向設置在JFET源極接觸部上方；以及沿第一平面延伸的MOS源極接觸部，所述MOS源極接觸部沿第二方向設置在MOS源極接觸部上方。如前面提到的，整個導電通路具有沿第二方向延伸的第一公共中心線，所述導電通路將JFET源極接觸部電連接至MOS漏極接觸部。

在另外的實施方式中，集成級聯(lián)器件還可以包括第二導電通路，整個第二導電通路具有沿第二方向延伸的第二公共中心線，所述導電通路將JFET柵極接觸部電連接至MOS源極接觸部。此外，第一導電通路和第二導電通路可以位于公共JFET單元中?？商娲?，第一導電通路可以位于第一JFET單元中，并且所述第一JFET單元不含另一導電通路。

也可以存在其他變型。例如，JFET柵極接觸部和JFET源極接觸部可以沿第一方向位于JFET漏極接觸部上方的相同距離處。此外，JFET柵極接觸部可以沿第二方向位于JFET源極接觸部與JFET漏極接觸部之間。根據(jù)本文所提供的公開內(nèi)容，這些和其他變型對于本領域技術人員將是明顯的。

還提供了制造集成級聯(lián)器件的合適的方法。這些方法包括以下基本步驟：形成結柵場效應晶體管(JFET)；形成金屬氧化物半導體場效應晶體管(MOSFET)；通過將JFET固定至MOS來形成單片JFET和MOS器件；并且在單片器件中形成第一導電通路，其中，整個導電通路具有沿第二方向延伸的第一公共中心線，所述導電通路將JFET源極接觸部電連接至MOS漏極接觸部。

在形成結柵場效應晶體管(JFET)的步驟期間，JFET通常包括均沿第一平面延伸的JFET漏極接觸部、JFET柵極接觸部和JFET源極接觸部，所述第一平面沿著第一方向延伸。

在形成金屬氧化物半導體場效應晶體管(MOSFET)的步驟期間，MOSFET通常包括均沿第一平面延伸的漏極接觸部和源極接觸部。

在通過將JFET固定至MOS來形成單片JFET和MOS器件的步驟期間，JFET柵極接觸部沿第二方向被適當?shù)卦O置在JFET漏極接觸部上方，第二方向垂直于第一方向。此外，JFET源極接觸部沿第二方向被適當?shù)卦O置在JFET漏極接觸部上方，所述JFET源極沿第一平面延伸。另外，MOS漏極接觸部通常沿第一平面延伸，MOS漏極接觸部沿第二方向被設置在JFET源極接觸部上方。最后MOS源極接觸部通常沿第一平面延伸，MOS源極接觸部被設置在MOS漏極接觸部上方。

當在單片器件中形成第一導電通路時，整個導電通路具有沿第二方向延伸的第一公共中心線，使得所述導電通路將JFET源極接觸部電連接至MOS漏極接觸部。

制造集成級聯(lián)器件的合適的方法還可以包括多個工藝變型。例如，JFET還可以包括沿第一平面延伸的第一氧化物層，其中，MOS還包括沿第一平面延伸的第二氧化物層，并且其中，將JFET固定至MOS包括將第一氧化物層接合至第二氧化物層。在其他實施方式中，合適的JFET還可以包括沿第一平面延伸的第一氧化物層，其中，在形成單片JFET和MOS器件的步驟之前，在第一氧化物層上沉積多晶硅膜，并且其中，將JFET固定至MOS包括通過激光進行熔化并且然后使多晶硅重結晶。

制造集成級聯(lián)器件的合適的方法還可以包括：形成第二導電通路，其中，整個第二導電通路具有沿第二方向延伸的第二公共中心線，所述導電通路將JFET柵極接觸部電連接至MOS源極接觸部?？商娲?，第一導電通路和第二導電通路可以形成在公共JFET單元中，或者，第一導電通路可以位于第一JFET單元中，并且所述第一JFET單元不含另一導電通路。

制造集成級聯(lián)器件的合適的方法還可以包括JFET柵極接觸部和JFET源極接觸部，其沿第二方向位于JFET漏極接觸部上方相同距離處?？商娲?，JFET柵極接觸部可以沿第二方向位于JFET源極接觸部與JFET漏極接觸部之間。

圖2A示出了單片集成級聯(lián)開關的第一實施方式的示意性截面圖，其中，柵極接觸部216位于在高壓常通SiC VJFET的每個單元內(nèi)的源極接觸部211的下方。SiC VJFET由背面金屬219構成，背面金屬219作為漏極接觸部與重摻雜的n型基底218接觸。N型SiC位于所述基底之上作為VJFET的漂移217和溝道213。VJFET單元由溝槽構成。溝槽的底部和側壁被摻雜成p型作為柵極區(qū)215。VJFET柵極接觸部216在每個單元中位于溝槽的底部，并且與柵極區(qū)215接觸。源極區(qū)212是n型重摻雜。VJFET源極接觸部211位于源極區(qū)212之上。溝槽填充有電介質(zhì)214，如SiO₂。硅MOSFET位于電介質(zhì)214的平面表面之上。Si MOSFET的漏極區(qū)220是n型重摻雜，并且通過鎢通路210連接至VJFET的源極接觸部211。Si MOSFET的漂移區(qū)207被摻雜為n型。Si MOSFET的本體區(qū)208被摻雜為p型。源極區(qū)209為n型重摻雜。Si MOSFET的多晶硅柵極205位于MOS溝道206上方。Si MOSFET的源極接觸部201位于層間電介質(zhì)203之上，并且通過鎢通路202與源極區(qū)209接觸。單獨深的通路將JFET的柵極接觸部216與Si MOSFET的源極接觸部211在單元之外的位置中短路，這在圖2A中沒有示出。在實際的布局中，Si MOSFET的多晶硅柵極205與SiC VJFET的柵極接觸部216正交行進，使得不同單元間距可以用于Si MOSFET和SiC VJFET。

圖2B示出了單片集成級聯(lián)開關的第二實施方式的示意性截面圖，其中，柵極接觸部216與在高壓常通SiC VJFET的每個單元內(nèi)的源極接觸部211位于同一平面內(nèi)。與第一實施方式中的SiC VJFET類似，第二實施方式中的SiC VJFET也由背面金屬219、重摻雜的n型基底218、n-型SiC漂移區(qū)217和溝道區(qū)213、重摻雜的n型源極區(qū)212和源極接觸部211構成。然而，在VJFET單元中沒有溝槽，并且整個柵極區(qū)215為p型的SiC。因此，柵極接觸部216與VJFET單元內(nèi)部的源極接觸部211在同一平面內(nèi)。平面電介質(zhì)214位于SiC VJFET之上，并且Si MOSFET位于電介質(zhì)214之上。與第一實施方式類似，Si MOSFET的漏極區(qū)220為n型重摻雜，并且通過鎢通路210連接至VJFET的源極接觸部211。Si MOSFET的漂移區(qū)207被摻雜為n型。Si MOSFET的本體區(qū)208被摻雜為p型。源極區(qū)209為n型重摻雜。Si MOSFET的柵電極205位于柵極氧化物206之上。Si MOSFET的源極接觸部201位于層間電介質(zhì)203之上。鎢通路221將Si MOSFET源極接觸201和源極區(qū)209與該單元內(nèi)的SiC VJFET的柵極接觸部216連接。在該實施方式中，不需要在該單元之外的單獨的通路以將MOSFET的源極與VJFET的柵極短路。在實際的布局中，Si MOSFET的多晶硅柵極205與SiC VJFET的柵極接觸部216正交行進，使得不同單元間距可以用于Si MOSFET和SiC VJFET。

圖3A示出了要被用于制造單片集成級聯(lián)開關的第一實施方式的在其頂表面上制造Si MOSFET之前部分地制造的SiC VJFET的示意性截面圖。重摻雜的n型基底218尚未減薄至最終厚度以更容易進行晶片處理。溝槽被填充有使用例如高密度等離子體(HDP)化學氣相沉積(CVD)的方法而沉積的電介質(zhì)304例如SiO₂。電介質(zhì)304的表面使用例如化學機械拋光的方法進行平面化，使得可以使用第一方法或第二方法在其上制造Si MOSFET。在第一種方法的情況下，SiO₂層304還通過用于氧化物-氧化物結合的等離子體處理來活化。

圖3B示出了要被用于制造單片集成級聯(lián)開關的第二實施方式的在其頂部上制造Si MOSFET之前部分地制造的SiC VJFET的示意性截面圖。重摻雜的n型基底218尚未減薄至最終厚度以更容易進行晶片處理。電介質(zhì)304的表面使用例如化學機械拋光的方法進行平面化，使得可以使用第一方法或第二方法在其上制造Si MOSFET。在第一方法的情況下，SiO₂層304還通過用于氧化物-氧化物結合的等離子體處理來活化。

圖3C示出了要被用于使用第一方法(即晶片接合方法)制造單片集成級聯(lián)開關的第一實施方式或第二實施方式的n型Si晶片302的示意性截面圖。通過以期望深度來注入質(zhì)子層303來制備硅晶片302用于智能剝離。在硅晶片302之上生長1000A的SiO₂層301用于稍后與SiC VJFET晶片的氧化物-氧化物結合。

圖4A和圖4B示出使用第一方法將Si晶片302與SiC VJFET晶片進行接合的過程的示意性截面圖，其中，所述晶片分別用于制造第一實施方式和第二實施方式。硅晶片302被倒裝接合至SiC晶片，接著使用已知為智能剝離的技術來去除大部分硅晶片307。保留在SiO₂層301之上的Si層302將用于在晶片接合工藝之后制造Si MOSFET。氧化物-氧化物接合通常利用等離子體活化在400℃下實現(xiàn)，但在該步驟中還可以使用最高達800℃至900℃的溫度。在氧化物-氧化物接合之后，Si硅晶片上的氧化物層301和SiC晶片上的氧化物層304合并成一個層，并且在圖2A和圖2B中被表示為單個SiO₂層214。

圖5A和圖5B示出了其中使用第二方法使多晶硅層305沉積在分別用于制造第一實施方式和第二實施方式的電介質(zhì)層304之上的SiC VJFET晶片的示意性截面圖。在沉積之后，多晶硅305通過利用納秒脈沖激光加熱而被熔化并重結晶。因此，多晶硅中的晶粒被放大并且流動性提高。圖5C和圖5D示出了其中重結晶硅306位于電介質(zhì)層304之上的SiC VJFET晶片的示意性截面圖。在SiC晶片上的氧化物層304與圖2A和圖2B中的SiO₂層214相同。重結晶Si層306將用于在下面的步驟中制造Si MOSFET。

第一方法和第二方法兩者均得到了絕緣體上硅(SOI)，隨后在絕緣體上硅(SOI)上制造Si MOSFET。已知在SOI結構上建立的Si MOSFET具有優(yōu)于在塊體Si上建立的Si MOSFET的多個優(yōu)點。這樣的優(yōu)點之一是減小了關斷狀態(tài)的泄漏電流，從而提高了在較高溫度下操作的能力。這個特征增強了級聯(lián)開關的總體高溫操作能力，所述總體高溫處理能力由于Si與SiC相比因其較小的帶隙而只能在較低溫度下操作的事實而受到Si MOSFET的限制。

圖6A和6B示出了在使用第一方法或第二方法制造硅MOSFET之后的分別為第一實施方式和第二實施方式的集成級聯(lián)開關的示意截面圖。使用第一方法(即晶片結合)或第二方法(即使多晶硅重結晶)來在已經(jīng)形成于電介質(zhì)層214之上的Si層上制造Si MOSFET。Si MOSFET的制造步驟包括用于形成p型本體區(qū)208、以及重摻雜n型源極區(qū)209和漏極區(qū)220的注入和擴散過程。然后對Si表面進行氧化，隨后形成多晶硅柵極。隨后形成鎢通路210，以將VJFET的源極211與Si MOSFET的漏極220連接。然后沉積層間電介質(zhì)203。接下來，在第一實施方式中，如圖6A所示，形成鎢通路210以將Si MOSFET的源極區(qū)209與源極接觸部201連接。在第一實施方式的情況下，在單元外部形成單獨的深的通路，以將Si MOSFET的源極與SiC VJFET的柵極短路。在第二實施方式中，如圖6B所示，鎢通路221穿過Si MOSFET延伸在SiC VJFET的柵極接觸部216上停止，使Si MOSFET的源極覆蓋金屬201與Si MOSFET的源極區(qū)209和SiC VJFET的柵極接觸部216短路。通過在層間電介質(zhì)203之上形成源極覆蓋金屬201來完成Si MOSFET的制造過程。用于制造Si MOSFET(包括柵極氧化)的工藝溫度需要低于800℃至900℃，因此，不應該改變或使SiC VJFET劣化。在完成Si MOSFET的制造工藝之后，SiC基底218被研磨至其最終厚度?；?18的減薄降低了來自基底218的電阻和熱阻二者。在研磨之后，如圖2A和圖2B所示，可以使用已經(jīng)被廣泛地用于制造SiC晶片的背面接觸部的激光工藝來形成背面漏極接觸部219。然后，形成了單片集成級聯(lián)開關。

當在本文中范圍用于物理性質(zhì)(如分子量)或化學性質(zhì)(如化學式)時，意在包括對于本文中的具體實施方式的所述范圍的所有組合和子組合。

在本文件中所引用或描述的每個專利、專利申請和出版物通過引用其全部內(nèi)容并入本文中。

本領域的技術人員將理解的是，可以對本發(fā)明的優(yōu)選實施方式進行許多變化和修改，并且可以在不脫離本發(fā)明的精神的情況下做出這樣的變化和修改。因此，意在所附權利要求覆蓋落在本發(fā)明的精神和范圍內(nèi)的所有這樣的等同變化。