本發(fā)明的實(shí)施例涉及集成電路器件，更具體地，涉及半導(dǎo)體器件結(jié)構(gòu)和方法。

背景技術(shù)：

半導(dǎo)體工業(yè)由于各種電子部件(例如，晶體管、二極管、電阻器、電容器等)的集成密度的不斷提高而經(jīng)歷了快速發(fā)展。很大程度上，這種集成密度的改進(jìn)源于最小部件尺寸的持續(xù)縮小(例如，朝向亞20nm節(jié)點(diǎn)縮小半導(dǎo)體工藝節(jié)點(diǎn))，這允許將更多的部件集成到給定區(qū)域中。隨著小型化、更高速度和更大帶寬以及更低功耗和等待時間的需求，對制造半導(dǎo)體管芯的更小且更具創(chuàng)造性的技術(shù)的需求增加。

然而，由于各個器件實(shí)現(xiàn)越來越小的尺寸，所以進(jìn)一步降低尺寸的能力開始成為越來越大的阻礙。如此，將更多數(shù)量的器件封裝到相同尺寸的占位面積中的能力也成為越來越大的阻礙。因此，需要開發(fā)其他技術(shù)和制造工藝來繼續(xù)在半導(dǎo)體器件的占位面積內(nèi)制造更多器件的工藝。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的實(shí)施例提供了一種半導(dǎo)體器件，包括：第一半導(dǎo)體層，位于襯底上方；第一絕緣體層，位于所述第一半導(dǎo)體層上方；第二半導(dǎo)體層，位于所述第一絕緣體層上方，其中，所述第一半導(dǎo)體層、所述第一絕緣體層和所述第二半導(dǎo)體層形成第一晶體管；第二絕緣體層，位于所述第二半導(dǎo)體層上方；以及第三半導(dǎo)體層，位于所述第二絕緣體層上方，其中，所述第二半導(dǎo)體層、所述第二絕緣體層和所述第三半導(dǎo)體層形成位于所述第一晶體管上方的第二晶體管。

本發(fā)明的另一實(shí)施例提供了一種半導(dǎo)體器件，包括：第一晶體管，形 成在襯底上方，所述第一晶體管包括：第一半導(dǎo)體層；第一絕緣體層，其中，所述第一絕緣體層包括第一單晶材料；第二半導(dǎo)體層，其中，所述第二半導(dǎo)體層包括第一外延材料；以及第二晶體管，形成在所述襯底上方，其中，所述第二晶體管被定位為與所述第一晶體管相比更加遠(yuǎn)離所述襯底，其中，所述第二晶體管還包括：所述第二半導(dǎo)體層；第二絕緣體層，位于所述第二半導(dǎo)體層上方，其中，所述第二絕緣體層包括第二單晶材料；和第三半導(dǎo)體層，位于所述第二絕緣體層上方，其中，所述第三半導(dǎo)體層包括第二外延材料。

本發(fā)明的又一實(shí)施例提供了一種制造半導(dǎo)體器件的方法，所述方法包括：在襯底上方形成第一半導(dǎo)體層；從所述第一半導(dǎo)體層生長單晶第一絕緣體層；從所述單晶第一絕緣體層生長第二半導(dǎo)體層；從所述第二半導(dǎo)體層生長單晶第二絕緣體層；從所述單晶第二絕緣體層生長第三半導(dǎo)體層；以及將所述第一半導(dǎo)體層、所述單晶第一絕緣體層、所述第二半導(dǎo)體層、所述單晶第二絕緣體層和所述第三半導(dǎo)體層圖案化為第一晶體管和第二晶體管，其中，所述第二半導(dǎo)體層是所述第一晶體管內(nèi)的柵電極和所述第二晶體管中的溝道區(qū)域。

附圖說明

當(dāng)閱讀附圖時，根據(jù)以下詳細(xì)的描述來更好地理解本發(fā)明的各個方面。注意，根據(jù)工業(yè)的標(biāo)準(zhǔn)實(shí)踐，各個部件沒有按比例繪制。實(shí)際上，為了討論的清楚，可以任意地增加或減小各個部件的尺寸。

圖1示出了根據(jù)一些實(shí)施例的多個半導(dǎo)體層和絕緣層的形成。

圖2示出了根據(jù)一些實(shí)施例的多個半導(dǎo)體層和絕緣層的圖案化。

圖3示出了根據(jù)一些實(shí)施例的多個半導(dǎo)體層的接觸件的形成。

圖4示出了根據(jù)一些實(shí)施例的包括半導(dǎo)體層和絕緣層的示例性電路圖。

圖5示出了根據(jù)一些實(shí)施例的包括多個半導(dǎo)體層和絕緣層以及金屬氧化物半導(dǎo)體高電子遷移率晶體管的混合器件。

圖6示出了根據(jù)一些實(shí)施例的包括多個半導(dǎo)體層和絕緣層以及高電子 遷移率晶體管的混合器件。

圖7示出了根據(jù)一些實(shí)施例的包括多個半導(dǎo)體層和絕緣層以及常關(guān)型器件的混合器件。

圖8示出了根據(jù)一些實(shí)施例的氮化鎵/氧化釓/氮化鎵結(jié)構(gòu)的實(shí)施例。

圖9和圖10示出了根據(jù)一些實(shí)施例的TEM圖像。

具體實(shí)施方式

以下公開提供了許多不同的用于實(shí)施本發(fā)明主題的不同特征的實(shí)施例或?qū)嵗?。以下描述部件或配置的具體實(shí)例以簡化本發(fā)明。當(dāng)然，這些僅僅是實(shí)例而不用于限制。例如，在以下的描述中，在第二部件上方或之上形成第一部件可以包括第一部件和第二部件被形成為直接接觸的實(shí)施例，并且也可以包括可以在第一部件和第二部件形成附件部件使得第一部件和第二部分沒有直接接觸的實(shí)施例。此外，本發(fā)明可以在各個實(shí)例中重復(fù)參考標(biāo)號和/或字母。這些重復(fù)是為了簡化和清楚，其本身并不表示所討論的各個實(shí)施例和/或結(jié)構(gòu)之間的關(guān)系。

此外，為了易于描述，可以使用空間相對術(shù)語(諸如“在…下方”、“之下”、“下部”、“上方”、“上部”等)以描述圖中所示一個元件或部件與另一個元件或部件的關(guān)系。除圖中所示的定向之外，空間相對術(shù)語還包括使用或操作中設(shè)備的不同定向。裝置可以以其他方式定向(旋轉(zhuǎn)90度或處于其他定向)，本文所使用的空間相對描述可因此進(jìn)行類似的解釋。

現(xiàn)在參照圖1，示出了襯底101，在襯底101上方形成有第一半導(dǎo)體層103、第一絕緣體層105、第二半導(dǎo)體層107、第二絕緣體層109和第三半導(dǎo)體層111。在一個實(shí)施例中，襯底101包括在用于結(jié)構(gòu)支持的支持基底(在圖2中未單獨(dú)示出，諸如硅基底)上生長的絕緣或半絕緣材料，諸如非晶氧化硅或氧化鋁?？蛇x地，襯底101可以是絕緣體上半導(dǎo)體，絕緣材料是單晶材料，其可以單獨(dú)生長且然后例如使用熔融接合技術(shù)接合至支持基底。可以可選地使用任何適當(dāng)?shù)牟牧虾瓦m當(dāng)?shù)男纬煞椒ā?/p>

第一半導(dǎo)體層103可以是將用于形成第三溝道211(在圖1中未示出 但以下參照圖2進(jìn)行了進(jìn)一步的說明和描述)并且還用作生長第一絕緣體層105的基底材料的半導(dǎo)體材料。在一個實(shí)施例中，半導(dǎo)體材料可以是砷化鎵，盡管也可以可選地使用任何其他適當(dāng)?shù)陌雽?dǎo)體材料，諸如氮化鎵(可具有大密度的位錯而不影響性能)、氮化鋁鎵、氮化銦鎵、砷化鋁鎵或砷化銦鎵。

可以使用諸如分子束外延(MBE)或金屬有機(jī)化學(xué)氣相沉積(MOCVD)的沉積或生長工藝在襯底101上方生長第一半導(dǎo)體層103。在第一半導(dǎo)體層103是砷化鎵的實(shí)施例中，使用諸如鎵和砷的前體的分子束外延工藝可被使用來在襯底101上將第一半導(dǎo)體層103生長到大約10nm和大約50nm之間(諸如大約20nm)的第一厚度T₁。然而，可以可選地使用任何其他適當(dāng)?shù)男纬煞椒ㄒ约叭魏纹渌m當(dāng)?shù)暮穸取?/p>

此外，第一半導(dǎo)體層103可以在襯底101上方生長時被摻雜。在一個實(shí)施例中，第一半導(dǎo)體層103可以摻雜有適合用于由第一半導(dǎo)體層103形成的器件類型的摻雜物。例如，在期望由第一半導(dǎo)體層103形成NMOS器件的實(shí)施例中，第一半導(dǎo)體層103可以摻雜有諸如硼或鎵的P型摻雜物?？蛇x地，如果期望由第一半導(dǎo)體層103形成PMOS器件，則可以使用諸如磷或砷的N型摻雜物。

在一個實(shí)施例中，摻雜物隨著第一半導(dǎo)體層103被生長而引入第一半導(dǎo)體層103的材料(例如，砷化鎵)。例如，在外延生長工藝期間，包括期望摻雜物的前體與用于第一半導(dǎo)體層103的材料的前體反應(yīng)物一起被原位放置在反應(yīng)器中。如此，摻雜物被引入第一半導(dǎo)體層103的材料并且結(jié)合到第一半導(dǎo)體層103的材料中來為第一半導(dǎo)體層103提供期望的導(dǎo)電性。

可選地，可以在生長第一半導(dǎo)體層103的材料(例如，砷化鎵)之后引入摻雜物。在該實(shí)施例中，生長第一半導(dǎo)體層103的材料而不具有摻雜物，并且諸如注入工藝或擴(kuò)散工藝的引入工藝被用于將摻雜物引入第一半導(dǎo)體層103。一旦摻雜物被引入，就可以執(zhí)行退火來激活摻雜物。

第一絕緣體層105形成在第一半導(dǎo)體層103上方以隔離第一半導(dǎo)體層103與上覆層(例如，第二半導(dǎo)體層107)的直接電連接。此外，在一個實(shí)施例中，第一絕緣體層105被形成為允許將第一絕緣體層105用作成核層 來生長第二半導(dǎo)體層107。如此，第一絕緣體層105可以是諸如單晶氧化物的材料，諸如氧化釓(Gd₂O₃)、氧化鋁(Al₂O₃)或氧化鉿(HfO₂)。然而，任何適當(dāng)?shù)牟牧隙伎梢钥蛇x地用于形成單晶氧化物。

可以使用諸如分子束外延(MBE)的外延工藝來形成第一絕緣體層105，盡管可以可選地使用形成單晶的其他適當(dāng)沉積工藝，諸如原子層沉積(ALD)。在第一絕緣體層105是氧化釓且第一絕緣體層105使用分子束外延工藝形成的實(shí)施例中，諸如Gd[OC(CH₃)₂CH(Ch₃)₂]₃和H₂O的前體可用于將第一絕緣體層105形成為允許單晶同時還適合用作下面的第一半導(dǎo)體層103的柵極電介質(zhì)的第二厚度T₂。如此，雖然至少部分地基于期望的柵極電壓調(diào)整第一絕緣體層105的精確厚度(下面參照圖4進(jìn)行詳細(xì)描述)，但在一個實(shí)施例中，第二厚度T₂可以在大約6埃和大約20nm之間，諸如大約1nm。然而，可以可選地使用任何適當(dāng)?shù)闹圃旆椒ê秃穸取?/p>

第二半導(dǎo)體層107形成在第一絕緣體層105上方并包括可以在第一絕緣體層105的單晶材料上生長的半導(dǎo)體材料。在一個實(shí)施例中，第二半導(dǎo)體層107可以是類似于第一半導(dǎo)體層103的半導(dǎo)體材料(諸如砷化鎵)，盡管可以可選地使用任何其他適當(dāng)?shù)陌雽?dǎo)體材料，諸如氮化鎵、氮化鋁鎵、氮化銦鎵、砷化鋁鎵或砷化銦鎵。

可以使用諸如分子束外延(MBE)或金屬有機(jī)化學(xué)氣相沉積(MOCVD)的沉積或生長工藝來形成第二半導(dǎo)體層107。在一個實(shí)施例中，第二半導(dǎo)體層107可以被生長為大約10nn和大約40nm之間(諸如大約15nm)的第三厚度T₃。然而，可以可選地使用任何其他適當(dāng)?shù)男纬煞椒ㄒ约叭魏纹渌m當(dāng)?shù)暮穸取?/p>

此外，類似于第一半導(dǎo)體層103，第二半導(dǎo)體層107也可以摻雜有適當(dāng)?shù)膿诫s物。在一個實(shí)施例中，第二半導(dǎo)體層107可摻雜有基于由第二半導(dǎo)體層107形成的器件類型(例如，PMOS、NMOS等)的摻雜物。可以在生長第二半導(dǎo)體層107時原位將摻雜物放入第二半導(dǎo)體層107內(nèi)或者在生長第二半導(dǎo)體層107之后利用注入或其他適當(dāng)工藝來放置摻雜物。

第二絕緣體層109形成在第二半導(dǎo)體層107上方以隔離第二半導(dǎo)體層107與上覆層(例如，第三半導(dǎo)體層111)的直接電連接。在一個實(shí)施例中， 第二絕緣體層109被形成為允許將第二絕緣體層109用作成核層來形成第三半導(dǎo)體層111。如此，第二絕緣體層109可以是諸如單晶氧化物的材料，諸如氧化釓(Gd₂O₃)、Al₂O₃或HfO₂。然而，任何適當(dāng)?shù)牟牧隙伎梢钥蛇x地用于形成單晶氧化物。

可以使用諸如分子束外延(MBE)的外延工藝來形成第二絕緣體層109，盡管可以可選地使用形成單晶的其他適當(dāng)沉積工藝，諸如原子層沉積(ALD)。在第二絕緣體層109是氧化釓且第二絕緣體層109使用分子束外延工藝形成的實(shí)施例中，諸如Gd[OC(CH₃)₂CH(Ch₃)₂]₃和H₂O的前體可用于將第二絕緣體層109形成為允許單晶同時還適合用作下面的第二半導(dǎo)體層107的柵極電介質(zhì)的第四厚度T₄。如此，雖然至少部分地基于期望的柵極電壓調(diào)整第二絕緣體層109的精確厚度(下面參照圖4進(jìn)行詳細(xì)描述)，但在一個實(shí)施例中，第四厚度T₄可以在大約6埃和大約20nm之間，諸如大約5nm。然而，可以可選地使用任何適當(dāng)?shù)闹圃旆椒ê秃穸取?/p>

第三半導(dǎo)體層111形成在第二絕緣體層109上方并包括可以在第二絕緣體層109上生長的半導(dǎo)體材料。在一個實(shí)施例中，第三半導(dǎo)體層111可以是類似于第一半導(dǎo)體層103的半導(dǎo)體材料(諸如砷化鎵)，盡管可以可選地使用任何其他適當(dāng)?shù)陌雽?dǎo)體材料，諸如氮化鎵、氮化鋁鎵、氮化銦鎵、砷化鋁鎵或砷化銦鎵。

可以使用諸如分子束外延(MBE)或金屬有機(jī)化學(xué)氣相沉積(MOCVD)的沉積或生長工藝(將第二絕緣體層109用作成核層)來形成第三半導(dǎo)體層111。在砷化鎵被用作第三半導(dǎo)體層111的材料的實(shí)施例中，諸如鎵和砷的前體可在分子束外延工藝中用于將第三半導(dǎo)體層111生長到大約3nm和大約50nm之間(諸如大約5nm)的第五厚度T₅。然而，可以可選地使用任何其他適當(dāng)?shù)男纬煞椒ㄒ约叭魏纹渌m當(dāng)?shù)暮穸取?/p>

圖1還示出了根據(jù)一些實(shí)施例的柵極電介質(zhì)113和柵電極115的任選形成。柵極電介質(zhì)113和柵電極115可通過本領(lǐng)域已知的任何適當(dāng)工藝形成在第三半導(dǎo)體層111上。柵極電介質(zhì)113可以是高K介電材料，諸如氧化硅、氮氧化硅、氮化硅、氧化物、含氮氧化物、氧化鋁、氧化鑭、氧化鉿、氧化鋯、氮氧化鉿、它們的組合等。在一個實(shí)施例中，柵極電介質(zhì)113 可以具有大于約4的相對介電常數(shù)值。

在柵極電介質(zhì)113包括氧化物層的實(shí)施例中，可以通過將原硅酸四乙酯(TEOS)和氧用作前體的化學(xué)氣相沉積(CVD)技術(shù)來形成柵極電介質(zhì)113。在一個實(shí)施例中，柵極電介質(zhì)113可具有大約8埃和大約50埃之間的厚度，諸如大約16埃。

柵電極115可包括導(dǎo)電材料，諸如金屬(例如，鉭、鈦、鉬、鎢、鉑、鋁、鉿、釕)、金屬硅化物(例如，硅化鈦、硅化鈷、硅化鎳、硅化鉭)、金屬氮化物(例如，氮化鈦、氮化鉭)、摻雜多晶硅、其他導(dǎo)電材料或它們的組合。在一個實(shí)例中，非晶硅被沉積并再結(jié)晶來創(chuàng)建多晶硅。在柵電極115是多晶硅的實(shí)施例中，可以通過低壓化學(xué)氣相沉積(LPCVD)將摻雜或非摻雜多晶硅沉積到大約100埃至大約2500埃之間(諸如大約1500埃)的厚度來形成柵電極115。

圖2示出了柵電極115、柵極電介質(zhì)113、第一半導(dǎo)體層103、第一絕緣體層105、第二半導(dǎo)體層107、第二絕緣體層109和第三半導(dǎo)體層111的圖案化。在一個實(shí)施例中，第一光刻膠(未單獨(dú)示出)被放置在柵電極115上方，然后被暴露給圖案化能量源并進(jìn)行顯影以將第一光刻膠形成為掩模。一旦被掩蔽，就可以使用例如反應(yīng)離子蝕刻來蝕刻柵電極115，以使用一個或多個蝕刻工藝將第一光刻膠的圖案轉(zhuǎn)印到柵電極115和柵極電介質(zhì)113中。一旦圖案被轉(zhuǎn)印，就可以使用諸如灰化的工藝來去除第一光刻膠，從而增加第一光刻膠的溫度直到第一光刻膠經(jīng)受熱分解并容易被去除。

在去除第一光刻膠之后，第二光刻膠(在圖2中也未示出)可以被放置在圖案化的柵電極115和柵極電介質(zhì)113上方以及第三半導(dǎo)體層111的露出部分上方。可以重復(fù)第二光刻膠的曝光、顯影、蝕刻和去除的類似工藝以圖案化第三半導(dǎo)體層111。在一個實(shí)施例中，第三半導(dǎo)體層111可以被圖案化為具有大約2μm和大約20μm之間(諸如大約5μm)的第一寬度W₁。

此外，第三半導(dǎo)體層111沒有被圖案化的柵電極115和柵極電介質(zhì)113覆蓋的部分可以摻雜有摻雜物以在第一溝道203(在圖案化的柵電極115和柵極電介質(zhì)113下方延伸)的相對側(cè)上形成第一源極/漏極區(qū)域201。在 一個實(shí)施例中，第三半導(dǎo)體層111摻雜有適合用于由第三半導(dǎo)體層111形成的器件類型的摻雜物。例如，在期望由第三半導(dǎo)體層111形成NMOS器件的實(shí)施例中，第三半導(dǎo)體層111的未覆蓋部分可以摻雜有諸如磷或砷的N型摻雜物。可選地，如果期望由第三半導(dǎo)體層111形成PMOS器件，則可以使用諸如硼或鎵的P型摻雜物。在一個實(shí)施例中，可以使用諸如注入工藝或擴(kuò)散工藝的引入工藝來引入摻雜物。一旦摻雜物被引入，就可以執(zhí)行退火以激活摻雜物。

然而，雖然上面將摻雜物的引入和第一源極/漏極區(qū)域201的形成描述為在圖案化第三半導(dǎo)體層111之后執(zhí)行，但這僅僅是示例性的實(shí)施例而不用于限制實(shí)施例。相反，可以可選地使用可以在任何適當(dāng)?shù)臅r間(在圖案化第三半導(dǎo)體層111之前或之后)執(zhí)行的任何適當(dāng)?shù)男纬晒に?。所有這些工藝的組合均包括在實(shí)施例的范圍內(nèi)。

在圖案化第三半導(dǎo)體層111之后，可以圖案化第二絕緣體層109。在一個實(shí)施例中，可以執(zhí)行上面參照第三半導(dǎo)體層111的圖案化描述的類似工藝，諸如放置第三光刻膠(在圖2中未示出)、第三光刻膠的曝光和顯影、第二絕緣體層109的蝕刻以及第三光刻膠的去除。然而，可以可選地執(zhí)行圖案化第二絕緣體層109的任何適當(dāng)方法。此外，由于第二絕緣體層109是絕緣體層，所以沒有摻雜物被故意置入第二絕緣體層109中。在一個實(shí)施例中，第二絕緣體層109可以被圖案化為具有大約5μm和大約100μm之間(諸如大約50μm)的第二寬度W₂。

在圖案化第二絕緣體層109之后，可以圖案化第二半導(dǎo)體層107。在一個實(shí)施例中，可以對第二半導(dǎo)體層107的圖案化執(zhí)行上面類似工藝，諸如第四光刻膠(在圖2中未示出)的放置、第四光刻膠的曝光和顯影、第二半導(dǎo)體層107的蝕刻和第四光刻膠的去除。此外，可以在圖案化的第二半導(dǎo)體層107內(nèi)注入適當(dāng)?shù)膿诫s物以在第二溝道207的相對側(cè)上形成第二源極/漏極區(qū)域205?？梢钥蛇x地執(zhí)行圖案化第二半導(dǎo)體層107的任何適當(dāng)方法。在一個實(shí)施例中，第二半導(dǎo)體層107可被圖案化為具有大約10μm和大約200μm之間(諸如大約100μm)的第三寬度W₃。

在圖案化第三半導(dǎo)體層107之后，可以圖案化第一絕緣體層105。在 一個實(shí)施例中，可以執(zhí)行上面參照第二絕緣體層109的圖案化描述的類似工藝，諸如第五光刻膠(圖2中未示出)的放置、第五光刻膠的曝光和顯影、第一絕緣體層105的蝕刻以及第五光刻膠的去除。然而，由于第一絕緣體層105是絕緣體層，所以沒有故意將摻雜物放置在第一絕緣體層105內(nèi)?？梢钥蛇x地執(zhí)行圖案化第一絕緣體層105的任何適當(dāng)方法。在一個實(shí)施例中，第一絕緣體層105可以被圖案化為具有大約20μm和大約400μm之間(諸如大約150μm)的第四寬度W₄。

在第一絕緣體層105被圖案化之后，可以圖案化第一半導(dǎo)體層103。在一個實(shí)施例中，可以執(zhí)行參照第二半導(dǎo)體層107的圖案化描述的類似工藝，諸如第六光刻膠(圖2中未示出)的放置、第六光刻膠的曝光和顯影、第一半導(dǎo)體層103的蝕刻以及第六光刻膠的去除。此外，還可以在圖案化的第一半導(dǎo)體層103內(nèi)注入適當(dāng)?shù)膿诫s物以在第三溝道211的相對側(cè)上形成第三源極/漏極區(qū)域209。然而，可以可選地執(zhí)行圖案化第一半導(dǎo)體層103的任何適當(dāng)方法。在一個實(shí)施例中，第一半導(dǎo)體層103可以被圖案化為具有大約20μm和大約400μm之間(諸如大約150μm)的第五寬度W₅。

圖3示出了在第一半導(dǎo)體層103、第一絕緣體層105、第二半導(dǎo)體層107、第二絕緣體層109和第三半導(dǎo)體層111上方形成層間介電層301。在一個實(shí)施例中，層間介電層301是諸如氧化硅的介電材料，或者可選地為用于將第一半導(dǎo)體層103、第二半導(dǎo)體層107和第三半導(dǎo)體層111的表面與上覆導(dǎo)電結(jié)構(gòu)電隔離的高k介電材料。層間介電層301可以使用諸如化學(xué)氣相沉積、物理氣相沉積、原子層沉積等的沉積工藝來形成，盡管可以可選地使用任何適當(dāng)?shù)墓に嚒?/p>

圖3還示出了形成第一半導(dǎo)體層103、第二半導(dǎo)體層107和第三半導(dǎo)體層111的接觸件303。在一個實(shí)施例中，接觸件303可以淺歐姆接觸，這幫助避免各個半導(dǎo)體層之間的電流泄漏并減少回音。利用適當(dāng)?shù)墓饪毯臀g刻技術(shù)，接觸件303可以穿過層間介電層301形成。在一個實(shí)施例中，光刻膠材料用于創(chuàng)建圖案化掩模來限定接觸件303。也可以使用諸如硬掩模的附加掩模。執(zhí)行諸如各向異性或各向同性蝕刻工藝的蝕刻工藝來蝕刻層級介電層301。

然后，接觸件303被形成為接觸第一半導(dǎo)體層103、第二半導(dǎo)體層107、第三半導(dǎo)體層111以及柵電極115(如果存在的話)。接觸件303可以包括阻擋/粘合層(在圖2中未單獨(dú)示出)以防止擴(kuò)散并為接觸件303提供更好的粘合。在一個實(shí)施例中，阻擋層由鈦、氮化鈦、鉭、氮化鉭等的一層或多層形成。阻擋層可以通過化學(xué)氣相沉積形成，盡管可以可選地使用其他技術(shù)。阻擋層可以形成為大約50埃至大約500埃的組合厚度。

接觸件303可以由任何適當(dāng)?shù)膶?dǎo)電材料形成，諸如高導(dǎo)電低阻金屬、元素金屬、過渡金屬等。在示例性實(shí)施例中，接觸件303由鎢形成，盡管可以可選地使用其他材料(諸如銅)。在接觸件303由鎢形成的實(shí)施例中，可通過本領(lǐng)域已知的CVD技術(shù)來沉積接觸件303，盡管可以可選地使用任何形成方法。

金屬化層305形成在層間介電層301、第一半導(dǎo)體層103、第二半導(dǎo)體層107、第三半導(dǎo)體層111和接觸件303上方，并且可用于互連例如第一半導(dǎo)體層103、第二半導(dǎo)體層107、第三半導(dǎo)體層111與其他電路(下面參照圖4進(jìn)一步進(jìn)行描述)。在一個實(shí)施例中，金屬化層305由介電和導(dǎo)電材料的交替層形成，并且可以通過任何適當(dāng)?shù)墓に?諸如沉積、鑲嵌、雙鑲嵌等)來形成。在一個實(shí)施例中，可以具有四個金屬化層，但是介電層和導(dǎo)電材料層的精確數(shù)量取決于總體器件的設(shè)計(jì)。

通過在第一半導(dǎo)體層103、第二半導(dǎo)體層107和第三半導(dǎo)體層111之間形成第一絕緣體層105和第二絕緣體層109，形成雙層晶體管結(jié)構(gòu)，其中第一晶體管307由第一源極/漏極區(qū)域209、第三溝道211、第一絕緣體層105(用作第一晶體管307的柵極電介質(zhì))和第二半導(dǎo)體層107(用作第一晶體管307的柵電極)形成。此外，第二晶體管309由第二源極/漏極區(qū)域205、第二溝道207、第二絕緣體層109(用作第二晶體管309的柵極電介質(zhì))和第三半導(dǎo)體層111(用作第二晶體管309的柵電極)形成。

任選地，如圖3所示，第三晶體管311可以通過柵極電介質(zhì)113和柵電極115的形成而形成。在該實(shí)施例中，第三晶體管311可以由第一源極/漏極區(qū)域201、第一溝道203、柵極電介質(zhì)113和柵電極115形成。然而，如果期望的話，第三晶體管311的形成是任選的，并且不需要完成。在該 實(shí)施例中，僅僅沒有形成柵極電介質(zhì)113和柵電極115，并且第三半導(dǎo)體層111沒有分離成第一源極/漏極區(qū)域201和第一溝道203。

圖4示出了雙層晶體管結(jié)構(gòu)(不具有第三晶體管311或者第三晶體管311被“導(dǎo)通”以允許電流流過第一溝道203)的一個實(shí)施例的電路圖，其示出了操作中的雙層晶體管結(jié)構(gòu)的一個實(shí)施例。在該實(shí)施例中，第一電流通過第三半導(dǎo)體層111。在具體實(shí)施例中，大約87Hz的第一頻率的第一電流(諸如大約10nA和大約100μA之間的電流，諸如大約100nA)源于第一AC電壓源401，然后在形成第三晶體管311的實(shí)施例中，將其施加至第一個第一源極/漏極區(qū)域201(在圖4中表示為S1)或者在不形成第三晶體管311的實(shí)施例中直接施加至第三半導(dǎo)體層111。然后，電流將通過第三半導(dǎo)體層111到達(dá)另一個第一源極/漏極區(qū)域201(在圖4中標(biāo)為D1)并離開第三半導(dǎo)體層111。

在一些實(shí)施例中，如圖4所示，可使用其他元件以在第一電流路由至第一半導(dǎo)體層和從第一半導(dǎo)體層路由時幫助控制和/或保護(hù)第一電流。例如，如圖4所示，第一電容器403和第一電阻器405可以放置在第一AC電壓源401和第一個第一源極/漏極區(qū)域201之間的電路徑內(nèi)，并且第一可變DC電壓源407可放置在第二個第一源極/漏極區(qū)域201和地之間的電路徑內(nèi)。此外，為了保護(hù)電路不受震動，第二電容器409和第二可變DC電壓源411可串聯(lián)放置并連接至第一個第一源極/漏極區(qū)域201。

在具體實(shí)施例中，第一電容器可以具有大約47μF的電容，并且第一電阻器405和第二電阻器409均可具有大約100MΩ的電阻。第一可變DC電壓源407可具有小于約1V的可變DC電壓源，而第二可變DC電壓源可具有小于約1V的電壓。然而，可以可選地使用任何適當(dāng)和期望的器件，并且所有這些元件均完全包括在實(shí)施例的范圍內(nèi)。

此外，第一電流用于偏置第三半導(dǎo)體層111，使其可用于控制第二晶體管309的操作(將第二絕緣體層109用作柵極電介質(zhì)和第二溝道207)。具體地，當(dāng)?shù)谌雽?dǎo)體層111中的第一個第一源極/漏極區(qū)域201(S1)和第三半導(dǎo)體層111中的第二個第一源極/漏極區(qū)域201(D1)之間的壓差(基于準(zhǔn)四端電阻)Vs₁-Vd₁類似于第二晶體管309的柵極電壓(至少部分地基 于第二絕緣體層109的厚度，其可以被調(diào)整以獲取期望的柵極電壓)，第二晶體管309將偏移其狀態(tài)并根據(jù)由第二半導(dǎo)體層107形成的器件類型而導(dǎo)通或截止。例如，當(dāng)?shù)诙w管309的柵極電壓類似于通過第三半導(dǎo)體層111的壓差時，第三半導(dǎo)體層111被用作第二晶體管309的柵電極。

雖然控制第二晶體管309所需的精確壓差依賴于第二晶體管309的特性，但在一些實(shí)施例中，第一壓差可小于約1伏特，諸如小于約0.7伏特。然而，可以可選地使用第三半導(dǎo)體層111兩端的任何適當(dāng)?shù)膲翰睿⑶铱捎糜诳刂频诙w管309的操作的所有這些壓差均完全包括在實(shí)施例的范圍內(nèi)。

通過使第二晶體管處于“導(dǎo)通”模式來允許第二電流流過第二半導(dǎo)體層107，第二半導(dǎo)體層107可利用第二電流偏置來操作第一晶體管307。例如，第二電流(諸如大約10nA和大約500nA之間的電流)源于第二AC電壓源413，然后被施加至第一個第二源極/漏極區(qū)域205(在圖4中標(biāo)為“S2”)。此外，第二電流具有與第一電流不同的頻率，以避免電路之間的任何耦合。如此，在第一電流(通過第三半導(dǎo)體層111)具有第一頻率17Hz的實(shí)施例中，第二電流將具有諸如77Hz的第二頻率。然后，第二電流將通過第二半導(dǎo)體層107到達(dá)另一個第二源極/漏極205(在圖4中標(biāo)為D2)并離開第二半導(dǎo)體層107。

此外，與通過第三半導(dǎo)體層111的第一電流相同，可使用其他元件以在第二電流路由至第二半導(dǎo)體層107和從第二半導(dǎo)體層107路由時幫助控制和/或保護(hù)第二電流。例如，如圖4所示，第二電容器415和第三電阻器417可以放置在第二AC電壓源413和第一個第二源極/漏極區(qū)域205之間的電路徑內(nèi)，并且第三可變DC電壓源419可放置在第二個源極/漏極區(qū)域205和地之間的電路徑內(nèi)。此外，為了保護(hù)電流不受震動，第四電阻器421和第四可變DC電壓源423可串聯(lián)放置并連接至第一個第二源極/漏極區(qū)域205。

在具體實(shí)施例中，第二電容器415可具有大約34μF的電容，并且第三電阻器417和第四電阻器421均可具有大約100MΩ的電阻。第三可變DC電壓源419可具有小于約1V的可變DC電壓源，而第四可變DC電壓源423 可具有小于約1V的電壓。然而，可以可選地使用任何適當(dāng)和期望的器件，并且所有這些元件均完全包括在實(shí)施例的范圍內(nèi)。

此外，第二半導(dǎo)體層107可以被偏置以控制第一晶體管307的操作(將第一絕緣體層105用作柵極電介質(zhì)和第三溝道211)。具體地，當(dāng)?shù)诙雽?dǎo)體層107中的第一個第二源極/漏極區(qū)域205(S2)與第二半導(dǎo)體層107中的第二個源極/漏極區(qū)域205(D2)之間的壓差(例如使用準(zhǔn)四端電阻測量法來測量)Vs₂-Vd₂類似于第一晶體管307的柵極電壓(其可以通過第一絕緣體層105的厚度來調(diào)整)，并且第一晶體管307將偏移其狀態(tài)并根據(jù)由第一半導(dǎo)體層103形成的器件類型而導(dǎo)通或截止。例如，當(dāng)?shù)谝痪w管307的柵極電壓類似于通過第二半導(dǎo)體層107的壓差時，第二半導(dǎo)體層107被用作第一晶體管307的柵電極。

此外，雖然控制第一晶體管307所需的精確壓差取決于第一晶體管307的特性，但在一些實(shí)施例中，第一壓差可小于約1伏特，諸如小于約0.7伏特。然而，可以可選地使用第二半導(dǎo)體層107兩端的任何適當(dāng)?shù)膲翰睿⑶铱捎糜诳刂频谝痪w管307的操作的所有這些壓差均包括在實(shí)施例的范圍內(nèi)。

通過在穿過第二半導(dǎo)體層107的電流的控制下操作第一晶體管307，當(dāng)?shù)谝痪w管307處于“導(dǎo)通”狀態(tài)時，第三電流可通過第一半導(dǎo)體層103。第三電流可由第三AC電壓源425生成，并且例如可以是大約10nA和大約100μA之間的電流(諸如大約100nA)(使用兩端傳導(dǎo)測量)，盡管可以施加任何適當(dāng)?shù)碾娏鳌４送?，第三電流具有與第一電流或第二電流不同的頻率，以避免電路之間的任何耦合。如此，在第一電流(通過第三半導(dǎo)體層111)具有第一頻率17Hz且第二電流(通過第二半導(dǎo)體層107)具有諸如77Hz的第二頻率的實(shí)施例中，第三電流將具有諸如87Hz的第三頻率。

第三電流可以被路由(例如，通過金屬化層305)并施加至第一個第三源極/漏極區(qū)域209。通過使第一晶體管307處于“導(dǎo)通”狀態(tài)，第三電流將通過第一半導(dǎo)體層103并通過第二個第三源極/漏極區(qū)域209離開第一半導(dǎo)體層103。在一個實(shí)施例中，第三電流可被路由至其他器件(諸如緩沖放大器427)，盡管可以可選地使用任何適當(dāng)?shù)钠骷?/p>

任選地，盡管在圖4中未示出，但可以向電路添加其他器件與第一晶體管307電連接，從而幫助控制和保護(hù)電路。例如，可以使用附加電阻器、電容器、電感器、它們的組合等以幫助控制和路由期望的電流通過器件。所有這些器件均完全包括在實(shí)施例的范圍內(nèi)。

此外，雖然上面描述了兩個晶體管結(jié)構(gòu)和三個晶體管結(jié)構(gòu)(取決于第三晶體管311的存在與否)，但上面的描述是示例性的而不用于限制實(shí)施例。相反，本文描述的工藝和結(jié)構(gòu)可被擴(kuò)展為包括任何數(shù)量的晶體管結(jié)構(gòu)，諸如四晶體管結(jié)構(gòu)(例如，具有GaAs/Gd₂O₃/GaAs/Gd₂O₃/GaAs/Gd₂O₃/GaAs的分層結(jié)構(gòu))、五晶體管結(jié)構(gòu)(例如，具有GaAs/Gd₂O₃/GaAs/Gd₂O₃/GaAs/Gd₂O₃/GaAs/Gd₂O₃/GaAs的分層結(jié)構(gòu))或者甚至更多。任何數(shù)量的結(jié)構(gòu)均完全不包括在實(shí)施例的范圍內(nèi)。

通過以這些堆疊結(jié)構(gòu)形成第一半導(dǎo)體層103、第二半導(dǎo)體層107和第三半導(dǎo)體層111，可以實(shí)現(xiàn)包括多個晶體管的多層結(jié)構(gòu)200。如此，可以通過將多個器件堆疊到相同的占位面積中而大大增加了每單位面積器件的數(shù)量，并且密度可以在相同的柵極長度下加倍或者設(shè)置三倍。此外，通過提供三維集成，可以在電路的布局設(shè)計(jì)中實(shí)現(xiàn)更大的靈活性，并且可用于三維電路的設(shè)計(jì)。

圖5示出了上面參照圖1至圖4描述的多層結(jié)構(gòu)的一個應(yīng)用。在該實(shí)施例中，多層結(jié)構(gòu)200形成在襯底101的第一部分501上方，并且金屬氧化物半導(dǎo)體高電子遷移率晶體管(MOSHEMT)502形成在襯底101的第二部分503中。作為襯底101的初始開始點(diǎn)，第一半導(dǎo)體層103、第一絕緣體層105、第二半導(dǎo)體層107、第二絕緣體層109和第三半導(dǎo)體層111可如上面參照圖1所述形成。此外，隨后可如上面參照圖2所述圖案化多層結(jié)構(gòu)200的各個層。然而，在圖案化工藝期間，第三半導(dǎo)體層111、第二絕緣體層109、第二半導(dǎo)體層107和第一絕緣體層105將完全從襯底101的第二部分503中去除，同時第一半導(dǎo)體層103在襯底101的第二部分503中形成為期望形狀用于MOSHEMT 502。

一旦第一半導(dǎo)體層103被圖案化，就可以在襯底101的第二部分503內(nèi)的第一半導(dǎo)體層103上方選擇性地形成第四半導(dǎo)體層505，并且如果期 望的話進(jìn)行圖案化。在一個實(shí)施例中，第四半導(dǎo)體層505可以是具有高載流子遷移率的材料(諸如氮化鎵)，盡管可以可選地使用任何其他適當(dāng)?shù)陌雽?dǎo)體材料(諸如砷化鎵、氮化銦鎵或砷化銦鎵)。可以使用諸如分子束外延(MBE)或金屬有機(jī)化學(xué)氣相沉積(MOCVD)的沉積或生長工藝來形成第四半導(dǎo)體層505，其中在沉積工藝期間例如將(CH₃)₃Ga和NH₃用作前體材料。在一個實(shí)施例中，第四半導(dǎo)體層505可以生長到大約5nm和大約50nm之間(諸如大約10nm)的第六厚度T₆。然而，可以可選地使用任何適當(dāng)?shù)男纬煞椒ㄒ约叭魏纹渌m當(dāng)?shù)暮穸取?/p>

一旦形成第四半導(dǎo)體層505，就可以在第四半導(dǎo)體層505上方形成第三絕緣體層507和第二柵電極509以操作為MOSHEMT 502的柵極電介質(zhì)和柵電極。在一個實(shí)施例中，第三絕緣體層507和第二柵電極509可使用與上面針對柵極電介質(zhì)113和柵電極115描述的類似工藝和材料形成。然而，可以可選地使用任何適當(dāng)?shù)男纬刹牧匣蚍椒ㄓ糜诘谌^緣體層507和第二柵電極509。

可選地，可以將第二區(qū)域503內(nèi)的第四半導(dǎo)體層505用作成核層來生長第三絕緣體層507。在該實(shí)施例中，可以使用如上面參照第一絕緣體層105描述的材料和工藝來生長第三絕緣體層507，諸如通過使用分子束外延來形成氧化釓層。然而，任何可選的材料或制造方法都可用于形成第三絕緣體層507。

一旦形成第二柵電極509和第三絕緣體層507，就可以圖案化第二柵電極509、第三絕緣體層507和第四半導(dǎo)體層505(如果期望的話)以形成MOSHEMT 502。在一個實(shí)施例中，可以在形成每個層之后單獨(dú)圖案化每個層，例如使用如上面參照圖2描述的光刻掩蔽和蝕刻工藝?？蛇x地，可以在圖案化第一半導(dǎo)體層103之后形成第四半導(dǎo)體層505。可以執(zhí)行任何適當(dāng)?shù)男纬珊蛨D案化工藝的組合以集成多層結(jié)構(gòu)和MOSHEMT 502的制造工藝。

一旦與多層結(jié)構(gòu)200一起形成MOSHEMT 502，就可以在多層結(jié)構(gòu)200和MOSHEMT 502上方形成層間介電層301、接觸件303和金屬化層305。層間介電層301、接觸件303和金屬化層305如上面參照圖3所述來形成， 其中附加的接觸件303延伸穿過第四半導(dǎo)體層505到達(dá)第一半導(dǎo)體層103。

通過在襯底101上制造多層結(jié)構(gòu)200和MOSHEMT 502，多種類型的電路可以組合到單個襯底上。例如，通過在襯底101的不同區(qū)域(例如，第一部分501和第二部分503)中選擇性地生長多層結(jié)構(gòu)200和MOSHEMT 502，可以在同一晶圓上組合模擬電路和數(shù)字電路。如此，可以在集成電路的設(shè)計(jì)和制造中實(shí)現(xiàn)更大的靈活性。

圖6示出了在襯底101的第一部分501內(nèi)使用上面參照圖1至圖4描述的多層結(jié)構(gòu)200以及高電子遷移率晶體管600形成在襯底101的第三部分601內(nèi)的另一實(shí)施例。在該實(shí)施例中，第一半導(dǎo)體層103和多層結(jié)構(gòu)200的剩余部分可以如上面參照圖1至圖4所述形成，諸如通過例如使用光刻掩蔽和蝕刻工藝將每一層形成和然后圖案化為期望的形狀。然而，在該實(shí)施例中，在第一半導(dǎo)體層103的圖案化期間，第一半導(dǎo)體層103在襯底101的第一部分501和第三部分601中均被圖案化。

如此，第一半導(dǎo)體層103可用作生長隨后的第五半導(dǎo)體層603的基底。在一個實(shí)施例中，第五半導(dǎo)體層603包括具有高載流子遷移率的半導(dǎo)體材料(諸如氮化鎵)，盡管可以可選地使用任何適當(dāng)?shù)牟牧?，諸如氮化銦鎵、砷化鎵或砷化銦鎵。在一個實(shí)施例中，可以使用諸如分子束外延(MBE)或金屬有機(jī)化學(xué)氣相沉積(MOCVD)的沉積或生長工藝來形成第五半導(dǎo)體層603。在一個實(shí)施例中，可以使用諸如NH₃和(CH₃)₃Ga的前體來將第五半導(dǎo)體層603生長到大約5nm和大約50nm之間(諸如大約10nm)的第七厚度T₇。然而，可以可選地使用任何其他適當(dāng)?shù)男纬煞椒ê腿魏纹渌m當(dāng)?shù)暮穸取?/p>

一旦形成第五半導(dǎo)體層603，就可以在第五半導(dǎo)體層603上方形成第三柵電極605。在一個實(shí)施例中，可以使用如上面針對柵電極115描述的類似工藝和材料來形成第三柵電極605。然而，可以可選地使用任何適當(dāng)?shù)牟牧匣蛐纬煞椒▉碛糜诘谌龞烹姌O605。

一旦與多層結(jié)構(gòu)200一起形成高電子遷移率晶體管600，就可以在多層結(jié)構(gòu)200和高電子遷移率晶體管600上方形成層間介電層301、接觸件303和金屬化層305。層間介電層301、接觸件303和金屬化層305如上面 參照圖3所述來形成，其中附加的接觸件303延伸穿過第五半導(dǎo)體層603到達(dá)第一半導(dǎo)體層103。

通過與高電子遷移率晶體管600一起使用多層結(jié)構(gòu)的工藝和材料，多層結(jié)構(gòu)可以集成到與其他器件相同的襯底(例如，襯底101)上。例如，模擬電路和高電子遷移率晶體管可以組合到同一晶圓上。如此，工藝可以以更加有效的方式來獲取具有較大差異的器件。

圖7示出了多層結(jié)構(gòu)與其他器件(諸如常關(guān)型器件700)集成的又一實(shí)施例。在該實(shí)施例中，多層結(jié)構(gòu)200形成在襯底101的第一部分501中，并且常關(guān)型器件700形成在襯底101的第四部分701中。在該實(shí)施例中，多層結(jié)構(gòu)200如上面參照圖1至圖4所述來形成，其中多層結(jié)構(gòu)200的所有材料(例如，第一半導(dǎo)體層103、第一絕緣體層105、第二半導(dǎo)體層107、第二絕緣體層109和第三半導(dǎo)體層111)被圖案化并從襯底101的第四部分701中去除。

一旦從襯底101的第四部分701中去除多層結(jié)構(gòu)200的元件，就可以在襯底101的第四部分701中形成第六半導(dǎo)體層703。在一個實(shí)施例中，第六半導(dǎo)體層703包括諸如氮化鎵或砷化鎵的半導(dǎo)體材料，盡管可以可選地使用任何其他適當(dāng)?shù)牟牧稀?/p>

在一個實(shí)施例中，可以使用諸如分子束外延(MBE)或金屬有機(jī)化學(xué)氣相沉積(MOCVD)的沉積或生長工藝來形成第六半導(dǎo)體層703，以在襯底101上生長第六半導(dǎo)體層703。在一個實(shí)施例中，第六半導(dǎo)體層703可以利用諸如(CH₃)₃Ga和NH₃的前體來將第六半導(dǎo)體層703生長到大約5nm和大約40nm之間(諸如大約10nm)的第八厚度T₈。然而，可以可選地使用任何其他適當(dāng)?shù)男纬煞椒ê腿魏纹渌m當(dāng)?shù)暮穸取?/p>

一旦形成第六半導(dǎo)體層703，就可以在第六半導(dǎo)體層703上形成第三絕緣體層705。在一個實(shí)施例中，第三絕緣體層705可以由與第一絕緣體層105類似的材料和類似工藝(上面參照圖1所述)來形成，并且將第六半導(dǎo)體層703用作成核層來生長。然而，可以可選地使用任何其他適當(dāng)?shù)慕殡姴牧?諸如上面參照圖1中的柵極電介質(zhì)113所描述的介電材料)。所有這些材料和工藝均完全包括在實(shí)施例的范圍內(nèi)。

在形成第三絕緣體層705之后，可以在第三絕緣體層705上方形成第四柵電極707。在一個實(shí)施例中，可以使用上面針對柵電極115描述的類似工藝和材料來形成第四柵電極707。然而，可以可選地使用任何適當(dāng)?shù)牟牧匣蛐纬煞椒ㄓ糜诘谒臇烹姌O707。

一旦與多層結(jié)構(gòu)200一起形成常關(guān)型器件700，就可以針對多層結(jié)構(gòu)200和常關(guān)型器件700形成層間介電層301、接觸件303和金屬化層305。層間介電層301、接觸件303和金屬化層305如上面參照圖3所述來形成，其中附加的接觸件303延伸穿過第三絕緣體層705到達(dá)第六半導(dǎo)體層703。

通過與常關(guān)型器件700一起使用多層結(jié)構(gòu)200的工藝和材料，多層結(jié)構(gòu)200可以集成到與其他器件相同的襯底(例如，襯底101)上。例如，模擬電路和常關(guān)型結(jié)構(gòu)可以組合到同一晶圓上。如此，工藝可以以更加有效的方式獲取更可變的器件。

圖8至圖10示出了本文描述的實(shí)施例可使用的不同具體實(shí)施例。首先參照圖8，示出了襯底101由氧化鋁(Al₂O₃₎制成、第一半導(dǎo)體層103由氮化鎵(GaN)形成、第一絕緣體層105由氧化釓(Gd₂O₃)形成且第二半導(dǎo)體層107由氮化鎵(GaN)形成的實(shí)施例。在該實(shí)施例中，氧化鋁具有塊狀(0001)晶體定向、4.758埃的面內(nèi)晶格常數(shù)和12.99埃的面外晶格常數(shù)。此外，氧化鋁可具有30度旋轉(zhuǎn)的表面定向，其中氧化鋁的表面具有4.12埃的面內(nèi)晶格常數(shù)。

在氧化鋁上生長的氮化鎵的第一半導(dǎo)體層103具有(001)的晶體定向、3.189埃的面內(nèi)晶格常數(shù)以及5.185埃的面外晶格常數(shù)。在氮化鎵(GaN)上生長的氧化釓(Gd₂O₃)的第一絕緣體層105(不具有面內(nèi)旋轉(zhuǎn))具有(001)的晶體定向、3.86埃的面內(nèi)晶格常數(shù)以及6.16埃的面外晶格常數(shù)。最后，在氧化釓(Gd₂O₃)的第一絕緣體層105上生長的不具有面內(nèi)旋轉(zhuǎn)的氮化鎵的第二半導(dǎo)體層107具有(001)的晶體定向、3.189埃的面內(nèi)晶格常數(shù)以及5.185埃的面外晶格常數(shù)。

圖9示出了在氧化釓(Gd₂O₃)上生長的氮化鎵的另一實(shí)施例的TEM圖像，其中氧化釓自身在氧化鋁上生長的氮化鎵上生長(在該圖中沒有示出氧化鋁但其存在于底部氮化鎵層下方)。在該實(shí)例中，氮化鎵在氧化鋁 上生長到大約0.64μm的厚度，并且氧化釓(Gd₂O₃)在氮化鎵上生長到24埃的厚度。在圖9中通過標(biāo)為901的箭頭指出的不同位錯在氧化釓(Gd₂O₃)的一側(cè)上與氧化釓(Gd₂O₃)的另一側(cè)上的氮化鎵中不同。

圖10示出了獨(dú)立的TEM圖像，其示出了在外延生長的砷化鎵層上方另外生長氧化釓(Gd₂O₃)。在該實(shí)施例中，氧化釓(Gd₂O₃)生長到通過TEM測量的25埃的厚度(或者通過橢圓測量法測量的18埃)。砷化鎵在氧化釓(Gd₂O₃)上方生長到0.54μm的厚度。

根據(jù)一個實(shí)施例，提供了一種半導(dǎo)體器件，包括位于襯底上方的第一半導(dǎo)體層以及位于第一半導(dǎo)體層上方的第一絕緣體層。第二半導(dǎo)體層位于第一絕緣體上上方，其中第一半導(dǎo)體層、第一絕緣體層和第二半導(dǎo)體層形成第一晶體管。第二絕緣體層位于第二半導(dǎo)體層上方，并且第三半導(dǎo)體層位于第二絕緣體層上方，其中第二半導(dǎo)體層、第二絕緣體層和第三半導(dǎo)體層形成位于第一晶體管上方的第二晶體管。

在上述半導(dǎo)體器件中，還包括：柵極電介質(zhì)，位于所述第三半導(dǎo)體層上方；以及柵電極，位于所述柵極電介質(zhì)上方，其中，所述柵極電介質(zhì)、所述柵電極和所述第三半導(dǎo)體層形成位于所述第二晶體管上方的第三晶體管。

在上述半導(dǎo)體器件中，其中，所述第一絕緣體層包括第一單晶材料。

在上述半導(dǎo)體器件中，其中，所述第一絕緣體層包括第一單晶材料，所述第二絕緣體層包括第二單晶材料。

在上述半導(dǎo)體器件中，其中，所述第一絕緣體層包括第一單晶材料，所述第二半導(dǎo)體層是外延層。

在上述半導(dǎo)體器件中，其中，所述第一絕緣體層包括第一單晶材料，所述第二半導(dǎo)體層是外延層，所述第二絕緣體層是外延層。

在上述半導(dǎo)體器件中，其中，所述第一絕緣體層包括氧化釓，并且所述第二絕緣體層包括砷化鎵。

根據(jù)另一實(shí)施例，提供了一種半導(dǎo)體器件，包括形成在襯底上方的第一晶體管，第一晶體管包括第一半導(dǎo)體層、第一絕緣體層和第二半導(dǎo)體層，其中第一絕緣體層包括第一單晶材料，第二半導(dǎo)體層包括第一外延材料。 第二晶體管形成在襯底上方，其中，第二晶體管比第一晶體管更遠(yuǎn)離襯底，第二晶體管還包括第二半導(dǎo)體層、位于第二半導(dǎo)體層上方的第二絕緣體層和位于第二絕緣體層上方的第三半導(dǎo)體層，其中第二絕緣體層包括第二單晶材料，并且第三半導(dǎo)體層包括第二外延材料。

在上述半導(dǎo)體器件中，還包括位于所述襯底上的半導(dǎo)體器件，所述半導(dǎo)體器件包括：第四半導(dǎo)體層，其中，所述第一半導(dǎo)體層包括第一材料且所述第四半導(dǎo)體層包括所述第一材料；以及第五半導(dǎo)體層，與所述第四半導(dǎo)體物理接觸，其中，所述第五半導(dǎo)體層包括不同于所述第一材料的第三外延材料。

在上述半導(dǎo)體器件中，還包括位于所述襯底上的半導(dǎo)體器件，所述半導(dǎo)體器件包括：第四半導(dǎo)體層，其中，所述第一半導(dǎo)體層包括第一材料且所述第四半導(dǎo)體層包括所述第一材料；第五半導(dǎo)體層，與所述第四半導(dǎo)體層物理接觸，其中，所述第五半導(dǎo)體層包括不同于所述第一材料的第二材料；以及柵電極，位于所述第五半導(dǎo)體層上方。

在上述半導(dǎo)體器件中，還包括位于所述襯底上的半導(dǎo)體器件，所述半導(dǎo)體器件包括：第四半導(dǎo)體層，位于所述襯底上方，其中，所述第一半導(dǎo)體層包括第一材料且所述第四半導(dǎo)體層包括不同于所述第一材料的第二材料；第三絕緣體層，位于所述第四半導(dǎo)體層上方，其中，所述第一絕緣體層包括第一材料且所述第三絕緣體層包括所述第一材料；以及柵電極，位于所述第三絕緣體層上方。

在上述半導(dǎo)體器件中，還包括位于所述襯底上的半導(dǎo)體器件，所述半導(dǎo)體器件包括：第四半導(dǎo)體層，位于所述襯底上方，其中，所述第一半導(dǎo)體層包括第一材料且所述第四半導(dǎo)體層包括不同于所述第一材料的第二材料；第三絕緣體層，位于所述第四半導(dǎo)體層上方，其中，所述第一絕緣體層包括第一材料且所述第三絕緣體層包括所述第一材料；以及柵電極，位于所述第三絕緣體層上方，其中，所述第一材料包括氧化釓。

在上述半導(dǎo)體器件中，還包括電連接至所述第一半導(dǎo)體層的淺歐姆接觸件。

在上述半導(dǎo)體器件中，其中，所述第一絕緣體層包括氧化釓且所述第 二絕緣體層包括砷化鎵。

根據(jù)又一實(shí)施例，提供了一種制造半導(dǎo)體器件的方法，該方法包括：在襯底上方形成第一半導(dǎo)體層以及從第一半導(dǎo)體層生長單晶第一絕緣體層。從單晶第一絕緣體層生長第二半導(dǎo)體層，并且從第二半導(dǎo)體層生長單晶第二絕緣體層。從單晶第二絕緣體層生長第三半導(dǎo)體層，并且第一半導(dǎo)體層、單晶第一絕緣體層、第二半導(dǎo)體層、單晶第二絕緣體層和第三半導(dǎo)體層被圖案化為第一晶體管和第二晶體管，其中第二半導(dǎo)體層是第一晶體管內(nèi)的柵電極和第二晶體管中的溝道區(qū)域。

在上述方法中，其中，生長所述單晶第一絕緣體層還包括：至少部分地使用外延工藝生長所述單晶第一絕緣體層。

在上述方法中，其中，生長所述單晶第一絕緣體層還包括：至少部分地使用外延工藝生長所述單晶第一絕緣體層，生長所述第二半導(dǎo)體層還包括：至少部分地使用外延工藝生長所述第二半導(dǎo)體層。

在上述方法中，還包括制造所述第一晶體管和所述第二晶體管的淺歐姆接觸件。

在上述方法中，其中，生長所述單晶第一絕緣體層還包括生長氧化釓。

在上述方法中，其中，生長所述第二半導(dǎo)體層還包括生長砷化鎵。

上面論述了多個實(shí)施例的特征使得本領(lǐng)域技術(shù)人員能夠更好地理解本發(fā)明的各個方面。本領(lǐng)域技術(shù)人員應(yīng)該理解，他們可以容易地以本公開為基礎(chǔ)設(shè)計(jì)或修改用于執(zhí)行與本文所述實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點(diǎn)的其他工藝和結(jié)構(gòu)。本領(lǐng)域技術(shù)人員還應(yīng)該意識到，這些等效結(jié)構(gòu)不背離本發(fā)明的精神和范圍，并且可以在不背離本發(fā)明的精神和范圍的情況下做出各種變化、替換和改變。