技術(shù)領(lǐng)域

本申請涉及集成電路，以及更特別地，涉及具有保護(hù)環(huán)的集成電路。

背景技術(shù)：

集成電路一般包括數(shù)字電路系統(tǒng)、模擬電路系統(tǒng)、和/或其他在半導(dǎo)體襯底中形成的功能電路系統(tǒng)。在典型的情形中，集成電路之中的內(nèi)部電路系統(tǒng)通過輸入-輸出焊盤被耦接至外部設(shè)備。噪聲能夠通過焊盤從外部設(shè)備潛在地泄露到內(nèi)部電路系統(tǒng)。經(jīng)由輸入-輸出焊盤進(jìn)入集成電路的噪聲或集成電路中從一個(gè)有源/干擾源電路到另一個(gè)受害者電路的噪聲能夠使電路性能降級，特別是在高速應(yīng)用中。

為了提供更好的噪聲隔離，經(jīng)常提供具有保護(hù)環(huán)的集成電路。例如，保護(hù)環(huán)可以圍繞內(nèi)部電路系統(tǒng)形成，以幫助阻擋來自外部設(shè)備的噪聲泄漏進(jìn)入集成電路中。如另一個(gè)示例，保護(hù)環(huán)可以圍繞敏感電路形成，以將該敏感電路與噪聲隔離或與集成電路上的附近的電路系統(tǒng)生成的干擾隔離。

在具有平面互補(bǔ)金屬-氧化物-半導(dǎo)體(CMOS)晶體管(即，具有在平面襯底上方的柵氧化層襯墊上形成的多晶硅柵導(dǎo)體的晶體管)的集成電路上形成的傳統(tǒng)的保護(hù)環(huán)通過在平面襯底中植入摻雜劑形成，以在相同摻雜類型的阱中構(gòu)建擴(kuò)散區(qū)。例如，p+擴(kuò)散區(qū)在p-阱中形成以形成p+保護(hù)環(huán)，反之，n+擴(kuò)散區(qū)在n-阱中形成以形成n+保護(hù)環(huán)。高密度歐姆接觸直接在n+/p+擴(kuò)散區(qū)上形成以幫助使擴(kuò)散區(qū)被偏置到合適的電壓電平。以此種方法形成的傳統(tǒng)的保護(hù)環(huán)可以作為圍繞被隔離的特定電路的固體連續(xù)(即，無損壞)環(huán)結(jié)構(gòu)形成。

為了提供在較小工藝節(jié)點(diǎn)處的晶體管器件的改進(jìn)控制，多柵極“非平面”晶體管結(jié)構(gòu)諸如鰭式場效應(yīng)晶體管(FinFET)已經(jīng)被開發(fā)。但是，F(xiàn)inFET的制造設(shè)計(jì)規(guī)則限制了擴(kuò)散區(qū)的寬度。因此，在具有FinFET器件的集成電路上形成的保護(hù)環(huán)不能作為固體連續(xù)環(huán)結(jié)構(gòu)形成，并且將會因此顯示出沿著保護(hù) 環(huán)外圍的間隙。通過這些間隙傳播的噪聲能夠嚴(yán)格地限制電路性能，尤其當(dāng)襯底顯示低電阻時(shí)，襯底顯示低電阻是典型用于FinFET的加工工藝。

本文中在此背景下提出了實(shí)施例。

技術(shù)實(shí)現(xiàn)要素：

提供了包括諸如鰭式場效應(yīng)晶體管(FinFET)的非平面晶體管或其他類型的多柵極器件的集成電路。根據(jù)一個(gè)實(shí)施例，集成電路可以包括圍繞非平面晶體管形成和被配置為消除非平面晶體管和保護(hù)環(huán)外側(cè)的電路系統(tǒng)之間的任何直接噪聲泄漏路徑的保護(hù)環(huán)。

保護(hù)環(huán)可以具有外圍并且可以包括沿著其外圍形成的多個(gè)離散的擴(kuò)散區(qū)域。沿著其外圍的第一邊緣可以包括基本矩形的擴(kuò)散區(qū)條。沿著其外圍的第二邊緣可以包括多個(gè)交錯(cuò)的(interleaved)非矩形擴(kuò)散區(qū)。交錯(cuò)的非矩形擴(kuò)散區(qū)可以是L形擴(kuò)散區(qū)、T形擴(kuò)散區(qū)、Z形擴(kuò)散區(qū)、十字形擴(kuò)散區(qū)，或其他適當(dāng)形狀的擴(kuò)散區(qū)。

在一個(gè)適當(dāng)安排中，多個(gè)交錯(cuò)的非矩形擴(kuò)散區(qū)可以包括成對的聯(lián)鎖(interlocking)L形擴(kuò)散區(qū)。在另一個(gè)適當(dāng)安排中，多個(gè)交錯(cuò)的非矩形擴(kuò)散區(qū)可以包括相錯(cuò)的(staggered)L形擴(kuò)散區(qū)。如果期望的話，保護(hù)環(huán)的第二邊緣可以進(jìn)一步包括附加的多個(gè)交錯(cuò)的非矩形擴(kuò)散區(qū)，其中該多個(gè)交錯(cuò)的非矩形擴(kuò)散區(qū)和附加的多個(gè)交錯(cuò)的非矩形擴(kuò)散區(qū)各自互相橫向偏移，以幫助消除通過非平面保護(hù)環(huán)的任何直接噪聲泄漏路徑。

提供本概要僅僅為了總結(jié)若干示例實(shí)施例的目的，以便提供對此中所述的主題的若干方面的基本理解。因此，將會意識到上述特征僅僅是示例，并且不應(yīng)該被解釋為以任何方式使此中所述的主題的范圍或精神變窄。此中所述的主題的其他特征、方面、以及優(yōu)勢將會從下面的詳細(xì)說明書、附圖、和權(quán)利要求書變得顯而易見。

附圖說明

圖1是根據(jù)一個(gè)實(shí)施例的包括保護(hù)環(huán)結(jié)構(gòu)的說明性集成電路的圖示。

圖2是根據(jù)本發(fā)明的一個(gè)實(shí)施例的說明性平面晶體管的透視圖。

圖3是根據(jù)本發(fā)明的一個(gè)實(shí)施例的說明性非平面晶體管的透視圖。

圖4是示出圍繞平面晶體管器件形成的保護(hù)環(huán)結(jié)構(gòu)的俯視圖。

圖5是示出根據(jù)一個(gè)實(shí)施例的能夠圍繞非平面晶體管器件形成的保護(hù)環(huán)結(jié)構(gòu)的俯視圖。

圖6是示出根據(jù)一個(gè)實(shí)施例的具有使用多個(gè)擴(kuò)散列形成的邊緣的說明性保護(hù)環(huán)的俯視圖。

圖7是根據(jù)一個(gè)實(shí)施例的具有L形擴(kuò)散區(qū)聯(lián)鎖對的說明性保護(hù)環(huán)列的圖示。

圖8是根據(jù)一個(gè)實(shí)施例的圖7的保護(hù)環(huán)擴(kuò)散列的透視圖。

圖9是根據(jù)一個(gè)實(shí)施例的具有相錯(cuò)的L形擴(kuò)散區(qū)的說明性保護(hù)環(huán)列的圖示。

圖10是根據(jù)一個(gè)實(shí)施例的圖9的保護(hù)環(huán)擴(kuò)散列的透視圖。

具體實(shí)施方式

本發(fā)明的實(shí)施例涉及集成電路，以及更特別地，涉及具有保護(hù)環(huán)的集成電路。本領(lǐng)域的技術(shù)人員將會認(rèn)識到，本示例性實(shí)施例可以在沒有這些具體細(xì)節(jié)的某些或全部的情況下被實(shí)施。在其他情形中，為了不造成不必要的模糊本發(fā)明，熟知的操作沒有被詳細(xì)描述。

集成電路包括在半導(dǎo)體襯底(諸如硅襯底)中形成的電路系統(tǒng)。集成電路上的電路系統(tǒng)可以對從片外泄漏進(jìn)入集成電路中的噪聲或由集成電路內(nèi)相鄰電路生成的噪聲是敏感的。這種類型的噪聲能夠使集成電路的性能降級并且尤其是對于高速系統(tǒng)的關(guān)鍵因素。為了提供噪聲保護(hù)，在襯底中形成的有時(shí)被稱為保護(hù)環(huán)的噪聲隔離結(jié)構(gòu)可以用來通過阻斷噪聲、泄漏電流、和/或其他干擾源將電路系統(tǒng)的區(qū)域互相隔離。

圖1示出一種集成電路，該集成電路包括數(shù)字電路系統(tǒng)12、模擬電路系統(tǒng)14、和在襯底(例如，p型硅襯底)中形成的其他電路系統(tǒng)。集成電路10可以包括輸入-輸出(I/O)電路系統(tǒng)，諸如在集成電路10的每一側(cè)上形成的I/O電路系統(tǒng)18。I/O電路系統(tǒng)18可以包括焊盤和允許集成電路10與外部(片外)組件通信的其他I/O塊。

噪聲可以通過I/O電路系統(tǒng)18從外部組件泄漏至集成電路10上。初級保護(hù)環(huán)，諸如保護(hù)環(huán)16，可以圍繞內(nèi)部電路系統(tǒng)(例如，數(shù)字電路系統(tǒng)12、模擬電路系統(tǒng)14等)以阻止來自外部組件的噪聲影響內(nèi)部電路系統(tǒng)的操作。

模擬電路系統(tǒng)14可以每個(gè)具有專用保護(hù)環(huán)，諸如保護(hù)環(huán)16’。保護(hù)環(huán)16’ 可以用于將模擬電路系統(tǒng)和數(shù)字電路系統(tǒng)隔離，以便模擬電路系統(tǒng)和數(shù)字電路系統(tǒng)之間的干擾被最小化。外圍模擬電路系統(tǒng)，諸如模擬電路系統(tǒng)14’，可以被放置在集成電路10的拐角處。如果期望的話，模擬電路系統(tǒng)14’可以每個(gè)具有各自的專用保護(hù)環(huán)16’。一般地，任何對噪聲或其他干擾敏感的電路系統(tǒng)可以被保護(hù)環(huán)圍繞以幫助敏感電路系統(tǒng)與不期望的噪聲源隔離。

保護(hù)環(huán)可以在具有平面晶體管的集成電路或具有非平面晶體管的集成電路中形成。由于在一片襯底上建造平面晶體管和非平面晶體管的方法不同，在具有平面晶體管的集成電路上的保護(hù)環(huán)和在具有非平面晶體管的集成電路上的保護(hù)環(huán)可以被施加不同的結(jié)構(gòu)和制造要求。圖2和圖3幫助說明平面晶體管和非平面晶體管之間的基本差異。

平面晶體管，諸如平面晶體管300在圖2中示出。晶體管300可以在半導(dǎo)體襯底302(例如，p型硅襯底)中形成。導(dǎo)電柵極結(jié)構(gòu)306(例如，多晶硅柵導(dǎo)體)可以被配置在襯底302上。擴(kuò)散區(qū)304-1和304-2可以在襯底302的表面中的柵極結(jié)構(gòu)306的每一側(cè)上形成。區(qū)域304-1和304-2可以作為用于晶體管300的源-漏區(qū)域。直接位于柵導(dǎo)體306下方以及源-漏區(qū)域304-1和304-2之間的襯底302的部分可以作為晶體管300的溝道。襯底302中不是晶體管擴(kuò)散或溝道區(qū)域的區(qū)域可以被淺溝槽隔離結(jié)構(gòu)308占據(jù)，該淺溝槽隔離結(jié)構(gòu)308用介電材料諸如氧化硅填充。

圖3示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的非平面晶體管的透視圖。如圖3中所示，晶體管310可以在半導(dǎo)體襯底312上形成。晶體管310可以具有包括鰭部分314-1和314-2的鰭形部件，該鰭形部件與襯底312集成，并且從襯底312的表面突出。導(dǎo)電柵極結(jié)構(gòu)316可以被配置在襯底312上方并且環(huán)繞突出的鰭部件的一部分。被柵極結(jié)構(gòu)316覆蓋的鰭的該部分可以作為晶體管310的溝道區(qū)域，而在柵極316的兩側(cè)的鰭部件的部分(例如，鰭部分314-1和314-2)可以作為晶體管310的源-漏區(qū)域。襯底312中不是源-漏區(qū)域或溝道區(qū)域的區(qū)域可以被介電材料層318(例如，氧化硅層)占據(jù)。用這種方式形成的晶體管310因此有時(shí)被稱為鰭式場效應(yīng)晶體管(FinFET)或“多柵極”晶體管。

圖4為示出圍繞平面晶體管器件形成的保護(hù)環(huán)結(jié)構(gòu)的俯視布局圖。這種類型的保護(hù)環(huán)有時(shí)被稱為平面保護(hù)環(huán)。如圖4中所示，n溝道金屬-氧化物-半導(dǎo)體(NMOS)晶體管(諸如NMOS晶體管410)和p溝道金屬-氧化物-半導(dǎo) 體(PMOS)晶體管(諸如PMOS晶體管420)在半導(dǎo)體襯底400(例如，p型硅襯底)中形成。NMOS晶體管410在p阱418中形成，而PMOS晶體管420在n阱418中形成。在此特定示例中，n阱418在p阱408內(nèi)形成。p阱408一般使用p+阱分接頭(tap)412被偏置到接地電源供應(yīng)電壓Vss，而n阱418使用n+阱分接頭422被偏置到正電源供應(yīng)電壓Vcc。一般地，多于一個(gè)PMOS晶體管能夠在n阱418內(nèi)形成，并且多于一個(gè)NMOS晶體管能夠在p阱408內(nèi)形成(如點(diǎn)411所示)。

深n阱(諸如深n阱406)可以在p阱408下方形成。平面n+保護(hù)環(huán)404能夠在深n阱406上方形成并且圍繞p阱408。n+保護(hù)環(huán)404是在n阱中形成的n+擴(kuò)散區(qū)。n+擴(kuò)散區(qū)通過在n+擴(kuò)散區(qū)上直接形成的多個(gè)高密度歐姆接觸被偏置到正電源供應(yīng)電壓。平面p+保護(hù)環(huán)402能夠圍繞n+保護(hù)環(huán)404形成。P+保護(hù)環(huán)402是在p型襯底400中或在單獨(dú)的p阱中直接形成的p+擴(kuò)散區(qū)。p+擴(kuò)散區(qū)通過在p+擴(kuò)散區(qū)上直接形成的多個(gè)高密度歐姆接觸被偏置到接地電源供應(yīng)電壓。

如圖4中所示，可以形成n+平面保護(hù)環(huán)404和p+平面保護(hù)環(huán)402作為圍繞NMOS和PMOS晶體管的固體完整墻結(jié)構(gòu)(例如，能夠形成n+平面保護(hù)環(huán)404作為連續(xù)環(huán)形n+擴(kuò)散區(qū)，而能夠形成p+平面保護(hù)環(huán)402作為連續(xù)環(huán)形p+擴(kuò)散區(qū))。

圖5是示出能夠圍繞非平面晶體管器件(例如，F(xiàn)inFET器件或多柵極器件)形成的保護(hù)環(huán)結(jié)構(gòu)的俯視圖。這種類型的保護(hù)環(huán)因此有時(shí)被稱為非平面保護(hù)環(huán)或FinFET保護(hù)環(huán)。N溝道非平面晶體管可以在p阱中形成，而p溝道非平面晶體管可以在n阱中形成。

在圖5的示例中，n+非平面保護(hù)環(huán)404’可以圍繞p阱形成。對比于用于形成平面保護(hù)環(huán)的加工工藝，用于制造非平面集成電路結(jié)構(gòu)的制造設(shè)計(jì)規(guī)則限制能夠在半導(dǎo)體襯底中形成的單一擴(kuò)散區(qū)的最大寬度。如圖5中所示，保護(hù)環(huán)404’的每個(gè)擴(kuò)散區(qū)可以具有在其長度L(諸如，例如，形成保護(hù)環(huán)404’的頂部邊緣和底部邊緣的連續(xù)擴(kuò)散區(qū))上無限制，但是可以具有在其最大允許寬度W上有限制。因?yàn)樵趩为?dú)鄰近的擴(kuò)散區(qū)之間需要存在(如由加工工藝設(shè)置的設(shè)計(jì)規(guī)則約束支配的)最小間距，保護(hù)環(huán)404’的左邊緣和右邊緣可以顯示間隙500，噪聲或其他干擾源通過間隙500能夠潛在地進(jìn)入保護(hù)環(huán)404’內(nèi)部的非平面晶體管組件或從保護(hù)環(huán)404’內(nèi)部的非平面晶體管組件離開(如 箭頭502和504所示)。因此期望提供改進(jìn)的非平面保護(hù)環(huán)結(jié)構(gòu)用于阻止這種類型的噪聲泄漏。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，提供能夠用于使非平面晶體管(諸如FinFET)有效屏蔽噪聲泄漏的非平面保護(hù)環(huán)。圖6是示出具有利用多個(gè)擴(kuò)散列和多個(gè)擴(kuò)散行形成的邊緣的說明性非平面保護(hù)環(huán)600的俯視圖。非平面保護(hù)環(huán)600可以用于隔離在n阱中形成的p溝道FinFET器件和在p阱中形成的n溝道FinFET器件。

如圖6中所示，保護(hù)環(huán)600的頂部邊緣可以使用擴(kuò)散區(qū)的兩個(gè)連續(xù)行(或條)形成(例如，相鄰的擴(kuò)散條602-1和602-2)。每個(gè)擴(kuò)散條602可以具有任何適當(dāng)長度L，但是可以被限制到(如由FinFET設(shè)計(jì)/制造約束設(shè)置的)最大寬度W。保護(hù)環(huán)600的頂部邊緣的總寬度可以由擴(kuò)散條602的行的數(shù)量設(shè)置。例如，可以通過使用三行或更多行擴(kuò)散條602形成較厚的邊緣。如果期望的話，可以通過僅使用一行擴(kuò)散條602形成較薄的邊緣?？梢砸韵嗨频姆绞绞褂靡恍谢蚋嘈袛U(kuò)散條形成保護(hù)環(huán)600的底部邊緣。擴(kuò)散條602的每行是相鄰的擴(kuò)散區(qū)。

還參考圖6，保護(hù)環(huán)600的左邊緣可以使用離散的擴(kuò)散區(qū)的兩列形成(例如，第一擴(kuò)散列604-1和第二擴(kuò)散列604-2)。在圖6的示例中，每個(gè)擴(kuò)散列604可以包括多個(gè)交錯(cuò)的(interleaved)L形擴(kuò)散區(qū)606。每個(gè)個(gè)體L形擴(kuò)散區(qū)606可以顯示與最大擴(kuò)散寬度W相等或小于最大擴(kuò)散寬度W的高度，并且因此將滿足與FinFET和其他類型的非平面或多柵極晶體管器件的制造相關(guān)的設(shè)計(jì)規(guī)則約束。

盡管仍然可以有在單列604中鄰近的L形區(qū)域606之間存在的諸如間隙610的間隙，兩個(gè)擴(kuò)散列中的L形區(qū)域606可以橫向偏移，以確保對于噪聲沒有直接路徑以通過保護(hù)環(huán)600的左邊緣泄漏(如箭頭612所示)。保護(hù)環(huán)600的左邊緣的總寬度可以通過擴(kuò)散列604的數(shù)量設(shè)置。例如，較厚的邊緣可以通過使用三列或更多列的橫向偏移擴(kuò)散列604形成。保護(hù)環(huán)600的右邊緣可以以相似的方式使用一列或更多列的L形擴(kuò)散區(qū)606形成。如果期望的話，為了均勻性，保護(hù)環(huán)600的頂部邊緣和底部邊緣也可以使用L形擴(kuò)散區(qū)沿著保護(hù)環(huán)的整個(gè)外圍形成。此中所述的術(shù)語“行”和“列”僅僅是說明性的，并且有時(shí)能夠根據(jù)保護(hù)環(huán)606的取向被可交換地使用。

以這種方式配置，保護(hù)環(huán)600可以用于有效地將敏感電路系統(tǒng)與襯底噪 聲隔離，和/或用于有效地阻止保護(hù)環(huán)內(nèi)的電路系統(tǒng)生成的噪聲影響保護(hù)環(huán)外側(cè)附近的電路的性能。此外，保護(hù)環(huán)600也可以用于減小體電阻，其能夠幫助使保護(hù)環(huán)內(nèi)的非平面晶體管之間的閾值電壓變化最小化。在其他情形中，保護(hù)環(huán)600可以用于非故意地防御有時(shí)能夠在集成電路10(圖1)的輸入-輸出引腳出現(xiàn)的高頻信號下沖(undershoot)或過沖(overshoot)，并且能夠因此幫助防御電路閂鎖。

圖7示出保護(hù)環(huán)擴(kuò)散列604的一種適當(dāng)安排，該保護(hù)環(huán)擴(kuò)散列604包括L形擴(kuò)散區(qū)606的聯(lián)鎖對。如圖7中所示，L形擴(kuò)散區(qū)606的每對可以關(guān)于彼此相互翻轉(zhuǎn)(例如，聯(lián)鎖的L形區(qū)域的每對可以關(guān)于彼此相互對稱)。多柵極結(jié)構(gòu)，諸如柵導(dǎo)體700，可以在擴(kuò)散區(qū)606上方形成。

圖8是圖7的保護(hù)環(huán)擴(kuò)散列的透視圖。如圖8的透視圖中所示，兩個(gè)源-漏鰭結(jié)構(gòu)607可以在每個(gè)擴(kuò)散區(qū)606中的柵導(dǎo)體700下方形成。在保護(hù)環(huán)中形成柵導(dǎo)體700有助于在集成電路上遵守多晶硅密度要求，而形成鰭結(jié)構(gòu)607以與集成電路上剩余的晶體管結(jié)構(gòu)保持一致。每個(gè)擴(kuò)散區(qū)的寬度W(有時(shí)被稱為“定義氧化層”或OD區(qū)域)可以由能夠在每個(gè)擴(kuò)散區(qū)形成的鰭的數(shù)量限制。鰭的數(shù)量有時(shí)被稱為指數(shù)量或“擴(kuò)散網(wǎng)格(diffusion grid)”(DG)數(shù)量，其限制單個(gè)擴(kuò)散區(qū)的最大寬度。在圖8的示例中，最大寬度被限制到2個(gè)擴(kuò)散網(wǎng)格。這僅僅是說明性的并且不用于限制本發(fā)明的范圍。在其他實(shí)施例中，每個(gè)擴(kuò)散區(qū)606可以包括多于兩個(gè)指、至少四個(gè)指、八個(gè)或更多個(gè)指等。

參考回到圖7，可以形成電接觸以將擴(kuò)散區(qū)606和柵導(dǎo)體700偏置到電源供應(yīng)電壓Vsup(如加點(diǎn)路徑702所圖示說明的)。例如，n型FinFET保護(hù)環(huán)可以具有被偏置到正電源供應(yīng)電壓(例如，Vsup被設(shè)置到正電源供應(yīng)電壓Vcc)的結(jié)構(gòu)。如另一個(gè)示例，p型FinFET保護(hù)環(huán)可以具有被偏置到接地電源供應(yīng)電壓(例如，Vsup被設(shè)置到接地電壓Vss)的結(jié)構(gòu)。如果期望的話，電壓Vsup可以被調(diào)整到Vcc和Vss之間的某個(gè)中間電壓電平，被調(diào)整到大于Vcc的某個(gè)升高的電壓電平，或被調(diào)整到小于Vss的某個(gè)負(fù)電壓電平，以確保非平面保護(hù)環(huán)的適當(dāng)操作。

圖7的列安排可以顯示聯(lián)鎖的L形區(qū)域606的每個(gè)鄰近的對之間的間隙610。間隙610的存在可以需要沿著非平面保護(hù)環(huán)的特定邊緣形成至少兩個(gè)擴(kuò)散列604，在此處兩列彼此互相橫向偏移(如圖6的雙列邊緣實(shí)施例中所示)，以幫助阻擋能夠潛在地通過那些間隙傳播的噪聲。

圖9示出保護(hù)環(huán)擴(kuò)散列604’的另一個(gè)適當(dāng)安排，該保護(hù)環(huán)擴(kuò)散列604’包括相錯(cuò)的L形區(qū)域606。如圖9中所示，每個(gè)相繼的L形區(qū)域606可以彼此相互垂直地相錯(cuò)。多柵極結(jié)構(gòu)，諸如柵導(dǎo)體700，可以在擴(kuò)散區(qū)606上方形成。在該相錯(cuò)的配置中形成的，在列604’內(nèi)鄰近的L形區(qū)域606之間的所有直接噪聲泄漏路徑被有效地消除。因此，該相錯(cuò)的安排允許針對僅一個(gè)擴(kuò)散列604’沿著非平面保護(hù)環(huán)的特定邊緣形成，而仍然提供令人滿意的噪聲隔離。

圖10是圖9的保護(hù)環(huán)擴(kuò)散列的透視圖。如圖10的透視圖中所示，兩個(gè)源-漏鰭結(jié)構(gòu)607可以在每個(gè)擴(kuò)散區(qū)606中的柵導(dǎo)體700下方形成。圖10的示例也被限制到兩個(gè)擴(kuò)散網(wǎng)格。這僅僅是說明性的并且不用于限制本發(fā)明的范圍。在其他實(shí)施例中，每個(gè)擴(kuò)散區(qū)606可以包括多于兩個(gè)鰭、至少四個(gè)鰭、八個(gè)或更多個(gè)鰭等。

參考回到圖9，可以形成電接觸以將擴(kuò)散區(qū)606和柵導(dǎo)體700偏置到電源供應(yīng)電壓Vsup(如加點(diǎn)路徑703所圖示說明的)。例如，包括相錯(cuò)的擴(kuò)散列604’的n型FinFET保護(hù)環(huán)可以具有被偏置到正電源供應(yīng)電壓(例如，Vsup被設(shè)置到正電源供應(yīng)電壓Vcc)的結(jié)構(gòu)。如另一個(gè)示例，包括相錯(cuò)的擴(kuò)散列604’的p型FinFET保護(hù)環(huán)可以具有被偏置到接地電源供應(yīng)電壓(例如，Vsup被設(shè)置到接地電壓Vss)的結(jié)構(gòu)。如果期望的話，電壓Vsup可以被調(diào)整到Vcc和Vss之間的某個(gè)中間電壓電平，被調(diào)整到大于Vcc的某個(gè)升高的電壓電平，或被調(diào)整到小于Vss的某個(gè)負(fù)電壓電平，以確保非平面保護(hù)環(huán)的適當(dāng)操作。

一般地，非平面保護(hù)環(huán)的一個(gè)或更多個(gè)邊緣可以使用圖7和圖8的擴(kuò)散列形成或可以使用圖9和圖10中所示的擴(kuò)散列形成。如果期望的話，非平面保護(hù)環(huán)的一個(gè)邊緣可以使用圖7和圖8的擴(kuò)散列形成，而非平面保護(hù)環(huán)的另一個(gè)(相對的)邊緣可以使用圖9和圖10的擴(kuò)散列形成。換句話說，圖7-10的配置可以被組合到單個(gè)實(shí)施例中。

圖6-10的實(shí)施例中，非平面保護(hù)環(huán)600使用矩形擴(kuò)散條以及L形擴(kuò)散區(qū)形成，僅僅是說明性的并且不用于限制本發(fā)明的范圍。如果期望的話，能夠使用其他形狀的擴(kuò)散區(qū)，諸如短矩形擴(kuò)散段、T形擴(kuò)散區(qū)、Z形擴(kuò)散區(qū)、十字形擴(kuò)散區(qū)、其他非矩形擴(kuò)散區(qū)、或其他適當(dāng)形狀的擴(kuò)散區(qū)。一般地，非平面保護(hù)環(huán)的不同類型，諸如n型FinFET保護(hù)環(huán)、p型FinFET保護(hù)環(huán)、np型FinFET保護(hù)環(huán)、pnp型FinFET保護(hù)環(huán)、或npn型FinFET保護(hù)環(huán)，可以使用結(jié)合圖6-10描述的配置類型形成，以有助于為集成電路上的非平面晶體管器件提供 期望的噪聲隔離。

到此為止的實(shí)施例是已經(jīng)關(guān)于集成電路描述的。此中所述的方法和裝置可以被合并到任何適當(dāng)?shù)碾娐分小＠?，它們可以合并到多種類型的器件中，諸如可編程邏輯器件、應(yīng)用專用標(biāo)準(zhǔn)產(chǎn)品(ASSP)、和專用集成電路(ASIC)?？删幊踢壿嬈骷氖纠删幊剃嚵羞壿?PAL)、可編程邏輯陣列(PLA)、現(xiàn)場可編程邏輯陣列(FPLA)、電可編程邏輯器件(EPLD)、電可擦除可編程邏輯器件(EEPLD)、邏輯單元陣列(LCA)、復(fù)雜可編程邏輯器件(CPLD)、和現(xiàn)場可編程門陣列(FPGA)，僅舉幾例。

在本文一個(gè)或更多個(gè)實(shí)施例中所述的可編程邏輯器件可以是數(shù)據(jù)處理系統(tǒng)的一部分，其包括一個(gè)或更多個(gè)以下組件：處理器；存儲器；IO電路系統(tǒng)；和外圍器件。數(shù)據(jù)處理可以被用在各種各樣的應(yīng)用中，諸如計(jì)算機(jī)網(wǎng)絡(luò)、數(shù)據(jù)網(wǎng)絡(luò)、儀表、視頻處理、數(shù)字信號處理、或期望使用可編程或重復(fù)可編程邏輯的優(yōu)勢的任何適當(dāng)?shù)钠渌麘?yīng)用?？删幊踢壿嬈骷梢杂糜趫?zhí)行各種不同的邏輯功能。例如，可編程邏輯器件可以被配置為與系統(tǒng)處理器協(xié)同工作的處理器或控制器?？删幊踢壿嬈骷部梢员挥米鲋俨闷?，用于仲裁對數(shù)據(jù)處理系統(tǒng)中的共享資源的訪問。在另一個(gè)示例中，可編程邏輯器件可以被配置為處理器和系統(tǒng)中其他組件中的一個(gè)之間的接口。在一個(gè)實(shí)施例中，可編程邏輯器件可以是阿爾特拉公司(ALTERA Corporation)所擁有的器件家族中的一個(gè)。

附加實(shí)施例：

附加實(shí)施例1.一種集成電路，其包括：非平面晶體管；圍繞所述非平面晶體管的保護(hù)環(huán)，所述保護(hù)環(huán)被配置為消除所述非平面晶體管和所述保護(hù)環(huán)外側(cè)的電路系統(tǒng)之間的任何直接噪聲泄漏路徑。

附加實(shí)施例2.如附加實(shí)施例所述的集成電路，其中所述非平面晶體管包括鰭式場效應(yīng)晶體管(FinFET)。

附加實(shí)施例3.如附加實(shí)施例1所述的集成電路，其中所述保護(hù)環(huán)具有外圍并且包括沿著其外圍形成的多個(gè)離散擴(kuò)散區(qū)。

附加實(shí)施例4.如附加實(shí)施例3所述的集成電路，其中在所述多個(gè)離散擴(kuò)散區(qū)中的鄰近的擴(kuò)散區(qū)之間存在間隙。

附件實(shí)施例5.如附加實(shí)施例4所述的集成電路，其中所述多個(gè)離散擴(kuò)散 區(qū)包括L形擴(kuò)散區(qū)。

附加實(shí)施例6.如附加實(shí)施例5所述的集成電路，其中所述多個(gè)離散擴(kuò)散區(qū)進(jìn)一步包括大體上比所述L形擴(kuò)散區(qū)長的矩形擴(kuò)散條。

附加實(shí)施例7.如附加實(shí)施例1所述的集成電路，其中所述保護(hù)環(huán)具有包括多個(gè)交錯(cuò)的非矩形擴(kuò)散區(qū)的邊緣。

附加實(shí)施例8.如附加實(shí)施例7所述的集成電路，其中所述多個(gè)交錯(cuò)的非矩形擴(kuò)散區(qū)包括從以下項(xiàng)組成的組中選擇的非矩形擴(kuò)散區(qū)：L形擴(kuò)散區(qū)、T形擴(kuò)散區(qū)、Z形擴(kuò)散區(qū)、和十字形擴(kuò)散區(qū)。

附加實(shí)施例9.如附加實(shí)施例1所述的集成電路，其中所述保護(hù)環(huán)具有包括聯(lián)鎖L形擴(kuò)散區(qū)對的邊緣。

附加實(shí)施例10.如附加實(shí)施例1所述的集成電路，其中所述保護(hù)環(huán)具有包括相錯(cuò)的L形擴(kuò)散區(qū)的邊緣。

附加實(shí)施例11.一種在包括非平面晶體管的集成電路上形成的保護(hù)環(huán)，其包括：第一保護(hù)環(huán)邊緣，所述第一保護(hù)邊緣包括多個(gè)交錯(cuò)的非矩形擴(kuò)散區(qū)；以及第二保護(hù)環(huán)邊緣，所述第二保護(hù)邊緣包括多個(gè)交錯(cuò)的非矩形擴(kuò)散區(qū)。

附加實(shí)施例12.如附加實(shí)施例11所述的保護(hù)環(huán)，其中所述第一保護(hù)環(huán)邊緣和第二保護(hù)環(huán)邊緣是所述保護(hù)環(huán)的相對的邊緣。

附加實(shí)施例13.如附加實(shí)施例11所述的保護(hù)環(huán)，其進(jìn)一步包括：包括矩形擴(kuò)散區(qū)的第三邊緣。

附加實(shí)施例14.如附加實(shí)施例13所述的保護(hù)環(huán)，其進(jìn)一步包括：包括矩形擴(kuò)散區(qū)的第四邊緣，其中所述第三邊緣和第四邊緣是所述保護(hù)環(huán)的相對的邊緣。

附加實(shí)施例15.如附加實(shí)施例13所述的保護(hù)環(huán)，其中所述多個(gè)交錯(cuò)的非矩形擴(kuò)散區(qū)包括從以下項(xiàng)組成的組中選擇的擴(kuò)散區(qū)：L形擴(kuò)散區(qū)、T形擴(kuò)散區(qū)、Z形擴(kuò)散區(qū)、和十字形擴(kuò)散區(qū)。

附加實(shí)施例16.一種非平面保護(hù)環(huán)，其包括：邊緣，所述邊緣包括多個(gè)交錯(cuò)的非矩形擴(kuò)散區(qū)；至少兩個(gè)鰭結(jié)構(gòu)，所述至少兩個(gè)鰭結(jié)構(gòu)在所述多個(gè)交錯(cuò)的非矩形擴(kuò)散區(qū)中的每個(gè)擴(kuò)散區(qū)中形成；以及柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)在所述多個(gè)交錯(cuò)的非矩形擴(kuò)散區(qū)中的每個(gè)擴(kuò)散區(qū)中的至少兩個(gè)鰭結(jié)構(gòu)上方形成。

附加實(shí)施例17.如附加實(shí)施例16所述的非平面保護(hù)環(huán)，其中所述多個(gè)交 錯(cuò)的非矩形擴(kuò)散區(qū)包括從以下項(xiàng)組成的組中選擇的擴(kuò)散區(qū)：L形擴(kuò)散區(qū)、T形擴(kuò)散區(qū)、Z形擴(kuò)散區(qū)、和十字形擴(kuò)散區(qū)。

附加實(shí)施例18.如附加實(shí)施例16所述的非平面保護(hù)環(huán)，其中所述多個(gè)交錯(cuò)的非矩形擴(kuò)散區(qū)包括聯(lián)鎖L形擴(kuò)散區(qū)對。

附加實(shí)施例19.如附加實(shí)施例16所述的非平面保護(hù)環(huán)，其中所述多個(gè)交錯(cuò)的非矩形擴(kuò)散區(qū)包括相錯(cuò)的L形擴(kuò)散區(qū)。

附加實(shí)施例20.如附加實(shí)施例所述的非平面保護(hù)環(huán)，其中所述邊緣進(jìn)一步包括：附加的多個(gè)交錯(cuò)的非矩形擴(kuò)散區(qū)，其中所述多個(gè)交錯(cuò)的非矩形擴(kuò)散區(qū)和所述附加的多個(gè)交錯(cuò)的非矩形擴(kuò)散區(qū)各自互相橫向偏移，以消除通過所述非平面保護(hù)環(huán)的任何直接噪聲泄漏路徑。

前述的內(nèi)容僅僅說明本發(fā)明的原理，并且本領(lǐng)域的技術(shù)人員能夠做出各種修改。前述的實(shí)施例可以單獨(dú)實(shí)施或以任意組合實(shí)施。