技術(shù)領(lǐng)域

本發(fā)明涉及一種封裝結(jié)構(gòu)及制作工藝，且特別是涉及一種封裝基板、封裝基板制作工藝、半導體元件的封裝結(jié)構(gòu)及其制作工藝。

背景技術(shù)：

隨著電子產(chǎn)品的普遍應用于日常生活中，半導體元件需求量與日遽增。由于半導體元件走向輕薄化的設計，當半導體元件尺寸縮小時，I/O腳數(shù)不減反增，使得線路間距與線路寬度縮小化，并朝微小間距(fine pitch)的設計發(fā)展，例如50μm間距，甚至35μm以下間距。

然而，在半導體元件倒裝組裝于封裝基板的過程中，常會因焊錫高溫回焊，而使兩相鄰的導電凸塊間發(fā)生橋接(bridging)短路的現(xiàn)象。此外，焊錫因無防焊層覆蓋在線路層上，以限制其流動，使得焊錫高溫回焊時，容易沿著線路層向外擴散(overspreading)，造成倒裝后的半導體元件與封裝基板間的高度減少，且因高度減少而難以將底膠層填入于半導體元件與封裝基板之間，造成封裝的可靠度下降等問題。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于提供一種封裝基板、封裝基板制作工藝、半導體元件的封裝結(jié)構(gòu)及其制作工藝，可在符合微小間距的設計下，提高半導體元件的封裝可靠度。

為達上述目的，根據(jù)本發(fā)明的一方面，提出一種封裝基板，包括一介電層、一第一導電層以及一第二導電層。介電層具有一上表面以及一下表面。第一導電層內(nèi)埋于介電層中，并顯露一第一表面于上表面。第一表面切齊上表面或內(nèi)凹于上表面。第二導電層內(nèi)埋于介電層中與第一導電層接觸，并顯露一第二表面于下表面。第二表面切齊于下表面或內(nèi)凹于下表面。

根據(jù)本發(fā)明的另一方面，提出一種封裝基板制作工藝，包括下列步驟。提供一導電基板。形成一第一光致抗蝕劑層于導電基板上，第一光致抗蝕劑層經(jīng)圖案化而形成多個第一開口，以顯露出部分導電基板。形成一第一導電層于此些第一開口中。形成一第二光致抗蝕劑層于第一光致抗蝕劑層以及第一導電層上，第二光致抗蝕劑層經(jīng)圖案化而形成多個第二開口，以顯露出部分第一導電層。形成一第二導電層于此些第二開口中，并與第一導電層接觸。移除第一及第二光致抗蝕劑層。形成一介電層于導電基板上，介電層覆蓋第一導電層、第二導電層以及部分導電基板。移除部分介電層，以顯露出第二導電層的一表面于介電層的下表面，第二導電層的表面切齊于介電層的下表面。形成一第三光致抗蝕劑層于導電基板以及介電層上，第三光致抗蝕劑層經(jīng)圖案化而形成一第三開口，以顯露出部分導電基板。移除部分導電基板，以形成一第四開口，并顯露第一導電層的一表面與介電層的上表面于第四開口中，第一導電層的表面切齊于介電層的上表面。移除第三光致抗蝕劑層。形成一第四光致抗蝕劑層于導電基板、介電層、第一導電層以及第二導電層上，第四光致抗蝕劑層經(jīng)圖案化而形成一第五開口，以顯露出第一導電層的部分表面。形成一接合墊于第五開口中。移除第四光致抗蝕劑層。此外，還可形成一焊接層于第二導電層上，焊接層覆蓋第二導電層的表面。

根據(jù)本發(fā)明的另一方面，提出一種半導體元件的封裝結(jié)構(gòu)，包括一封裝基板、一半導體元件、一底膠層以及一封膠層。封裝基板包括一介電層、一第一導電層以及一第二導電層。介電層具有一上表面以及一下表面。第一導電層內(nèi)埋于介電層中，并顯露一第一表面于上表面。第一表面切齊上表面或內(nèi)凹于上表面。第二導電層內(nèi)埋于介電層中與第一導電層接觸，并顯露一第二表面于下表面。第二表面切齊于下表面或內(nèi)凹于下表面。半導體元件配置于封裝基板上，半導體元件具有一導電凸塊。導電凸塊支撐于半導體元件與封裝基板之間。

根據(jù)本發(fā)明的另一方面，提出一種半導體元件的封裝制作工藝，包括下列步驟。提供一導電基板。形成一第一光致抗蝕劑層于導電基板上，第一光致抗蝕劑層經(jīng)圖案化而形成多個第一開口，以顯露出部分導電基板。形成一第一導電層于此些第一開口中。形成一第二光致抗蝕劑層于第一光致抗蝕劑層以及第一導電層上，第二光致抗蝕劑層經(jīng)圖案化而形成多個第二開口，以顯露出部分第一導電層。形成一第二導電層于此些第二開口中，并與第一導電層接觸。移除第一及第二光致抗蝕劑層。形成一介電層于導電基板上，介電層覆蓋第一導電層、第二導電層以及部分導電基板。移除部分介電層，以顯露出第二導電層的一表面于介電層的下表面，第二導電層的表面切齊于介電層的下表面。形成一第三光致抗蝕劑層于導電基板、介電層、第一導電層以及第二導電層上，第三光致抗蝕劑層經(jīng)圖案化而形成一第三開口，以顯露出部分導電基板。移除部分導電基板，以形成一第四開口，并顯露第一導電層的一表面與介電層的上表面于第四開口中。第一導電層的表面切齊于介電層的上表面。移除第三光致抗蝕劑層。形成一第四光致抗蝕劑層于導電基板、介電層、第一導電層以及第二導電層上，第四光致抗蝕劑層經(jīng)圖案化而形成一第五開口，以顯露出第一導電層的部分表面。形成一接合墊于第五開口中。移除第四光致抗蝕劑層。形成一焊接層于第二導電層上，焊接層覆蓋第二導電層的表面，以形成由介電層、第一導電層、第二導電層以及接合墊所組成的一封裝基板。配置一半導體元件于封裝基板上，半導體元件具有一導電凸塊，導電凸塊連接接合墊，且導電凸塊支撐于半導體元件與封裝基板之間。

為了對本發(fā)明的上述及其他方面有更佳的了解，下文特舉實施例，并配合所附附圖，作詳細說明如下：

附圖說明

圖1A及圖1B分別繪示依照本發(fā)明一實施例的封裝基板的示意圖及沿著I-I線的剖面示意圖；

圖2A及圖2B分別繪示依照本發(fā)明一實施例的封裝基板的示意圖及沿著I-I線的剖面示意圖；

圖3A及圖3B分別繪示依照本發(fā)明一實施例的封裝基板的示意圖及沿著I-I線的剖面示意圖；

圖4A～圖4C分別繪示依照本發(fā)明一實施例的半導體元件的封裝結(jié)構(gòu)的示意圖；

圖5A～圖5S繪示依照本發(fā)明一實施例的封裝基板制作工藝的示意圖；

圖5T～圖5Y繪示依照本發(fā)明一實施例的半導體元件的封裝制作工藝的示意圖；

圖6A及圖6B繪示一實施例的封裝基板的俯視圖及沿著A-A線剖面示意圖；

圖7A及圖7B繪示另一實施例的封裝基板的俯視圖及沿著B-B線剖面示意圖；

圖8A及圖8B繪示于環(huán)狀補強結(jié)構(gòu)53上形成定位孔的流程圖。

主要元件符號說明

50：導電基板

51：第四開口

52：第一光致抗蝕劑層

53：環(huán)狀補強結(jié)構(gòu)

54：第一開口

55：外側(cè)部

56：第二光致抗蝕劑層

57：定位孔

58：第二開口

60：第三光致抗蝕劑層

62：第三開口

64：第四光致抗蝕劑層

66：第五開口

100、200：封裝基板

101：半導體元件的封裝結(jié)構(gòu)

110、210：介電層

111、121：側(cè)壁

112：上表面

113：凹穴

114：下表面

120：第一導電層

122：第一表面

123：凹穴

130：第二導電層

132：第二表面

140：接合墊

150：焊接層

160：半導體元件

162：導電凸塊

170：底膠層

180：封膠層

190：焊球

202：環(huán)狀補強結(jié)構(gòu)

203：肋條

204：封裝單元

205：開口

206：元件區(qū)塊

207：較大開口

具體實施方式

本實施例的封裝基板、封裝基板制作工藝、半導體元件的封裝結(jié)構(gòu)及其制作工藝，可應用在高I/O腳數(shù)的封裝結(jié)構(gòu)中，且無須在防焊層覆蓋封裝基板的表面來防止焊錫橋接短路的情況下，導線之間仍能維持在微小間距(Fine pitch)的精度下。較佳地，焊錫可被限制于預定的凹穴內(nèi)而無法流動、封裝基板內(nèi)連接線結(jié)構(gòu)的高度可通過上、下堆疊的導體層而縮短、封裝基板的強度可通過環(huán)狀補強結(jié)構(gòu)的環(huán)繞而提高，避免翹曲或變形，進而改善半導體元件的封裝可靠度。

以下提出各種實施例進行詳細說明，實施例僅用以作為范例說明，并非用以限縮本發(fā)明欲保護的范圍。

圖1A及圖1B分別繪示依照本發(fā)明一實施例的封裝基板的示意圖及沿著I-I線的剖面示意圖。圖2A及圖2B分別繪示依照本發(fā)明一實施例的封裝基板的示意圖及沿著I-I線的剖面示意圖。圖3A及圖3B分別繪示依照本發(fā)明一實施例的封裝基板的示意圖及沿著I-I線的剖面示意圖。

請參照圖1A及圖1B，封裝基板100包括一介電層110、一第一導電層120、一第二導電層130、一接合墊140以及一焊接層150。介電層110具有一上表面112以及一下表面114。第一導電層120內(nèi)埋于介電層110中，并顯露一第一表面122于上表面112。第二導電層130內(nèi)埋于介電層110中，并顯露一第二表面132于下表面114。接合墊140配置于由第一導電層120的側(cè)壁121與介電層110的側(cè)壁111(參見圖1B)所定義的一凹穴123中。當?shù)谝槐砻?22切齊上表面112時，接合墊140部分地(或全部地)內(nèi)埋于第一導電層120與介電層110中，以使接合墊140的周圍同時被第一導電層120的側(cè)壁121與介電層110的側(cè)壁111(參見圖1B)限制于凹穴123內(nèi)而無法流動，因此可避免在高溫回焊下接合墊140(例如焊錫)發(fā)生橋接短路的現(xiàn)象。接合墊140的材質(zhì)例如選自于錫(Sn)、銅(Cu)、銀(Ag)、鎳(Ni)、鈀(Pd)、金(Au)或其組合，較佳為可回焊(reflowable)的焊接材料。

在圖1A中，第一表面122切齊介電層110的上表面112，第二表面132切齊于介電層110的下表面114。在圖2A中，第一表面122內(nèi)凹于介電層110的上表面112，第二表面132內(nèi)凹于介電層110的下表面114。當?shù)谝槐砻?22內(nèi)凹于介電層110的上表面112時，接合墊140部分地(或全部地)內(nèi)埋于介電層110的凹穴113中，以使接合墊140的相對兩側(cè)單獨被介電層110的側(cè)壁111(參見圖2B)限制于凹穴113內(nèi)而無法流動，因此可避免在高溫回焊下接合墊140(例如焊錫)發(fā)生橋接短路的現(xiàn)象。此外，當?shù)诙砻?32內(nèi)凹于下表面114時，可固定焊球190(參見圖4A)于各個焊接層150上，以使植球的品質(zhì)更加穩(wěn)定。

接著，請參照圖3A及圖3B，在確保不會發(fā)生焊錫橋接短路的情況下，接合墊140可直接形成在第一導電層120的第一表面122上，第一導電層的材質(zhì)可為抗腐蝕的鎳銅合金、鎳鉻合金等，而接合墊140的材質(zhì)例如選自于錫(Sn)、銅(Cu)、銀(Ag)、鎳(Ni)、鈀(Pd)、金(Au)或其組合，較佳為不需回焊的凸塊，例如為結(jié)線凸塊(stud bump)。

請參照圖4A～圖4C，其分別繪示依照本發(fā)明一實施例的半導體元件的封裝結(jié)構(gòu)的示意圖。在圖4A～圖4C中，采用的封裝基板可為圖1A、圖2A及圖3A中任一種封裝基板100，其詳細內(nèi)容已揭示如上，在此不再贅述。在圖4A～圖4C中，半導體元件160配置于封裝基板100上。半導體元件160具有多個導電凸塊162，圖中僅繪示三個導電凸塊162，一個導電凸塊162對應連接一個接合墊140，且導電凸塊162支撐于半導體元件160與封裝基板100之間。相對于接合墊140而言，導電凸塊162具有較高的熔點，因此當接合墊140受熱而融化時，未融化的導電凸塊162仍有足夠的高度支撐半導體元件160，以維持適當?shù)拈g距于半導體元件160與封裝基板100之間。導電凸塊162例如為電鍍的銅柱，其具有一預定高度，而接合墊140例如為焊錫，當導電凸塊162與接合墊140連接時，如圖1A及圖2A所示，接合墊140較佳為被限制于凹穴123內(nèi)而無法流動，因此可避免在高溫回焊下接合墊140發(fā)生橋接短路的現(xiàn)象。此外，導電凸塊162還可包括銅柱和焊料點設置于銅柱上，其焊料點部分粘接于接合墊140。

此外，底膠層170包覆導電凸塊162的周圍，底膠層170較佳為熱固化型環(huán)氧樹酯，具有流動快及快速固化的優(yōu)點，可于回焊過程中同時固化，以使接合墊140不會受到底膠層170流動的影響，并能維持導電凸塊162與接合墊140之間的導電性。另外，封膠層180包覆半導體元件160以及底膠層170的周圍，封膠層180較佳為熱固化型環(huán)氧樹酯，以保護半導體元件160。再者，多個焊球190形成于焊接層150上，圖中僅繪示三個焊球190，一個焊球190對應連接一個焊接層150，焊球190的材質(zhì)可為無鉛錫膏或有鉛錫膏。

在圖4B中，封膠層180包覆半導體元件160以及底膠層170的周圍，并顯露出半導體元件160的上表面112。封膠層180較佳以轉(zhuǎn)注成型(transfer molding)的方式形成，并經(jīng)高溫烘烤而固化成型。

在圖4C中，導電凸塊162例如為結(jié)線凸塊，其材質(zhì)較佳為銅或金，導電凸塊162的尖端可穿過流動性較低的底膠層170，并與底膠層170下方的接合墊140電連接。底膠層170包覆于導電凸塊162的周圍，其材質(zhì)可為熱固化型不導電膠。

另一實施例中，封裝基板100上可以不設置接合墊160。導電凸塊162包括銅柱和焊料點設置于銅柱上，其焊料點部分直接與第一導電層120粘接，從而使半導體元件160形成于半導體基板上。導電凸塊162與第一導電層120連接時，導電凸塊162較佳為被限制于該介電層110的側(cè)壁內(nèi)而無法流動，由于第一導電層120的表面內(nèi)凹于介電層110的上表面,從而具有限制導電凸塊162位移的作用，使得導電凸塊162準確地定位于第一導電層120上。

于以上幾種實施例，由于第一導電層120的表面內(nèi)凹于介電層110的上表面的設計，增長了相鄰二第一導電層沿著封裝體的外表面的路徑長度，如此可避免電移(Electro migration)發(fā)生時，相鄰二第一導電層短路的風險。

請參照圖5A～圖5Y，其中圖5A～圖5S繪示依照本發(fā)明一實施例的封裝基板制作工藝的示意圖，而圖5T～圖5Y繪示依照本發(fā)明一實施例的半導體元件的封裝制作工藝的示意圖。首先，請參照圖5A～圖5D，提供一導電基板50，并形成一第一光致抗蝕劑層52于導電基板50上，第一光致抗蝕劑層52經(jīng)圖案化而形成多個第一開口54，以顯露出部分導電基板50。之后，形成一第一導電層120于此些第一開口54中。在圖5A中，導電基板50為金屬基板，較佳為銅板或鍍有銅層的鋼板。在圖5B及圖5C中，第一光致抗蝕劑層52例如以旋轉(zhuǎn)涂布的方式形成在導電基板50上，并經(jīng)過烘烤、曝光、顯影等步驟以圖案化第一光致抗蝕劑層52，以使第一光致抗蝕劑層52具有多個第一開口54。在圖5D中，第一導電層120例如以電鍍的方式形成在第一開口54中，其材質(zhì)較佳為銅、鎳、金或其組合。

接著，請參照圖5E～圖5H，形成一第二光致抗蝕劑層56于第一光致抗蝕劑層52以及第一導電層120上，第二光致抗蝕劑層56經(jīng)圖案化而形成多個第二開口58，以顯露出部分第一導電層120。形成一第二導電層130于此些第二開口58中。之后，移除第一光致抗蝕劑層52及第二光致抗蝕劑層56。在圖5E及圖5F中，第二光致抗蝕劑層56例如以旋轉(zhuǎn)涂布的方式形成在導電基板50上，并經(jīng)過烘烤、曝光、顯影等步驟以圖案化第二光致抗蝕劑層56，以使第二光致抗蝕劑層56具有多個第二開口58。在圖5G中，第二導電層130例如以電鍍的方式形成在第二開口58中，其材質(zhì)較佳為銅、鎳、金或其組合。第二導電層130與第一導電層120直接接觸而上、下堆疊，以做為內(nèi)連接線結(jié)構(gòu)。在圖5H中，第一光致抗蝕劑層52與第二光致抗蝕劑層56以去光致抗蝕劑劑(例如丙酮)移除，而顯露出相互堆疊的第一導電層120以及第二導電層130。雖然，本實施例僅繪示第一導電層120與第二導電層130，但也可形成二層以上的導電層，對此，本發(fā)明不加以限制。

接著，請參照圖5I～圖5L，形成一介電層110于導電基板50上，介電層110覆蓋第一導電層120、第二導電層130以及部分導電基板50。移除部分介電層110，以顯露出第二導電層130的一表面(即第二表面132)于介電層110的下表面114。第二導電層130的第二表面132切齊于介電層110的下表面114。之后，形成一第三光致抗蝕劑層60于導電基板50以及介電層110上，第三光致抗蝕劑層60經(jīng)圖案化而形成一第三開口62，以顯露出部分導電基板50。在圖5I中，介電層110例如以轉(zhuǎn)注成型的方式形成在導電基板50上，亦即以液態(tài)狀的介電層110注入模穴中，并經(jīng)烘烤而固化成型。但介電層110也可以模壓成型(compression molding)的方式形成在導電基板50上，并使半固化態(tài)的介電層110在高溫下完全固化而成型。在圖5J中，部分介電層110例如以機械研磨(grinding)及/或拋光(buffing)的方式移除，以使第二導電層130的第二表面132顯露于介電層110外，并與介電層110的下表面114切齊。此外，第二導電層130的第二表面132還可經(jīng)由蝕刻而內(nèi)凹于介電層110的下表面114，如圖2A所示，以方便植球。在圖5K及圖5L中，第三光致抗蝕劑層60例如以擠壓式(slit die)涂布法或浸漬涂布法(dip coating)形成在導電基板50上，并經(jīng)由烘烤、曝光、顯影等步驟以圖案化第三光致抗蝕劑層60，以使第三光致抗蝕劑層60具有一第三開口62。

接著，請參照圖5M～圖5P，移除部分導電基板50，以形成一第四開口51，并顯露第一導電層120的一表面與介電層110的上表面112于第四開口51中。第一導電層120的表面切齊于介電層110的上表面112。移除第三光致抗蝕劑層60。之后，形成一第四光致抗蝕劑層64于導電基板50、介電層110、第一導電層120以及第二導電層130上，第四光致抗蝕劑層64經(jīng)圖案化而形成一第五開口66，以顯露出第一導電層120的部分表面。在圖5M中，導電基板50例如以濕式蝕刻的方式形成第四開口51，圖中僅繪示一個第四開口51，而未被蝕刻的部分導電基板50則形成一環(huán)狀補強結(jié)構(gòu)53，連接于介電層110的周圍。環(huán)狀補強結(jié)構(gòu)53環(huán)繞于介電層110的上表面112，可補強整體基板的強度，以避免翹曲或變形。此外，第一導電層120的表面還可全面蝕刻而內(nèi)凹于介電層110的上表面112，如圖2A所示。在圖5N中，第三光致抗蝕劑層60以去光致抗蝕劑劑(例如丙酮)移除，而顯露出相互堆疊的第一導電層120以及第二導電層130。在圖5O及圖5P中，第四光致抗蝕劑層64例如以擠壓式涂布法或浸漬涂布法形成，并經(jīng)由烘烤、曝光、顯影等步驟以圖案化第四光致抗蝕劑層64，以使第四光致抗蝕劑層64具有多個第五開口66。此外，第一導電層120顯露于第五開口66中的部分表面還可經(jīng)由蝕刻而形成一凹穴123，如圖1A所示。

接著，請參照圖5Q～圖5S，形成一接合墊140于第五開口66中。移除第四光致抗蝕劑層64。之后，形成一焊接層150于第二導電層130上，焊接層150覆蓋第二導電層130的表面。在圖5Q中，接合墊140以電鍍的方式形成在第五開口66中，其材質(zhì)例如選自于錫(Sn)、銅(Cu)、銀(Ag)、鎳(Ni)、鈀(Pd)、金(Au)或其組合，較佳為可回焊(reflowable)的焊接材料。在圖5R中，第四光致抗蝕劑層64以去光致抗蝕劑劑(例如丙酮)移除，而顯露出相互堆疊的第一導電層120以及第二導電層130。在圖5S中，焊接層150例如以無電電鍍(electroless plating)或浸漬(immersion)的方式形成在第二導電層130上，其材質(zhì)例如選自于錫(Sn)、銅(Cu)、銀(Ag)、鎳(Ni)、鈀(Pd)、金(Au)或其組合，或以有機保焊劑(Organic Solderability Preservatives，OSP)取代。以上為封裝基板100制作工藝的詳細說明，接著對半導體元件160的封裝制作工藝進行詳細說明。

請參照圖5T～圖5W，配置一半導體元件160于封裝基板100上。半導體元件160具有一導電凸塊162，導電凸塊162連接接合墊140，且導電凸塊162支撐于半導體元件160與封裝基板100之間。形成一底膠層170以包覆導電凸塊162的周圍。形成一封膠層180以包覆半導體元件160以及底膠層170的周圍。在圖5T中，半導體元件160為集成電路元件，其主動表面上配置有多個導電凸塊162，圖中繪示三個導電凸塊162，一個導電凸塊162對應一個接合墊140。相對于接合墊140而言，導電凸塊162具有較高的熔點，導電凸塊162例如為銅柱、銅凸塊、金凸塊或結(jié)線凸塊，其具有一預定高度，而接合墊140例如為可回焊的焊接材料。在第5U及5V圖中，先形成底膠層170于封裝基板100上，再將半導體元件160的導電凸塊162穿過流動性較低的底膠層170，并與底膠層170下方的接合墊140電連接，以使底膠層170包覆在導電凸塊162的周圍。當然，底膠層170除了采用上述方式形成，也可先將半導體元件160配置于封裝基板100上，再以流動性較佳的底膠層170填入于半導體元件160與封裝基板100之間的間隙中，以包覆在導電凸塊162的周圍。在圖5V中，當導電凸塊162與接合墊140連接時，如圖1A及圖2A所示，接合墊140較佳為被限制于凹穴123內(nèi)而無法流動，因此可避免在高溫回焊下接合墊140發(fā)生橋接短路的現(xiàn)象。在圖5W中，封膠層180較佳以轉(zhuǎn)注成型(transfer molding)的方式形成，并經(jīng)高溫烘烤而固化成型。此外，封膠層180也可顯露半導體元件160的上表面112，如圖4B所示，以增加半導體元件160的散熱面積。

接著，請參照圖5X～圖5Y，分別形成一焊球190于焊接層150上，并切割封裝基板100以及封膠層180，以形成多個半導體元件160的封裝結(jié)構(gòu)。在圖5X中，多個焊球190形成于焊接層150上，一個焊球190對應連接一個焊接層150，焊球190的材質(zhì)可為無鉛錫膏或有鉛錫膏。在圖5X中，以刀具沿著切割線L分開兩個半導體元件的封裝結(jié)構(gòu)101，例如為芯片尺寸封裝(chip scale package)的結(jié)構(gòu)，也不需再保留環(huán)狀補強結(jié)構(gòu)53于其中，以縮小封裝體積。

圖6A及圖6B繪示一實施例的封裝基板200的俯視圖及沿著A-A線剖面示意圖，圖7A及圖7B繪示另一實施例的封裝基板200的俯視圖及沿著B-B線剖面示意圖。在圖6A及圖6B中，封裝基板200包括一環(huán)狀補強結(jié)構(gòu)202以及四個封裝單元204，環(huán)狀補強結(jié)構(gòu)202具有四個以肋條203分開的開口205，一個開口205對應顯露一個封裝單元204，各個封裝單元204例如分為12個元件區(qū)塊206，此12個元件區(qū)塊206被介電層210包覆，且各個封裝單元204的周圍以肋條203彼此相連，以避免翹曲或變形。此外，在圖7A及圖7B中，環(huán)狀補強結(jié)構(gòu)202具有一個較大開口207，對應顯露四個封裝單元204，各個封裝單元204例如分為12個元件區(qū)塊206，此48個元件區(qū)塊206被介電層210一起包覆，且四個封裝單元204的最外圍連接環(huán)狀補強結(jié)構(gòu)202，以避免翹曲或變形。

請參照圖8A及圖8B，其繪示于環(huán)狀補強結(jié)構(gòu)53上形成定位孔57的流程圖。當?shù)谌庵驴刮g劑層60形成于導電基板50上時，第三開口62除了顯露導電基板50的中間部之外，還可顯露導電基板50的部分外側(cè)部55，此外側(cè)部55以蝕刻的方式移除而形成一定位孔57于環(huán)狀補強結(jié)構(gòu)53上。在本實施例中，定位孔57可做為半導體元件160定位(參見圖5T)時的參考點。當然，定位孔57也可在形成第一光致抗蝕劑層52之前(參見圖5A)形成在導電基板50的外側(cè)部55，對此，本發(fā)明不加以限制。

綜上所述，雖然結(jié)合以上較佳實施例公開了本發(fā)明，然而其并非用以限定本發(fā)明。本發(fā)明所屬技術(shù)領(lǐng)域中熟悉此技術(shù)者，在不脫離本發(fā)明的精神和范圍內(nèi)，可作各種的更動與潤飾。因此，本發(fā)明的保護范圍應以附上的權(quán)利要求所界定的為準。