本發(fā)明涉及半導(dǎo)體存儲(chǔ)器技術(shù)領(lǐng)域，特別是涉及一種閃存結(jié)構(gòu)、存儲(chǔ)陣列及其制作方法。

背景技術(shù)：

近年來(lái)，在半導(dǎo)體存儲(chǔ)技術(shù)領(lǐng)域中，閃存的發(fā)展尤為迅速。閃存的主要特點(diǎn)是在不加電的情況下能長(zhǎng)期保持存儲(chǔ)的信息；且具有集成度高、存取速度快、易于擦除和讀取等優(yōu)點(diǎn)，因而在微機(jī)、自動(dòng)化控制等多項(xiàng)領(lǐng)域得到了廣泛的應(yīng)用。

通常，閃存為一存儲(chǔ)陣列，由若干個(gè)存儲(chǔ)單元組成，每一個(gè)存儲(chǔ)單元(閃存結(jié)構(gòu))中的字線(柵極所連接線)通常兼容擦除和讀取操作，因其在進(jìn)行擦除操作時(shí)，字線上需要的特定電壓較高(如所需的電壓為12v)，而在進(jìn)行讀取操作時(shí)，字線上所需的電壓較低(如所需的電壓為2.5v)，于是，現(xiàn)有技術(shù)中，字線下方(柵極)與基底間的介質(zhì)層(耦合氧化物層)的厚度會(huì)偏厚，來(lái)增大開(kāi)啟電壓，以兼容閃存中擦除和讀取操作，因此，傳統(tǒng)的閃存存在功耗高、耐用性差和操作效率低的現(xiàn)象。在一些低功耗應(yīng)用中要求盡可能降低功耗，提高器件的操作效率和耐用特性。

因此，針對(duì)上述技術(shù)問(wèn)題，有必要提供一種新的閃存結(jié)構(gòu)、存儲(chǔ)陣列及其制作方法。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種新的閃存結(jié)構(gòu)、存儲(chǔ)陣列及其制作方法，可有助于降低器件功耗，實(shí)現(xiàn)低電壓讀取操作，提高器件的操作效率和耐用特性。

為解決上述技術(shù)問(wèn)題，本發(fā)明提供的閃存結(jié)構(gòu)包括：

一基底，在所述基底中形成有源極和漏極；

一浮柵結(jié)構(gòu)，所述浮柵結(jié)構(gòu)包括兩個(gè)浮柵，兩個(gè)所述浮柵均位于所述基底之上；

一擦除柵結(jié)構(gòu)，所述擦除柵結(jié)構(gòu)位于所述基底之上，且位于兩個(gè)所述浮柵之間，所述擦除柵與基底之間還包括遂穿氧化物層；

一字線結(jié)構(gòu)，所述字線結(jié)構(gòu)位于兩個(gè)所述浮柵的外側(cè)，所述字線結(jié)構(gòu)與所述基底之間包括一氧化物層。

可選的，在所述閃存結(jié)構(gòu)中，所述氧化物層的厚度在至之間。

進(jìn)一步的，在所述閃存結(jié)構(gòu)中，所述氧化物層的厚度為或者

可選的，在所述閃存結(jié)構(gòu)中，所述字線結(jié)構(gòu)和浮柵結(jié)構(gòu)均位于所述源極和漏極之間的基底之上。

可選的，在所述閃存結(jié)構(gòu)中，所述字線結(jié)構(gòu)與所述浮柵結(jié)構(gòu)之間還包括一側(cè)墻。

可選的，在所述閃存結(jié)構(gòu)中，所述擦除柵結(jié)構(gòu)位于所述源極區(qū)域的基底之上。

可選的，在所述閃存結(jié)構(gòu)中，在所述浮柵和所述基底之間還包括一耦合氧化物層，所述耦合氧化物層的厚度大于所述氧化物層的厚度。

可選的，在所述閃存結(jié)構(gòu)中，所述浮柵結(jié)構(gòu)的上方還包括一介質(zhì)層，所述介質(zhì)層覆蓋所述浮柵。

根據(jù)本發(fā)明的另一方面，本發(fā)明還提供了一種存儲(chǔ)陣列，包括：呈m行n列排布的存儲(chǔ)單元，所述存儲(chǔ)單元為如上任意一項(xiàng)所述的閃存結(jié)構(gòu)；位于同一列存儲(chǔ)單元的漏極連接在一起形成位線；位于同一行存儲(chǔ)單元的源極連接在一起形成源線；位于同一行存儲(chǔ)單元的字線結(jié)構(gòu)連接在一起形成字線；位于同一行存儲(chǔ)單元中的擦除柵結(jié)構(gòu)連接在一起形成擦除柵線；其中，m≥1，n≥8，且m和n均為正整數(shù)。

可選的，在所述存儲(chǔ)陣列中，在對(duì)所述存儲(chǔ)陣列中的待擦除存儲(chǔ)單元結(jié)構(gòu)進(jìn)行擦除時(shí)，所述待擦除存儲(chǔ)單元結(jié)構(gòu)的擦除柵線上的電壓veg為11.5v至12.5v之間，所述待擦除存儲(chǔ)單元結(jié)構(gòu)的源線上的電壓vsl、字線上的電壓vwl和位線上的電壓vbl均為0v。

可選的，在所述存儲(chǔ)陣列中，在對(duì)所述存儲(chǔ)陣列中的待編程存儲(chǔ)單元結(jié)構(gòu)進(jìn)行編程時(shí)，所述待編程存儲(chǔ)單元結(jié)構(gòu)的擦除柵線上的電壓veg和源線上的電壓vsl均為7v至9v之間，所述待編程存儲(chǔ)單元結(jié)構(gòu)的字線上的電壓vwl為1v至1.5v之間，所述待編程存儲(chǔ)單元結(jié)構(gòu)的位線上加恒流1ua至3ua之間。

可選的，在所述存儲(chǔ)陣列中，在對(duì)所述存儲(chǔ)陣列中的待讀取存儲(chǔ)單元結(jié)構(gòu)進(jìn)行讀取時(shí)，所述待讀取存儲(chǔ)單元結(jié)構(gòu)的擦除柵線上的電壓veg和源線上的電壓vsl均為0v，所述待讀取存儲(chǔ)單元結(jié)構(gòu)的字線上的電壓vwl小于1.5v，所述待讀取存儲(chǔ)單元結(jié)構(gòu)的位線上電壓vbl為0.6v至1v之間。

另外，本發(fā)明還提供一種閃存結(jié)構(gòu)的制作方法，所述制作方法包括：在一基底上沉積一浮柵層和掩膜層，刻蝕所述掩膜層和浮柵層，以形成兩個(gè)獨(dú)立的第一凹槽，所述第一凹槽停留在所述浮柵層中；

去除兩個(gè)所述第一凹槽間的所述掩膜層和浮柵層，形成第二凹槽，所述第二凹槽貫穿所述浮柵層，對(duì)所述第二凹槽下方的所述基底進(jìn)行第一次離子注入，形成源極；

在所述第二凹槽中形成一擦除柵結(jié)構(gòu)；

去除剩下的所述掩膜層及其下方的浮柵層，以露出部分基底，然后形成一側(cè)墻，并在露出的所述部分基底表面沉積一氧化物層，在所述氧化物層上形成一字線結(jié)構(gòu)；

對(duì)所述基底進(jìn)行第二次離子注入，形成漏極。

可選的，在所述閃存結(jié)構(gòu)的制作方法中，所述氧化物層的厚度在至之間。

進(jìn)一步的，在所述閃存結(jié)構(gòu)的制作方法中，所述氧化物層的厚度為或者

可選的，在所述基底上沉積浮柵層之前，還包括在所述基底上沉積一耦合氧化物層，所述耦合氧化物層的厚度大于所述氧化物層的厚度。

可選的，在所述第二凹槽中形成一擦除柵結(jié)構(gòu)的步驟包括：在所述第二凹槽中沉積一遂穿氧化物層，所述遂穿氧化物層覆蓋所述第二凹槽的底部和側(cè)壁；在所述遂穿氧化物層上沉積一擦除柵層，以形成所述擦除柵結(jié)構(gòu)。

與現(xiàn)有技術(shù)相比，本發(fā)明具有以下有益效果：

本發(fā)明的閃存結(jié)構(gòu)中所述擦除柵結(jié)構(gòu)位于兩個(gè)所述浮柵之間，所述字線結(jié)構(gòu)位于兩個(gè)所述浮柵的外側(cè)，所述字線結(jié)構(gòu)與所述基底之間還包括一氧化物層，所述閃存結(jié)構(gòu)的制作方法工藝簡(jiǎn)單，光罩次數(shù)較少，將所述閃存結(jié)構(gòu)用于存儲(chǔ)陣列中，可以通過(guò)擦除柵線上的電壓控制其擦除操作，通過(guò)字線上的電壓控制其讀取操作，實(shí)現(xiàn)低電壓讀取操作，有助于降低存儲(chǔ)陣列的功耗，提高器件的操作效率和耐用特性。

進(jìn)一步的，所述字線結(jié)構(gòu)與所述基底之間的氧化物層的厚度在至之間，可以滿足低于1.5v電壓的讀取操作，大大降低存儲(chǔ)陣列的功耗，適合低電壓應(yīng)用，進(jìn)一步提高器件的操作效率和耐用特性。

附圖說(shuō)明

圖1為本發(fā)明實(shí)施例中閃存結(jié)構(gòu)的制作方法的流程圖；

圖2至圖13為本發(fā)明實(shí)施例中閃存結(jié)構(gòu)的制作方法中各步驟對(duì)應(yīng)的結(jié)構(gòu)示意圖；

圖14為本發(fā)明實(shí)施例中存儲(chǔ)陣列的示意圖；

圖15為本發(fā)明實(shí)施例中存儲(chǔ)陣列的擦除操作、編程操作以及讀取操作的示例電壓或電流。

具體實(shí)施方式

下面將結(jié)合流程圖和示意圖對(duì)本發(fā)明閃存結(jié)構(gòu)、存儲(chǔ)陣列及其制作方法進(jìn)行更詳細(xì)的描述，其中表示了本發(fā)明的優(yōu)選實(shí)施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本發(fā)明，而仍然實(shí)現(xiàn)本發(fā)明的有利效果。因此，下列描述應(yīng)當(dāng)被理解為對(duì)于本領(lǐng)域技術(shù)人員的廣泛知道，而并不作為對(duì)本發(fā)明的限制。

在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下面說(shuō)明和權(quán)利要求書(shū)，本發(fā)明的優(yōu)點(diǎn)和特征將更清楚。需說(shuō)明的是，附圖均采用非常簡(jiǎn)化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說(shuō)明本發(fā)明實(shí)施例的目的。

本發(fā)明的核心思想在于，本發(fā)明提供一種閃存結(jié)構(gòu)，包括：一基底，在所述基底中形成有源極和漏極；

一浮柵結(jié)構(gòu)，所述浮柵結(jié)構(gòu)包括兩個(gè)浮柵，兩個(gè)所述浮柵均位于所述基底之上；

一擦除柵結(jié)構(gòu)，所述擦除柵結(jié)構(gòu)位于所述基底之上，且位于兩個(gè)所述浮柵之間，所述擦除柵與基底之間還包括遂穿氧化物層；

一字線結(jié)構(gòu)，所述字線結(jié)構(gòu)位于兩個(gè)所述浮柵的外側(cè)，所述字線結(jié)構(gòu)與所述基底之間包括一氧化物層。

根據(jù)本發(fā)明的另一面，本發(fā)明還提供一種一種存儲(chǔ)陣列，包括：呈m行n列排布的存儲(chǔ)單元，所述存儲(chǔ)單元為如上述閃存結(jié)構(gòu)；位于同一列存儲(chǔ)單元的漏極連接在一起形成位線；位于同一行存儲(chǔ)單元的源極連接在一起形成源線；位于同一行存儲(chǔ)單元的字線結(jié)構(gòu)連接在一起形成字線；位于同一行存儲(chǔ)單元中的擦除柵結(jié)構(gòu)連接在一起形成擦除柵線；其中，m≥1，n≥8，且m和n均為正整數(shù)。

另外，本發(fā)明還提供一種閃存結(jié)構(gòu)的制作方法，如圖1所示，包括如下步驟：

s1、在一基底上沉積一浮柵層和掩膜層，刻蝕所述掩膜層和浮柵層，以形成兩個(gè)獨(dú)立的第一凹槽，所述第一凹槽停留在所述浮柵層中；

s2、去除兩個(gè)所述第一凹槽間的所述掩膜層和浮柵層，形成第二凹槽，所述第二凹槽貫穿所述浮柵層，對(duì)所述第二凹槽下方的所述基底進(jìn)行第一次離子注入，形成源極；

s3、在所述第二凹槽中形成一擦除柵結(jié)構(gòu)；

s4、去除剩下的所述掩膜層及其下方的浮柵層，以露出部分基底，然后形成一側(cè)墻，并在露出的所述部分基底表面沉積一氧化物層，在所述氧化物層上形成一字線結(jié)構(gòu)；

s5、對(duì)所述基底進(jìn)行第二次離子注入，形成漏極。

本發(fā)明的閃存結(jié)構(gòu)中所述擦除柵結(jié)構(gòu)位于兩個(gè)所述浮柵之間，所述字線結(jié)構(gòu)位于兩個(gè)所述浮柵的外側(cè)，所述字線結(jié)構(gòu)與所述基底之間還包括一氧化物層，所述閃存結(jié)構(gòu)的制作方法工藝簡(jiǎn)單，光罩次數(shù)較少，將所述閃存結(jié)構(gòu)用于存儲(chǔ)陣列中，可以通過(guò)擦除柵線上的電壓控制其擦除操作，通過(guò)字線上的電壓控制其讀取操作，實(shí)現(xiàn)低電壓讀取操作，有助于降低存儲(chǔ)陣列的功耗，提高器件的操作效率和耐用特性。

以下列舉所述閃存結(jié)構(gòu)、存儲(chǔ)陣列及其制作方法的實(shí)施例，以清楚說(shuō)明本發(fā)明的內(nèi)容，應(yīng)當(dāng)明確的是，本發(fā)明的內(nèi)容并不限制于以下實(shí)施例，其他通過(guò)本領(lǐng)域普通技術(shù)人員的常規(guī)技術(shù)手段的改進(jìn)亦在本發(fā)明的思想范圍之內(nèi)。

圖1示意出了本發(fā)明實(shí)施例中所述閃存結(jié)構(gòu)的制作方法的流程圖，圖2至圖13示意出了本發(fā)明實(shí)施例中所述閃存結(jié)構(gòu)的制作方法中各步驟對(duì)應(yīng)的結(jié)構(gòu)示意圖，圖14示意出了本發(fā)明實(shí)施例中所述存儲(chǔ)陣列的示意圖，圖15為本發(fā)明實(shí)施例中存儲(chǔ)陣列的擦除操作、編程操作以及讀取操作的示例電壓。

如圖1所示，首先，執(zhí)行步驟s1，在一基底上沉積一浮柵層和掩膜層，刻蝕所述掩膜層和浮柵層，以形成兩個(gè)獨(dú)立的第一凹槽，所述第一凹槽停留在所述浮柵層中。較佳的，在所述基底和浮柵層之間還包括一耦合氧化物層；所述第一凹槽在刻蝕后的所述浮柵層的表面具有一坡面。如圖2和圖3所示，首先，提供一基底100，在所述基底100的上表面自下至上依次形成耦合氧化層110、浮柵層111及掩膜層120。在本發(fā)明實(shí)施例中，所述基底10可以包括諸如摻雜硅、砷化鎵、砷磷化鎵、磷化銦、鍺、或者硅鍺襯底的半導(dǎo)體襯底等，所述耦合氧化層110的材料可以為氧化硅，其厚度可以為左右，所述浮柵層111的材料為常用的多晶硅，所述掩膜層120可以為氮化硅層或者氧化氮硅層。通常，在沉積所述掩膜層120之前，還可以在所述基底100中形成淺溝槽隔離結(jié)構(gòu)和定義有源區(qū)(圖中示意圖省略)，淺溝槽隔離結(jié)構(gòu)用以后續(xù)結(jié)構(gòu)的隔離，有源區(qū)以形成后續(xù)的源極和漏極；然后，通過(guò)光刻和刻蝕工藝在所述掩膜層120和浮柵層111中形成兩個(gè)獨(dú)立的第一凹槽a，所述第一凹槽a停留在所述浮柵層111中，并且所述第一凹槽a在刻蝕后的所述浮柵層111的表面具有一坡面(即所述第一凹槽a的底部為弧形)，以形成后續(xù)浮柵結(jié)構(gòu)(如圖10所示，所述浮柵結(jié)構(gòu)包括兩個(gè)有尖端的浮柵111′)，如圖3所示，所述第一凹槽a的形成方法是本領(lǐng)域技術(shù)人員所知曉的光刻和刻蝕工藝，在此不做贅述。

然后，執(zhí)行步驟s2，去除兩個(gè)所述第一凹槽間的所述掩膜層和浮柵層，形成第二凹槽，所述第二凹槽貫穿所述浮柵層，對(duì)所述第二凹槽下方的所述基底進(jìn)行第一次離子注入，形成源極。具體的，如圖4至圖7所示，在實(shí)際的工藝中，在執(zhí)行完步驟s1后，會(huì)先對(duì)所述第一凹槽a填充介質(zhì)層130，所述介質(zhì)層130的材料可以為氧化物；然后，在上述結(jié)構(gòu)的上表面再沉積一保護(hù)氧化層140，在所述保護(hù)氧化層140中形成一第一開(kāi)口，所述第一開(kāi)口露出兩個(gè)所述第一凹槽a間的所述掩膜層120；接著，先去除露出的所述掩膜層120，以露出所述浮柵層111，形成第二開(kāi)口b，如圖5所示；最后，再去除露出的所述浮柵層111，形成第二凹槽c，所述第二凹槽c貫穿所述浮柵層111(當(dāng)然，在刻蝕所述浮柵層111的同時(shí)，也會(huì)刻蝕掉部分所述介質(zhì)層130)，如圖6所示。接下來(lái)，如圖7所示，對(duì)所述第二凹槽c下方的所述基底100進(jìn)行第一次離子注入，形成源極150。

接著，執(zhí)行步驟s3，在所述第二凹槽中形成一擦除柵結(jié)構(gòu)。詳細(xì)的，在本實(shí)施例中，在所述第二凹槽c中先沉積一遂穿氧化物層160，所述遂穿氧化物層160覆蓋所述第二凹槽c的底部和側(cè)壁以及覆蓋所述介質(zhì)層130和掩膜層120；然后，再沉積一擦除柵層161，以形成所需的擦除柵結(jié)構(gòu)，所述擦除柵層161的材料可以為常用的多晶硅。最后，為了后續(xù)保護(hù)所述擦除柵層161，對(duì)所述擦除柵層161的上表面會(huì)進(jìn)行氧化處理，使所述擦除柵層161的上表面形成一保護(hù)層162，得到如圖8所示的結(jié)構(gòu)。顯然，所述擦除柵層161的形成是通過(guò)本領(lǐng)域普通技術(shù)人員所曉得的沉積工藝和化學(xué)機(jī)械平坦化(cmp)得到的，在此不做贅述。

接下來(lái)，執(zhí)行步驟s4，去除剩下的所述掩膜層及其下方的浮柵層，以露出部分基底，然后形成一側(cè)墻，并在露出的所述部分基底表面沉積一氧化物層，在所述氧化物層上形成一字線結(jié)構(gòu)。在本實(shí)施例中，首先，分別去除頂部的所述遂穿氧化物層160、剩下的所述掩膜層120及其下方的浮柵層111，分別得到如圖9和圖10所示的結(jié)構(gòu)(此時(shí)形成浮柵結(jié)構(gòu)，包括兩個(gè)尖端浮柵111′)；較佳的，然后，在如圖10所示的結(jié)構(gòu)上，在兩個(gè)所述浮柵111′的外側(cè)形成一側(cè)墻170，所述側(cè)墻170的材料可以為氧化物；在露出的部分基底100的表面沉積一氧化物層180，優(yōu)選的，所述氧化物層180的厚度為至之間，例如，所述氧化物層180的厚度可以為或然后，在所述氧化物層180上形成一字線結(jié)構(gòu)，具體的，在上述結(jié)構(gòu)中先沉積一存儲(chǔ)層181，如圖11所示，所述存儲(chǔ)層181的材料為常用的多晶硅；然后，刻蝕所述存儲(chǔ)層181，形成如圖12所示的字線結(jié)構(gòu)181′。因?yàn)樗鲎志€結(jié)構(gòu)181′下方的氧化物層180的厚度小于所述耦合氧化物層110的厚度，則其開(kāi)啟電壓相應(yīng)的較低，因此，可以在所述字線結(jié)構(gòu)上施加低電壓來(lái)實(shí)現(xiàn)讀取操作，例如，可以施加低于1.5v的電壓在字線結(jié)構(gòu)上進(jìn)行器件的讀取操作。

最后，執(zhí)行步驟s5，對(duì)所述基底進(jìn)行第二次離子注入，形成漏極。具體的，在圖12所示的結(jié)構(gòu)上，去除露出的所述氧化物層180和保護(hù)層162，較佳的，在所述字線結(jié)構(gòu)181′的外側(cè)形成一第二氧化物層190，然后，對(duì)露出的所述基底100進(jìn)行第二次離子注入，形成漏極151，最終得到如圖13所示的閃存結(jié)構(gòu)。

上述閃存結(jié)構(gòu)的制作方法簡(jiǎn)易，光罩次數(shù)較少，得到的閃存結(jié)構(gòu)包括：一基底100，在所述基底100中形成有源極150和漏極151；一浮柵結(jié)構(gòu)，所述浮柵結(jié)構(gòu)包括兩個(gè)浮柵111′，兩個(gè)浮柵111′均位于所述耦合氧化物層110之上；一擦除柵結(jié)構(gòu)，所述擦除柵結(jié)構(gòu)包括位于所述源極150區(qū)域的基底之上的遂穿氧化物層160和擦除層161，且位于兩個(gè)浮柵111′之間；一字線結(jié)構(gòu)181′，所述字線結(jié)構(gòu)181′位于兩個(gè)浮柵111′的外側(cè)，所述字線結(jié)構(gòu)181′與所述基底100之間包括一氧化物層180。所述字線結(jié)構(gòu)181′和浮柵111′之間還包括一側(cè)墻170，所述字線結(jié)構(gòu)181′和浮柵111′均位于所述源極150和漏極151之間的基底之上。顯然，在所述閃存結(jié)構(gòu)及其制作方法中，還包括本領(lǐng)域普通技術(shù)人員應(yīng)知曉的相關(guān)工藝和結(jié)構(gòu)，比如將所述擦除柵結(jié)構(gòu)、字線結(jié)構(gòu)181′、源極150和漏極151實(shí)現(xiàn)其電連接的工藝及其結(jié)構(gòu)，在此不做贅述。

相應(yīng)的，將上述閃存結(jié)構(gòu)組成存儲(chǔ)陣列，如圖14所示，所述存儲(chǔ)陣列包括呈m行n列排布的存儲(chǔ)單元，所述存儲(chǔ)單元為上述閃存結(jié)構(gòu)，其中m≥1，n≥8，且m和n均為正整數(shù)，本實(shí)施例中，圖14示意出了呈2行(m1、m2)8列(n1、n2、n3、n4、n5、n6、n7、n8)分布的存儲(chǔ)單元；位于同一列存儲(chǔ)單元的漏極151連接在一起形成位線15；位于同一行存儲(chǔ)單元的源極150連接在一起形成源線15′；位于同一行存儲(chǔ)單元的字線結(jié)構(gòu)181′連接在一起形成字線18；位于同一行存儲(chǔ)單元中的擦除柵結(jié)構(gòu)連接在一起形成擦除柵線16。

如圖15所示，在對(duì)本實(shí)施例的存儲(chǔ)陣列的某個(gè)具體存儲(chǔ)單元結(jié)構(gòu)進(jìn)行擦除時(shí)，該待擦除存儲(chǔ)單元結(jié)構(gòu)的擦除柵線16上的電壓veg為11.5v至12.5v之間，該待擦除存儲(chǔ)單元結(jié)構(gòu)的源線15′上的電壓vsl、字線18上的電壓vwl和位線15上的電壓vbl均為0v；

在對(duì)本實(shí)施例的存儲(chǔ)陣列的某個(gè)具體存儲(chǔ)單元結(jié)構(gòu)進(jìn)行編程時(shí)，該待編程存儲(chǔ)單元結(jié)構(gòu)的擦除柵線16上的電壓veg和源線15′上的電壓vsl均為7v至9v之間，如veg＝vsl＝8v，該待編程存儲(chǔ)單元結(jié)構(gòu)的字線18上的電壓vwl為1v至1.5v之間，該待編程存儲(chǔ)單元結(jié)構(gòu)的位線15上加的電流ibl等于恒流idp，idp在1ua至3ua之間；

在對(duì)本實(shí)施例的存儲(chǔ)陣列的某個(gè)具體存儲(chǔ)單元結(jié)構(gòu)進(jìn)行讀取時(shí)，該待讀取存儲(chǔ)單元結(jié)構(gòu)的擦除柵線16上的電壓veg和源線15′上的電壓vsl均為0v，該待讀取存儲(chǔ)單元結(jié)構(gòu)的字線18上的電壓vwl小于1.5v，如vwl＝1v，該待讀取存儲(chǔ)單元結(jié)構(gòu)的位線15上電壓vbl為0.6v至1v之間，如vbl＝0.8v。

所述存儲(chǔ)陣列不僅可以通過(guò)擦除柵線16上的電壓控制其擦除操作，通過(guò)字線18上的電壓控制其讀取操作，還可以實(shí)現(xiàn)低電壓讀取操作，降低功耗，適應(yīng)低電壓的應(yīng)用，提高存儲(chǔ)陣列的操作效率和耐用特性。

綜上，本發(fā)明的閃存結(jié)構(gòu)中所述擦除柵結(jié)構(gòu)位于兩個(gè)所述浮柵之間，所述字線結(jié)構(gòu)位于兩個(gè)所述浮柵的外側(cè)，所述字線結(jié)構(gòu)與所述基底之間還包括一氧化物層，所述閃存結(jié)構(gòu)的制作方法工藝簡(jiǎn)單，光罩次數(shù)較少，將所述閃存結(jié)構(gòu)用于存儲(chǔ)陣列中，可以通過(guò)擦除柵線上的電壓控制其擦除操作，通過(guò)字線上的電壓控制其讀取操作，實(shí)現(xiàn)低電壓讀取操作，有助于降低存儲(chǔ)陣列的功耗，提高器件的操作效率和耐用特性。

進(jìn)一步的，所述字線結(jié)構(gòu)與所述基底之間的氧化物層的厚度在至之間，可以滿足低于1.5v電壓的讀取操作，大大降低存儲(chǔ)陣列的功耗，適合低電壓應(yīng)用，進(jìn)一步提高器件的操作效率和耐用特性。

顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。