專(zhuān)利名稱(chēng)：一種多比特sonos閃存單元、陣列及操作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體存儲(chǔ)器件，特別是涉及一種多比特SONOS閃存單元和陣列。
背景技術(shù)：
近年來(lái)閃存(flash memory)存儲(chǔ)器的發(fā)展非常迅速，閃存以其便捷、存儲(chǔ)密度高、 可靠性好等特點(diǎn)成為非易失性存儲(chǔ)器中研究的熱點(diǎn)。隨著技術(shù)的發(fā)展和各類(lèi)電子產(chǎn)品對(duì)存儲(chǔ)的需求，閃存被廣泛用于手機(jī)、筆記本、掌上電腦和U盤(pán)等移動(dòng)和通訊設(shè)備中，其原理是通過(guò)改變晶體管或存儲(chǔ)單元的臨界電壓來(lái)控制門(mén)極通道的開(kāi)關(guān)以達(dá)到存儲(chǔ)數(shù)據(jù)的目的，使得存儲(chǔ)在存儲(chǔ)器中的數(shù)據(jù)不會(huì)因?yàn)殡娫粗袛喽?。每個(gè)閃存單元以一個(gè)場(chǎng)效應(yīng)晶體管制成，包含一控制柵極(CG, control gate)和一浮動(dòng)?xùn)艠O(FG, floating gate),浮動(dòng)?xùn)艠O可保持電荷，由于浮動(dòng)?xùn)艠O的存在使得閃存可以完成三種基本操作模式，即讀、寫(xiě)、擦除。圖I為現(xiàn)有的閃存單元的結(jié)構(gòu)示意圖，包括半導(dǎo)體襯底100，所述半導(dǎo)體襯底100 內(nèi)形成有P型摻雜阱；位于半導(dǎo)體襯底內(nèi)的源極102和漏極101，所述源極102和漏極101 的摻雜類(lèi)型為η型；位于半導(dǎo)體襯底100表面的隧穿氧化層110 ;位于隧穿氧化層110表面的浮動(dòng)?xùn)艠O120 ;位于浮動(dòng)?xùn)艠O表面的隔離氧化層130 ;位于隔離氧化層130表面的控制柵極 140。在編程階段，在漏極101施加一個(gè)漏極電壓，在所述漏極電壓的作用下，熱電子從源極102向漏極101遷移；又在施加在控制柵極140的柵極電壓的作用下，熱電子從漏極 101或者溝道區(qū)靠近漏極101的部分經(jīng)過(guò)隧穿氧化層110注入浮動(dòng)?xùn)艠O120 ;在擦除節(jié)點(diǎn)， 在源極102上施加一個(gè)源極電壓，在源極電壓的作用下，電子從浮動(dòng)?xùn)艠O120靠近源極102 的部分經(jīng)過(guò)隧穿氧化層IIOFN(Fowler-Nordheim tunneling)隧穿到源極102。一般而言， 當(dāng)浮動(dòng)?xùn)艠O120被注入電子時(shí)，該位就由數(shù)字“I”被改寫(xiě)成“0”，這一過(guò)程為寫(xiě)入，也可稱(chēng)為編程模式；相對(duì)的，當(dāng)負(fù)電子從浮動(dòng)?xùn)艠O120中移走后，該位就由數(shù)字“O”變成“1”，此過(guò)程稱(chēng)為擦除，每個(gè)閃存單元能夠存儲(chǔ)I比特。但是，隨著存儲(chǔ)器件尺寸的進(jìn)一步微縮，需要提供一種多比特的閃存單元，以提高閃存的存儲(chǔ)密度。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種多比特SONOS閃存單元和陣列，以提高SONOS閃存存儲(chǔ)器的存儲(chǔ)密度。本發(fā)明提供了一種多比特SONOS閃存單元，包括N型半導(dǎo)體襯底，其具有深N阱； 在深N阱中形成的第一 P型注入?yún)^(qū)和第二 P型注入?yún)^(qū)，所述第一 P型注入?yún)^(qū)和第二 P型注入?yún)^(qū)構(gòu)成源極區(qū)和漏極區(qū)；位于所述第一 P型注入?yún)^(qū)和第二 P型注入?yún)^(qū)之間的襯底上方的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括柵介質(zhì)層和位于柵介質(zhì)層上的多晶硅層，其中，所述多晶硅層構(gòu)成控制柵極，所述柵介質(zhì)層為ONO結(jié)構(gòu)，自下而上依次包括第一氧化層、氮化層、第二氧化層，所述ONO結(jié)構(gòu)的氮化層中包括第一存儲(chǔ)位和第二存儲(chǔ)位。
作為優(yōu)選，所述第一 P型注入?yún)^(qū)和第二 P型注入?yún)^(qū)分別連接第一位線和第二位線， 所述控制柵極連接控制線。本發(fā)明還提供了一種多比特SONOS閃存單元的操作方法，包括通過(guò)分別對(duì)第一位線、第二位線、控制線和深N阱施加第一存儲(chǔ)位寫(xiě)入電壓，實(shí)現(xiàn)對(duì)第一存儲(chǔ)位的寫(xiě)入；通過(guò)分別對(duì)第一位線、第二位線、控制線和深N阱施加第二存儲(chǔ)位寫(xiě)入電壓，實(shí)現(xiàn)對(duì)第二存儲(chǔ)位的寫(xiě)入；通過(guò)分別對(duì)第一位線、第二位線、控制線和深N阱施加擦除電壓，實(shí)現(xiàn)對(duì)第一和第二存儲(chǔ)位的擦除；通過(guò)分別對(duì)第一位線、第二位線、控制線和深N阱施加第一存儲(chǔ)位讀取電壓，實(shí)現(xiàn)對(duì)第一存儲(chǔ)位的讀取；通過(guò)分別對(duì)第一位線、第二位線、控制線和深N阱施加第二存儲(chǔ)位讀取電壓，實(shí)現(xiàn)對(duì)第二存儲(chǔ)位的讀取。作為優(yōu)選，對(duì)所述第一位線、第二位線、控制線和深N阱施加的第一存儲(chǔ)位寫(xiě)入電壓分別為_(kāi)6V、0V、-3V和0V，實(shí)現(xiàn)對(duì)第一存儲(chǔ)位的寫(xiě)入。作為優(yōu)選，對(duì)所述第一位線、第二位線、控制線和深N阱施加的第二存儲(chǔ)位寫(xiě)入電壓分別為ov、-6V、-3V和0V，實(shí)現(xiàn)對(duì)第二存儲(chǔ)位的寫(xiě)入。作為優(yōu)選，對(duì)所述第一位線、第二位線、控制線和深N阱施加的擦除電壓分別為 6V、6V、-6V和6V，實(shí)現(xiàn)對(duì)第一和第二存儲(chǔ)位的擦除。作為優(yōu)選，對(duì)第一位線、第二位線、控制線和深N阱施加的第一存儲(chǔ)位讀取電壓分別為0V、-2V、0V和0V，實(shí)現(xiàn)對(duì)第一存儲(chǔ)位的讀取。作為優(yōu)選，對(duì)第一位線、第二位線、控制線和深N阱施加的第二存儲(chǔ)位讀取電壓分別為-2V、0V、0V和0V，實(shí)現(xiàn)對(duì)第一存儲(chǔ)位的讀取。本發(fā)明還提供了一種多比特SONOS閃存陣列，其特征在于，由多個(gè)本發(fā)明所述的多比特SONON存儲(chǔ)單元按照虛擬接地陣列排列而成。本發(fā)明的一種多比特SONOS閃存單元和陣列與現(xiàn)有的SONOS閃存單元和陣列相比，具有以下優(yōu)點(diǎn)I.本發(fā)明利用SONOS結(jié)構(gòu)的ONO層能夠束縛區(qū)域電子的特征，使得ONO層的左右兩側(cè)分別存儲(chǔ)電荷，從而使一個(gè)SONOS閃存單元具有2比特的存儲(chǔ)位，有效地提高了 SONOS 閃存的存儲(chǔ)密度；2.本發(fā)明采用P溝道晶體管，有效降低了 SONOS閃存單元的工作電流，從而降低了整個(gè)芯片的功耗；3.本發(fā)明采用虛擬接地陣列，省去了固定的源極區(qū)，極大減少了整個(gè)陣列的面積；4.本發(fā)明的SONOS閃存單元和陣列結(jié)構(gòu)與標(biāo)準(zhǔn)的CMOS工藝相兼容，能夠在不改變工藝制程技術(shù)節(jié)點(diǎn)的情況下，通過(guò)改變SONOS閃存的內(nèi)部結(jié)構(gòu)，減少閃存的體積，容易微縮到45納米節(jié)點(diǎn)以下。


圖I為現(xiàn)有的閃存單元的結(jié)構(gòu)示意圖；圖2為本發(fā)明的多比特SONOS閃存單元的結(jié)構(gòu)示意圖；圖3為本發(fā)明的多比特SONOS閃存單元的左側(cè)存儲(chǔ)位寫(xiě)入的示意4為本發(fā)明的多比特SONOS閃存單元的右側(cè)存儲(chǔ)位寫(xiě)入的示意圖
圖5為本發(fā)明的多比特SONOS閃存單元的左側(cè)和右側(cè)存儲(chǔ)位擦除的示意圖；圖6為本發(fā)明的多比特SONOS閃存單元的左側(cè)存儲(chǔ)位讀取的示意圖；圖7為本發(fā)明的多比特SONOS閃存單元的右側(cè)存儲(chǔ)位讀取的示意圖；圖8為本發(fā)明的多比特SONOS閃存陣列的示意圖；圖9為本發(fā)明的多比特SONOS閃存陣列的結(jié)構(gòu)示意圖。
具體實(shí)施例方式為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
做詳細(xì)的說(shuō)明。本發(fā)明利用示意圖進(jìn)行詳細(xì)描述，在詳述本發(fā)明實(shí)施例時(shí)，為便于說(shuō)明，表示器件結(jié)構(gòu)的剖面圖會(huì)不依一般比例作局部放大，而且所述示意圖只是實(shí)例，其在此不應(yīng)限制本發(fā)明保護(hù)的范圍。此外，在實(shí)際制作中應(yīng)包含長(zhǎng)度、寬度及深度的三維空間尺寸。圖2為本發(fā)明的一種多比特閃存單元的結(jié)構(gòu)示意圖，從圖可知，本發(fā)明的一種多比特閃存單元包括半導(dǎo)體襯底200，所述半導(dǎo)體襯底200為N型，具有深N阱203 ;在半導(dǎo)體襯底200中形成的第一 P型注入?yún)^(qū)201和第二 P型注入?yún)^(qū)202，第一 P型注入?yún)^(qū)201和第二 P型注入?yún)^(qū)202根據(jù)分別施加在其上的電壓的不同，可以分別為源極區(qū)和漏極區(qū)，也可以分別為漏極區(qū)和源極區(qū)，形成P溝道場(chǎng)效應(yīng)晶體管；以及在所述半導(dǎo)體襯底之上、第一 P 型注入?yún)^(qū)201和第二 P型注入?yún)^(qū)202之間形成的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括柵介質(zhì)層和在柵介質(zhì)層表面形成的多晶硅層240。其中，所述柵介質(zhì)層自下而上依次包括第一氧化層 210、氮化層220、第二氧化層230，即為ONO層，所述ONO層在閃存單元中作為電荷陷阱以存儲(chǔ)電荷；所述多晶硅層240為控制柵極。因此，上述結(jié)構(gòu)組成了 SONOS閃存單元，且本發(fā)明的每個(gè)SONOS閃存單元具有兩個(gè)存儲(chǔ)位。所述第一 P型注入?yún)^(qū)201和第二 P型注入?yún)^(qū)202 分別連接第一位線BLl和第二位線BL2，所述控制柵極連接控制線。實(shí)際操作時(shí)，如圖3所示，圖3為本發(fā)明的多比特閃存單元的左側(cè)存儲(chǔ)位寫(xiě)入的結(jié)構(gòu)示意圖。為了達(dá)到從左側(cè)寫(xiě)入的目的，本發(fā)明采用熱電子方式進(jìn)行寫(xiě)入，可以分別在第一位線BLl、第二位線BL2、控制線和深N阱上施加OV到-15V的電壓，以實(shí)現(xiàn)左側(cè)存儲(chǔ)位的寫(xiě)入。在本實(shí)施例中，分別在第一位線BLl (此時(shí)P阱201暫為漏極區(qū)D)上加-6V的電壓，在第二位線BL2 (此時(shí)P阱202暫為源極區(qū)S)上加OV電壓，在控制線上加-3V電壓，在深N 阱203上加OV電壓。源極區(qū)S和漏極區(qū)D之間的電壓差使得整個(gè)P溝道場(chǎng)效應(yīng)晶體管導(dǎo)通，空穴(hole，多子載流子)10從源極區(qū)S流向漏極區(qū)D，空穴在漏極區(qū)D的PN結(jié)處由于高速碰撞產(chǎn)生電子11，并且電子11進(jìn)入ONO層230的左側(cè)，即熱電子效應(yīng)(Hot Carrier Effect)，從而在ONO層左側(cè)形成一左側(cè)存儲(chǔ)單元，而ONO層具有區(qū)域電子束縛的特征，所以 ONO層左側(cè)的電子不會(huì)遷移到右側(cè)去，實(shí)現(xiàn)了多比特閃存單元的左側(cè)存儲(chǔ)位寫(xiě)入。圖4為本發(fā)明的一種多比特閃存單元的右側(cè)存儲(chǔ)位寫(xiě)入的結(jié)構(gòu)示意圖。為了達(dá)到從右側(cè)寫(xiě)入的目的，本發(fā)明采用熱電子方式進(jìn)行寫(xiě)入，分別在第一位線BL1、第二位線BL2、 控制線和深N阱上施加OV到-15V的電壓，以實(shí)現(xiàn)右側(cè)存儲(chǔ)位的寫(xiě)入。在本實(shí)施例中，分別在第一位線BLl (此時(shí)P阱201暫為源極區(qū)S)上加OV的電壓，在第二位線BL2(此時(shí)P阱 202暫為漏極區(qū)D)上加-6V電壓，在控制線上加-3V電壓，在深N阱203上加OV電壓。源極區(qū)和漏極區(qū)之間的電壓差使得整個(gè)P溝道場(chǎng)效應(yīng)晶體管導(dǎo)通，空穴(hole，多子載流子)從源極區(qū)S流向漏極區(qū)D，空穴在漏極區(qū)的PN結(jié)處由于高速碰撞產(chǎn)生電子并進(jìn)入ONO層230 的右側(cè)，即熱電子效應(yīng)(hot carrier effect),從而在ONO層右側(cè)形成一右側(cè)存儲(chǔ)單元,而 ONO層具有區(qū)域電子束縛的特征，所以O(shè)NO層右側(cè)的電子不會(huì)遷移到左側(cè)去，實(shí)現(xiàn)了多比特閃存單元的右側(cè)存儲(chǔ)位寫(xiě)入。圖5為本發(fā)明的一種多比特閃存單元的電子擦除的結(jié)構(gòu)示意圖。為了達(dá)到擦除的目的，本發(fā)明采用FN(Fowler-Nordheim)隧穿方式進(jìn)行電子擦除,發(fā)明分別在第一位線 BL1、第二位線BL2、控制線和深N阱上施加-6V到15V的電壓(電壓極性根據(jù)位線和控制線而不同)，以實(shí)現(xiàn)左側(cè)和右側(cè)存儲(chǔ)位的擦除。在本實(shí)施例中，分別在第一位線BLl和第二位線BL2上施加6V電壓，在控制線施加-6V電壓，在深N阱203上加6V電壓。在第一字線 BLl與控制線240、第二字線BL2與控制線240之間的強(qiáng)電場(chǎng)作用下，ONO層左右兩側(cè)的電子被驅(qū)逐出ONO層，通過(guò)FN隧穿的方式分別從第一字線BLl和第二字線BL2流走。圖6為本發(fā)明的一種多比特閃存單元的從左側(cè)存儲(chǔ)位讀取的結(jié)構(gòu)示意圖。為了達(dá)到從左側(cè)讀取的目的，本發(fā)明采用熱電子方式進(jìn)行寫(xiě)入，分別在第一位線BL1、第二位線 BL2、控制線和深N阱上施加OV到-5V的電壓，以實(shí)現(xiàn)左側(cè)存儲(chǔ)位的讀取。在本實(shí)施例中， 分別在第一位線BLl (此時(shí)P阱201暫為源極區(qū)S)上加OV的電壓，在第二位線BL2 (此時(shí) P阱202暫為漏極區(qū)D)上加-2V電壓，在控制線和深N阱203上加OV電壓。注意，漏極區(qū) D的PN結(jié)由于第二字線BL2上的-2V電壓的存在，PN結(jié)擴(kuò)展至ONO右側(cè)的存儲(chǔ)位下方的溝道區(qū)域(PN結(jié)與ONO存儲(chǔ)區(qū)是通過(guò)第一氧化層210絕緣的)，所以不管ONO右側(cè)的存儲(chǔ)位中有無(wú)電子，對(duì)溝道電流都沒(méi)有影響，從源極區(qū)S流向漏極區(qū)D的空穴被立馬被吸引到漏極區(qū) D的PN結(jié)中。只有ONO左側(cè)的存儲(chǔ)單位中的電子有無(wú)會(huì)對(duì)溝道電流大小有影響。ONO的左側(cè)存儲(chǔ)位存儲(chǔ)有電子11時(shí)，溝道電流大，將其定義為左側(cè)存儲(chǔ)位寫(xiě)入狀態(tài)“I” ；0Ν0的左側(cè)存儲(chǔ)位沒(méi)有電子時(shí)，溝道電流小，將其定義為左側(cè)存儲(chǔ)位擦除狀態(tài)“O”。圖7為本發(fā)明的一種多比特閃存單元的從右側(cè)存儲(chǔ)位讀取的結(jié)構(gòu)示意圖。為了達(dá)到從右側(cè)讀取的目的，本發(fā)明采用熱電子方式進(jìn)行寫(xiě)入，分別在第一位線BL1、第二位線 BL2、控制線和深N阱上施加OV到-5V的電壓，以實(shí)現(xiàn)右側(cè)存儲(chǔ)位的讀取。在本實(shí)施例中， 分別在第一位線BLl (此時(shí)P阱201暫為漏極區(qū)D)上加-2V的電壓，在第二位線BL2 (此時(shí) P阱202暫為源極區(qū)S)上加OV電壓，在控制線和深N阱203上加OV電壓。同上述左側(cè)存儲(chǔ)位的讀取類(lèi)似，由于第二字線BL2上的-2V電壓的存在，ONO左側(cè)的存儲(chǔ)位有無(wú)電子對(duì)溝道電流大小沒(méi)有影響。當(dāng)ONO右側(cè)的存儲(chǔ)位存儲(chǔ)有電子11時(shí)，溝道電流大，將其定義為右側(cè)存儲(chǔ)位寫(xiě)入狀態(tài)“ 1”;0Ν0右側(cè)的存儲(chǔ)位中沒(méi)有電子，溝道電流小，將其定義為右側(cè)存儲(chǔ)位擦除狀態(tài)“O”。本發(fā)明的存儲(chǔ)器陣列采用虛擬接地陣列(Virtual Ground cell array),該存儲(chǔ)器陣列包括多個(gè)多比特閃存單元，如圖8所示，其中BL1、BL2、BL3為所述存儲(chǔ)器陣列的存儲(chǔ)單元的位線，CGU CG2、CG3和CG4為所述存儲(chǔ)器陣列的存儲(chǔ)單元的控制線。由于采用虛擬接地陣列排列，沿縱向排列的閃存單元串聯(lián)且共用源極區(qū)和漏極區(qū)，這樣可以節(jié)約源極區(qū)和漏極區(qū)占用的面積。同一列中的源極和漏極中的一極共同連接到同一位線，且相鄰兩列閃存單元中的兩根位線中的一根位線是共用的。以第一列閃存和第二列閃存單元為例， 第一列閃存單元的源極和漏極中的一極共同連接到位線BL1，源極和漏極中的另一極共同連接到位線BL2 ;第二列閃存單元的源極和漏極中的一極共同連接到位線BL2，源極和漏極中的另一極共同連接到位線BL3，其中，第一列和第二列共用位線BL2，第二列和第三列共用位線BL3。如圖9所示，為本發(fā)明的多比特閃存單元所構(gòu)成的存儲(chǔ)器陣列的結(jié)構(gòu)示意圖， 其中BL1、BL2、BL3為所述存儲(chǔ)器陣列的存儲(chǔ)單元的位線，CG1、CG2、CG3和CG4為所述存儲(chǔ)器陣列的存儲(chǔ)單元的控制線， 表示接觸孔，本發(fā)明的每個(gè)接觸孔連接其周?chē)乃膫€(gè)存儲(chǔ)單元的源極和漏極中的同一極(如虛線框中所示)。因此對(duì)于一個(gè)接觸孔，可以有4個(gè)SONOS 閃存單元相連，每個(gè)SONOS閃存單元具有兩個(gè)存儲(chǔ)位，這樣可以有8個(gè)存儲(chǔ)位，即一個(gè)接觸孔對(duì)應(yīng)8個(gè)存儲(chǔ)位，進(jìn)一步極大地減小接觸孔占的面積。本實(shí)施例以4*4的陣列作為示例并非加以限制，還可以擴(kuò)展至各種不同數(shù)量的行和列的陣列，以及還可以在該層存儲(chǔ)器陣列上做更多層存儲(chǔ)器陣列。顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
權(quán)利要求
1.一種多比特SONOS閃存單元，包括P型半導(dǎo)體襯底，其具有深N阱；在深N阱中形成的第一 P型注入?yún)^(qū)和第二 P型注入?yún)^(qū)，所述第一 P阱和第二 P型注入?yún)^(qū)構(gòu)成源極區(qū)和漏極區(qū)；位于所述第一 P型注入?yún)^(qū)和第二 P型注入?yún)^(qū)之間的襯底上方的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括柵介質(zhì)層和位于柵介質(zhì)層上的多晶硅層，其中，所述多晶硅層構(gòu)成控制柵極，所述柵介質(zhì)層為ONO結(jié)構(gòu)，自下而上依次包括第一氧化層、氮化層、第二氧化層，所述ONO結(jié)構(gòu)的氮化層中包括第一存儲(chǔ)位和第二存儲(chǔ)位。
2.如權(quán)利要求I所述的多比特SONOS閃存單元，其特征在于，所述第一P型注入?yún)^(qū)和第二 P型注入?yún)^(qū)分別連接第一位線和第二位線，所述控制柵極連接控制線。
3.根據(jù)權(quán)利要求2所述的多比特SONOS閃存單元的操作方法，其特征在于，包括通過(guò)分別對(duì)第一位線、第二位線、控制線和深N阱施加第一存儲(chǔ)位寫(xiě)入電壓，實(shí)現(xiàn)對(duì)第一存儲(chǔ)位的與入；通過(guò)分別對(duì)第一位線、第二位線、控制線和深N 二存儲(chǔ)位的寫(xiě)入；通過(guò)分別對(duì)第一位線、第二位線、控制線和深N 儲(chǔ)位的擦除；通過(guò)分別對(duì)第一位線、第二位線、控制線和深N 一存儲(chǔ)位的讀??；通過(guò)分別對(duì)第一位線、第二位線、控制線和深N阱施加第二存儲(chǔ)位讀取電壓，實(shí)現(xiàn)對(duì)第二存儲(chǔ)位的讀取。
4.如權(quán)利要求3所述的多比特SONOS閃存單元的操作方法，其特征在于，對(duì)所述第一位線、第二位線、控制線和深N阱施加的第一存儲(chǔ)位寫(xiě)入電壓分別為-6V、0V、-3V和0V，實(shí)現(xiàn)對(duì)第一存儲(chǔ)位的寫(xiě)入。
5.如權(quán)利要求3所述的多比特SONOS閃存單元的操作方法，其特征在于，對(duì)所述第一位線、第二位線、控制線和深N阱施加的第二存儲(chǔ)位寫(xiě)入電壓分別為0V、-6V、-3V和0V，實(shí)現(xiàn)對(duì)第二存儲(chǔ)位的寫(xiě)入。
6.如權(quán)利要求3所述的多比特SONOS閃存單元的操作方法，其特征在于，對(duì)所述第一位線、第二位線、控制線和深N阱施加的擦除電壓分別為6V、6V、-6V和6V，實(shí)現(xiàn)對(duì)第一和第二存儲(chǔ)位的擦除。
7.如權(quán)利要求3所述的多比特SONOS閃存單元的操作方法，其特征在于，對(duì)第一位線、 第二位線、控制線和深N阱施加的第一存儲(chǔ)位讀取電壓分別為0V、-2V、0V和0V，實(shí)現(xiàn)對(duì)第一存儲(chǔ)位的讀取。
8.如權(quán)利要求3所述的多比特SONOS閃存單元的操作方法，其特征在于，對(duì)第一位線、 第二位線、控制線和深N阱施加的第二存儲(chǔ)位讀取電壓分別為-2V、0V、OV和0V，實(shí)現(xiàn)對(duì)第一存儲(chǔ)位的讀取。
9.一種多比特SONOS閃存陣列，其特征在于，由多個(gè)如權(quán)利要求2所述的多比特SONON 存儲(chǔ)單元按照虛擬接地陣列排列而成。
全文摘要
本發(fā)明公開(kāi)了一種多比特SONOS閃存單元，P型半導(dǎo)體襯底，其具有深N阱；在深N阱中形成的第一P型注入?yún)^(qū)和第二P型注入?yún)^(qū)，所述第一P型注入?yún)^(qū)和第二P型注入?yún)^(qū)構(gòu)成源極區(qū)和漏極區(qū)；位于所述第一P阱和第二P型注入?yún)^(qū)之間的襯底上方的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括柵介質(zhì)層和位于柵介質(zhì)層上的多晶硅層，其中，所述多晶硅層構(gòu)成控制柵極，所述柵介質(zhì)層為ONO結(jié)構(gòu)，自下而上依次包括第一氧化層、氮化層、第二氧化層，所述ONO結(jié)構(gòu)的氮化層中包括第一和第二存儲(chǔ)位。本發(fā)明還提供了一種多比特SONOS閃存陣列以及一種多比特SONOS閃存陣列的操作方法。
文檔編號(hào)H01L27/115GK102610617SQ20121009352
公開(kāi)日2012年7月25日 申請(qǐng)日期2012年3月31日 優(yōu)先權(quán)日2012年3月31日
發(fā)明者張博, 莘海維 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司