所公開的實施例涉及n溝道漏極延伸金屬氧化物半導體(demos)器件。

背景技術(shù)：

可以使用n溝道或p溝道demos結(jié)構(gòu)來制造功率半導體器件。demos器件通過在器件的漏極和溝道之間添加p型漏極漂移區(qū)來延伸器件的n+漏極，從而捕獲該區(qū)域而不是溝道區(qū)中的大部分電場，因此，在該區(qū)域而不是溝道區(qū)中具有熱載流子效應，由此增加熱載流子可靠性。demos器件可具有對稱漏極結(jié)構(gòu)或不對稱漏極結(jié)構(gòu)。

技術(shù)實現(xiàn)要素：

提供本發(fā)明內(nèi)容以簡化的形式介紹所公開概念的簡要選擇，這些概念在下面包括所提供的附圖的具體實施方式中作進一步描述。本發(fā)明內(nèi)容并非旨在限制所要求保護的主體范圍。

所公開的實施例認識到，對于包括至少一個p阱指形件的傳統(tǒng)n溝道漏極延伸金屬氧化物半導體(denmos)器件，在與場電介質(zhì)的寬度方向上的有源區(qū)邊界(wd邊界)鄰近的p阱指形件末端處添加額外p型層能夠幫助防止高ioff泄漏。然而，這種額外p型層可產(chǎn)生沖擊電離泄漏，導致在具有高背柵偏置電平的導通狀態(tài)下的晶體管遷移。相反，所公開的denmos器件在鄰近wd邊界的p阱指形件末端處包括多個額外p型層，這些額外p型層在與wd邊界相距第一最小距離處包括與較低摻雜的第二p型層相比較高摻雜的第一p型層，該第二p型層比第一p型層更接近wd邊界，在一個實施例中包括第二p型層處于wd邊界上方(且進入有源區(qū))。從有源區(qū)后方間隔開(或凹陷)的第一p型層降低了在具有高背柵偏置電平的導通狀態(tài)下的沖擊電離，并且更接近或延伸到有源區(qū)內(nèi)的第二p型層有助于防止p阱指形件末端處的過多ioff。

附圖說明

現(xiàn)在將參考附圖，這些附圖不一定按比例繪制，其中：

圖1是描述根據(jù)示例實施例的包括示例denmos器件的集成電路(ic)的俯視圖，該denmos器件在鄰近wd邊界的p阱指形件末端處包括多個額外p型層，并且示出了更遠離wd邊界的較高摻雜的第一p型層和更接近wd邊界或在wd邊界上方的較低摻雜的第二p型層。

圖2a是圖1中所示的denmos器件的橫截面圖，其沿著p阱寬度方向圍繞有源區(qū)/場電介質(zhì)邊界在p阱長度方向上切割。

圖2b是圖1中所示的denmos器件的橫截面圖，其圍繞p阱指形件的中心在p阱寬度方向上切割，以示出柵電極下方的柵極電介質(zhì)。

圖3是根據(jù)示例實施例的示例denmos指形件末端布局，示出了在鄰近wd邊界的p阱指形件末端處包括較高摻雜的第一p型層和較低摻雜的第二p型層的指形件末端。

圖4是示出根據(jù)示例實施例用于形成包括指形件末端的demos器件的示例方法的步驟的流程圖，其中該指形件末端在鄰近wd邊界的p阱指形件末端處包括較高摻雜的第一p型層和較低摻雜的第二p型層。

圖5示出所測量的瞬時泄漏數(shù)據(jù)，其將具有已知p阱指形件設計的denmos器件和在鄰近wd邊界的p阱指形件末端處具有較高摻雜的第一p型層和較低摻雜的第二p型層的所公開的denmos器件進行比較。

圖6示出具有已知p阱指形件設計的denmos器件和在鄰近wd邊界的p阱指形件末端處包括較高摻雜的第一p型層和較低摻雜的第二p型層的denmos器件的所測量的denmos低溫峰值瞬時泄漏和ron遷移數(shù)據(jù)。

圖7示出所測量的denmos關(guān)斷(off)泄漏和bvdss特征，包括針對具有從wd邊界凹陷的所公開的較高摻雜的第一p型層和比第一p型層更接近wd邊界(在這種情況下還是在wd邊界上方)的較低摻雜的第二p型層的denmos器件(被示出為“修改的布局”)和針對具有接近wd邊界的單個p型層的denmos器件n阱指形件設計(被示出為“(采用)vtn拉回的布局”)。這些相應的denmos器件的bvdss和ioff特征被示出為不具有顯著差異。

具體實施方式

參考附圖對示例實施例進行了描述，其中相同的附圖標記用于表示類似的或等同的元件。行為或事件的圖示順序不應當被認為是限制性的，因為一些行為或事件可以與其他行為或事件以不同的順序發(fā)生和/或同時發(fā)生。此外，一些圖示的行為或事件可能是實施根據(jù)本公開的方法所不需要的。

此外，在沒有進一步限定的情況下，本文中所使用的術(shù)語“耦接到”或“耦接”(等)旨在描述間接或直接的電連接。因此，如果第一器件“耦接”到第二器件，則該連接可通過直接電連接來實現(xiàn)，其中通路中僅存在寄生效應，或經(jīng)由包括其他器件和連接件的中介物件通過間接電連接來實現(xiàn)。對于間接耦接，中介物件一般不修改信號的信息，但是可能調(diào)整它的電流水平、電壓水平和/或功率水平。

圖1是根據(jù)示例實施例的包括示例denmos器件100的ic150的俯視圖，該denmos器件在鄰近wd邊界的p阱指形件末端處包括多個額外p型層，該圖示出了沿著p阱寬度方向更遠離第一有源區(qū)邊界(wd邊界)140a1的較高摻雜的第一p型層161以及更接近wd邊界140a1或在wd邊界140a1上方的較低摻雜的第二p型層162。盡管被示出在ic150上，但是denmos器件100也可以被實施為分立管芯(discretedie)。被示出為在denmos器件100的右邊的區(qū)域通常包括被配置在一起以提供電路功能的多個其他晶體管以及電阻器和電容器。第一有源區(qū)被示出為140a。因此，第一p型層161被從有源區(qū)諸如第一有源區(qū)140a后方間隔開，以降低具有高背柵偏置的導通狀態(tài)下的沖擊電離，并且第二p型層162更接近有源區(qū)或延伸到有源區(qū)，以有助于防止p阱指形件末端處的過多ioff。

denmos器件100被示出為具有對稱的漏極柵極結(jié)構(gòu)(對于源極和漏極具有對稱結(jié)構(gòu))，但是這并不是必需的，因為所公開的實施例也適用于不對稱漏極設計。另外，盡管p阱指形件1201和1202被示出為是長方形的，但是p阱指形件可具有其他的形狀，諸如具有圓角。此外，盡管p型摻雜劑通常被描述為是硼，但是p型摻雜劑通常還可以是銦。

ic150包括襯底105，該襯底具有在其上的摻雜表面層115。襯底105可以是也提供表面層115的體襯底材料(bulksubstratematerial)(例如，硅)，或者表面層115可以是包括體襯底材料的襯底上的外延層。襯底105和/或表面層115可以包括硅、硅-鍺或其他半導體材料。襯底105和表面層115均可以是n型或p型的，其中一個特定實施例是p型襯底105和p型表面層115(其為外延層)。

盡管denmos器件100被示出具有兩個(2個)p阱指形件1201、1202，但是更一般地，denmos器件100可具有單個p阱指形件或多于2個p阱指形件。p阱指形件1201、1202限定p阱長度方向和較小的p阱寬度方向。p阱指形件1201、1202具有p阱摻雜并且通常通過離子注入被形成在表面層115內(nèi)。對應于1×10¹³cm^-2注入劑量的近似5×10¹⁵cm^-3至1×10¹⁷cm^-3的p阱摻雜水平可以用于形成p阱指形件。

p阱指形件1201、1202被示出在n阱之間。p阱指形件1201被示出在第一n阱125a與第二n阱125b之間。p阱指形件1202被示出在第二n阱125b與第三n阱125c之間。n+源極(s)126被示出在第一n阱125a中并且n+漏極(d)136被示出在第二n阱125b中。

柵極堆疊在p阱指形件1201、1202的溝道區(qū)120a的上方，包括在s126與d136之間的p阱指形件1201的上方。該柵極堆疊包括柵極介電層和在柵極介電層上的圖案化柵電極130(該柵極介電層未在圖1中示出，參考下面所描述的圖2b中的柵極介電層131)。柵電極130可包括多晶硅或其他柵電極材料諸如金屬，并且柵極電介質(zhì)可包括電介質(zhì)諸如氧化硅或氮氧化硅。

被示出為場氧化物(fox)層的場介電層111在限定有源區(qū)(其缺乏場介電層111)的表面層115的一部分上，這些有源區(qū)包括第一有源區(qū)140，第一有源區(qū)140具有包括wd邊界140a1的第一有源區(qū)/場電介質(zhì)邊界140a。場介電層111可包括locos氧化層，在該情況下，在有源區(qū)邊緣處的場介電層111過渡區(qū)域中將存在鳥喙狀區(qū)域(birdsbeakregion)?？商娲兀瑘鼋殡妼?11可包括淺溝槽隔離(sti)。

本申請認識到，denmos器件包括至少一個p阱指形件，其在與場電介質(zhì)的寬度方向上的有源區(qū)邊界(wd邊界)鄰近的p阱指形件末端處添加額外p型層，該denmos器件可有助于防止高ioff泄漏。然而，還認識到，該額外p型層可能產(chǎn)生沖擊電離泄漏，從而導致具有高背柵偏置電平的導通狀態(tài)下的晶體管遷移。如上所述，與此相反，所公開的denmos器件在鄰近wd邊界140a1的p阱指形件末端處包括多個額外p型層，在距離wd邊界第一最小距離處包括與較低摻雜的第二p型層162相比較高摻雜的第一p型層161，該第二p型層162比第一p型層161更接近wd邊界140a1。

第一p型層161被從有源區(qū)后方間隔開，以降低具有高背柵偏壓的導通狀態(tài)下的電離沖擊，并且更接近有源區(qū)或延伸到有源區(qū)內(nèi)的第二p型層162有助于防止p阱指形件末端處的過多ioff。因此已經(jīng)發(fā)現(xiàn)，包括與比第一p型層161更接近wd邊界140a1的較低摻雜的第二p型層162相比與wd邊界相距第一最小距離的較高摻雜的第一p型層161可有助于去除沖擊離子泄漏，同時仍然防止指形件末端處的過多ioff泄漏(參考下面所描述的示例)。p型層161的第一最小距離通常是與所述wd邊界140a1相距至少0.4μm，諸如≥0.5μm，并且第二最小距離可以是零，以使得第二p型層162在wd邊界140a1的上方并且延伸到所述第一有源區(qū)140中。盡管第一p型層161和第二p型層162均被示出為是長方形，但是它們可以具有其它形狀，諸如圓形或卵圓形(橢圓形)。

第一p型層161和第二p型層162均可以通過通常使用硼的離子注入來形成。例如，諸如3×10¹²cm^-2至1×10¹³cm^-2的硼劑量和在100kev至250kev范圍內(nèi)的能量可被用于注入p阱指形件1201和1202中的區(qū)域以形成第一p型層161。諸如4×10¹¹cm^-2至1×10¹²cm^-2的硼劑量和在60kev至100kev范圍內(nèi)的能量可被用于注入p阱指形件1201和1202中的區(qū)域以形成第二p型層162。用于第一p型層161的劑量通常至少是用于形成第二p型層162的劑量的2倍。

第一p型層161通常在指形件長度方向上從wd邊界140a1凹陷至少1μm，諸如2至4μm。如圖1中所示，第二p型層162一般與wd邊界140a1交疊。如圖1中所示，第一p型層161和第二p型層162一般均從p阱指形件1201、1202的邊緣處凹陷，以有助于確保低的漏極至源極泄漏。

圖2a是描述圖1中所示的denmos器件100的橫截面，其沿著p阱寬度方向圍繞有源區(qū)/場電介質(zhì)邊界在p阱長度方向上切割。第二p型層162被示出為其深度是第一p型層161深度的大約一半。襯底105上的表面層被示出為外延層115’。間隔件139被示出在柵電極130的邊緣上。denmos器件100的下面是處于n掩埋層(dnbl)109上的深p掩埋層(dpbl)108。場介電層被示出為fox111’。

圖2b是描述圖1中所示的denmos器件100的橫截面，其圍繞p阱指形件的中心在p阱寬度方向上切割，以示出柵電極130下方的柵極介電層131。p阱1203和p阱1204被示出為延伸到dpbl108以形成環(huán)繞的p型箱(tank)/隔離環(huán)。n阱125d和n阱125e也被示出為延伸到dnbl109，以便為denmos器件100形成n型箱/隔離環(huán)。

各種表面觸點被示出為穿過示為ild165的層間電介質(zhì)(ild)。這些觸點包括到源極(s)126的觸點126a、到漏極(d)136的觸點136a、第一背柵(backgate)(bg)觸點137a、第二bg觸點138a以及n阱觸點129a和n阱觸點129b，以提供與n型隔離環(huán)的接觸。由于如上所公開的，所公開的第一p型層161和第二p型層162沿著在指形件長度方向上的邊緣被設置在p阱指形件邊緣處，因此在如圖2b所示的denmos器件100的中心部分沒有提供所公開的第一p型層161和第二p型層162。

圖3是根據(jù)示例實施例的示例denmos指形件末端布局，示出了具有指形件末端的p阱指形件1201，該指形件末端包括在指形件長度方向上從wd邊界140a1凹陷的較高摻雜的第一p型層161和比第一p型層161更接近wd邊界140a1的較低摻雜的第二p型層162。第二p型層162被示出為在wd邊界140a1的上方延伸到第一有源區(qū)140中。

圖4是示出根據(jù)示例實施例的用于形成具有包括指形件末端的demos器件的ic的示例方法的步驟的流程圖，其中該指形件末端在鄰近wd邊界的p阱指形件末端處包括較高摻雜的第一p型層和較低摻雜的第二p型層。步驟401包括提供在其上具有摻雜表面層115的襯底105。表面層115可以是大約15μm至40μm厚的外延層。襯底105一般是p+或p-襯底，通常摻雜有1×10¹⁶cm^-3至1×10¹⁹cm^-3的硼，并且表面層115可以是具有3×10¹⁴cm^-3至3×10¹⁶cm^-3的摻雜水平的外延層。襯底105和表面層115均可包括硅，并且還可包括其他材料。

步驟402包括形成限定長度方向和寬度方向的至少一個p阱指形件1201，所述p阱指形件在包括溝道區(qū)120a的表面層115內(nèi)具有p阱摻雜。典型的p阱注入劑量大約是1×10¹³cm^-2，以提供5×10¹⁵cm^-3至1×10¹⁷cm^-3的近似p阱摻雜水平。

步驟403包括在p阱指形件1201的一側(cè)上形成第一n阱125a并且在p阱指形件120的相對側(cè)上形成第二n阱125b。磷或砷離子注入可被用于形成所述n阱。步驟404包括在限定第一有源區(qū)140的表面層115的一部分上形成場介電層111，該第一有源區(qū)140具有第一有源區(qū)邊界140a(其包括沿著寬度方向的wd邊界140a1)，在該第一有源區(qū)邊界140a中具有溝道區(qū)120a。如上面所述，場介電層111可包括locos氧化物或sti氧化物。

步驟405包括在源極126與漏極136之間在溝道區(qū)120a上方形成柵極堆疊，該柵極堆疊包括柵極介電層131和在柵極介電層131上的圖案化柵電極130。

步驟406包括對p阱指形件1201進行注入以形成摻雜第一摻雜水平的第一p型層161，該第一p型層161在第一有源區(qū)140外部并且與wd邊界140a1相距至少第一最小距離。步驟407包括對p阱指形件1201進行注入以形成第二p型摻雜區(qū)域162，其中第二p型摻雜區(qū)域162被摻雜小于第一摻雜水平的第二摻雜水平并且具有比第一最小距離更接近wd邊界140a1的第二最小距離。形成第一p型層161的步驟406一般包括單獨的光刻膠圖案，其可以在bicmos工藝中與數(shù)字nmos溝道注入共享。形成第二p型層162的步驟407一般也包括單獨的光刻膠圖案，其可以在bicmos工藝中與高電壓depmos溝道注入共享。

關(guān)于第一p型層161和第二p型層162以及p阱/溝道的相對摻雜水平，如上所述，與第二p型層162中的摻雜相比，第一p型層161具有大約5倍至30倍的摻雜。與第一p型層161相比，denmos器件的p阱一般接收更低的注入劑量，然而，與第一p型層161相比，該p阱一般具有更長的熱擴散周期。然而，通過使用各種電壓應用、熱周期或注入能量，與形成第一p型層的注入相比，該p阱注入劑量可從更低的劑量變化到更高的劑量。步驟408包括在第一n阱125a內(nèi)形成n+源極126并且在第二n阱125b內(nèi)形成n+漏極136。

包括具有從wd邊界凹陷的較高摻雜的第一p型層和更接近wd邊界或在wd邊界上方的較低摻雜的第二p型層的指形件末端的所公開的denmos器件有助于防止在具有對固有器件特征的最小沖擊的指形件末端處的denmos截止狀態(tài)和導通狀態(tài)泄漏，同時避免了需要使用橢圓形指形件并且在接近指形件末端的有源區(qū)中添加溝道終端摻雜，否則需要這種措施來防止指形件末端處的denmos截止狀態(tài)和導通狀態(tài)泄漏。橢圓形指形件和在接近指形件末端處的有源區(qū)中添加溝道終端摻雜不期望地增加了器件面積并且增加了器件特征的復雜性。此外，所公開的denmos器件不會增加器件面積或涉及任何新的掩膜層級(masklevel)，只要所使用的工藝包括較低摻雜的第二p型注入即可。

示例

通過以下具體示例進一步說明所公開的實施例，其不應當以任何方式被解釋為限制本公開的保護范圍或內(nèi)容。

圖5示出所測量的瞬時泄漏數(shù)據(jù)，其將具有已知p阱指形件設計的denmos器件與具有從wd邊界(距離大約0.4μm)凹陷的較高摻雜的第一p型層和比第一p型層更接近wd邊界(在該情況中，在wd邊界的上方)的較低摻雜的第二p型層的所公開的denmos器件進行比較。形成第一p型層161的硼注入的劑量和能量為5×10¹²cm^-2和165kev。形成第二p型層162的硼注入的劑量和能量為1.18×10¹²cm^-2和70kev。背柵電壓(vb)為-20v，并且vs是浮動的。上圖是絕對泄漏值，而下圖是相對于vg和vd的泄漏輪廓。與已知denmos器件相比較，可以看出所公開的denmos器件的瞬時泄漏顯著地降低。

圖6示出具有已知p阱指形件設計的denmos器件和包括從wd邊界凹陷的較高摻雜的第一p型層161和比第一p型層更接近wd邊界(在該情況中，還是在wd邊界上方)的較低摻雜的第二p型層162的denmos器件(被顯示為“新設計”)的所測量的denmos低溫峰值瞬時泄漏(頂部)和ron遷移數(shù)據(jù)(底部)。在頂部示出denmos的導通狀態(tài)峰值泄漏，其條件為在-40℃下，vg/vb＝22v/-22v，vs＝打開，vd掃描：-22v至22v，在底部示出應力后的ron遷移，其條件為vg/vb＝-22v/22v，vs＝打開，vd掃描：-22v至22v。

圖7示出具有從wd邊界凹陷的所公開的較高摻雜的第一p型層和比第一p型層更接近wd邊界(在這種情況中，還是在wd邊界上方)的較低摻雜的第二p型層的denmos器件(被示出為“修改的布局”)和具有接近wd邊界的單個p型層的denmos器件n阱指形件設計(被示出為“具有vtn拉回的布局”)的所測量的denmosoff泄漏和bvdss特征(在125℃下vg＝vs＝0v)?？梢钥闯?，這些相應的denmos器件的bvdss和ioff特征不存在重大差異(本公開的denmos器件實際上具有稍微更低的ioff)。

所公開的實施例可用于形成半導體管芯(die)，其包括可以被集成到各種裝配流程中以形成各種不同的器件和相關(guān)產(chǎn)品的分立管芯或ic管芯。該半導體管芯可以包括其中的各種元件和/或其上的各種層，包括阻擋層、介電層、器件結(jié)構(gòu)、有源元件和無源元件，其包括源級區(qū)、漏極區(qū)、位線、基極、發(fā)射極、集電極、導電線、導電通孔等。此外，該半導體管芯可以由包括雙極性、絕緣柵雙極晶體管(igbt)、cmos、bicmos和mems的各種工藝形成。

本公開相關(guān)領(lǐng)域的技術(shù)人員將認識到，在所要求保護的發(fā)明的范圍內(nèi)，許多其他實施例和實施例變體是可能的，并且在不脫離本公開的范圍的情況下，可以對所描述的實施例進行進一步的添加、刪除、替換和修改。