專利名稱：用單個掩模形成互補阱和自對準槽的方法
技術領域：
本發(fā)明涉及場效應晶體管(“FET”)器件，特別涉及改進的FET器件及其形成工藝。
先進的CMOS技術使用互補n和p阱，以同時優(yōu)化NMOS和PMOS晶體管。常規(guī)的互補阱形成工藝使用一個或兩個微光刻掩模步驟。兩個掩模制造工藝的優(yōu)點是不會降低硅表面平面性或布局。在先進的CMOS技術中，這是個重要的要求，即使是n阱和p阱之間一個小(例如幾千埃)的臺階，也會導致NMOS和PMOS晶體管之間柵波長變化。CMOS晶體管的柵長度變化會降低可制造性和生產(chǎn)率。因此，由于一個掩模的工藝在工藝期間產(chǎn)生臺階或不希望的表面布局，使得常規(guī)的一個掩模制造工藝這種工藝簡化未得到有力和充分的優(yōu)點/改進使其適用于半導體技術。
常規(guī)的一個掩模制造工藝中的表面布局問題是由選擇熱氧化工藝產(chǎn)生的。美國專利No.5,252,501的說明書公開了一種用氧化物/氮化物堆疊構圖并用做離子注入掩模(通常和光刻膠掩模一起使用)以限定一個阱的工藝。除去光刻膠后，進行氧化步驟選擇性限定注入?yún)^(qū)上方的氧化物硬掩模。使用第二離子注入步驟限定第二(相對的)阱區(qū)。由于選擇熱氧化步驟消耗了硅，該工藝在n和p阱區(qū)之間產(chǎn)生了不希望的表面布局或臺階。
已知的工藝通過使用選擇性半導體生長工藝嘗試解決該臺階問題。然而如果使用常規(guī)的材料和常規(guī)的工藝，臺階問題的該解決辦法不會解決問題。
本發(fā)明包括一種制造場效應晶體管的方法，包括以下步驟在單晶襯底上形成第一絕緣材料層，在所述絕緣材料上形成半導體材料層，在所述半導體層上形成和構圖n或p阱掩模層中的一個，露出下面的半導體層的第一部分，在與半導體層的第一部分對準的襯底區(qū)域內注入一種極性的第一摻雜劑，將半導體層的第一部分轉變?yōu)榈诙^緣材料，除去掩模層露出半導體層的其余部分，并將與所述第一摻雜劑相反極性的第二摻雜劑注入到所述與半導體材料的其余暴露部分對準的襯底區(qū)域內。
本發(fā)明還包括一種制造場效應晶體管的方法，包括以下步驟氧化硅單晶襯底形成二氧化硅層，在所述二氧化硅上淀積多晶硅層，在所述多晶硅上形成并構圖氮化物層限定出p阱區(qū)，注入p型摻雜劑在襯底內形成p阱，氧化多晶硅層的p阱區(qū)；除去氮化物層，注入n型摻雜劑在襯底內形成n阱，包括除去所述多晶硅層的p阱區(qū)和n阱區(qū)形成多晶硅的臺階，并形成與多晶硅的臺階和n阱和p阱對準的槽。
按慣例，本發(fā)明的目的在于包括多個CMOS晶體管的集成電路。CMOS晶體管形成在單晶襯底內。襯底內為多個間隔開成對互補的p阱區(qū)和n阱區(qū)。在每個阱區(qū)之間為填有半導體材料的自對準槽。每個阱區(qū)還有源、柵和漏。
為有利起見，制造該晶體管的方法需要第一步在單晶襯底上形成第一絕緣層。接下來，在第一絕緣材料上形成半導體材料層。下面的步驟包括在半導體層上形成并構圖p或n阱掩模層中的一個，露出下面半導體層的第一部分。一旦完成該構圖步驟，將一種極性的第一摻雜劑注入到與半導體層的第一部分對準的襯底區(qū)內。然后將該第一部分轉變成第二絕緣材料并除去掩模層，由此露出半導體層的其余部分。然后與第一摻雜劑相反極性的第二摻雜劑注入到其余的部分內。
該方法還包括除去半導體材料的第一部分和露出的其余部分。該除去工藝露出半導體材料的臺階。隨后將與臺階對準的部分襯底和臺階一起除去形成槽。槽由第二半導體材料填充。
現(xiàn)在參考附圖借助例子介紹本發(fā)明。


圖1a為本發(fā)明的CMOS晶體管的示意圖。
圖1b為圖1a中盒1的放大圖。
圖2a-i為本發(fā)明工藝的描述示意圖。
在本發(fā)明中，一個掩模的制造工藝利用熱氧化工序產(chǎn)生臺階。將部分下面的襯底和臺階一起除去形成位于兩個上表面基本共面的互補阱之間的自對準槽。
圖1為包括多個CMOS晶體管10的集成電路。CMOS晶體管10形成在單晶襯底12內。襯底12內為多個間隔開成對互補的p阱區(qū)16和n阱區(qū)18。在這些阱區(qū)16,18之間為填充有第二半導體材料22的自對準槽20。在各阱區(qū)16和18中為一組重摻雜區(qū)17,19,21,23。將阱區(qū)16,18其內的每個重摻雜區(qū)17,19,21,23相反極性摻雜。
將每個阱區(qū)中的一個重摻雜區(qū)指定為源，另一個為漏。在每個源和每個漏區(qū)的漏之間的是柵24。柵24包括襯底10上方的絕緣層14和絕緣層14上的半導體材料29。然而本發(fā)明的工藝目的在于圖1b中的結構。
通過圖2所示的一個掩模技術得到圖1b所示的本發(fā)明。參見圖2a，在單晶襯底12上施加第一絕緣材料層14。具體地，襯底12為例如由單晶硅構成的起始晶片。絕緣層14，優(yōu)選氧化層，形成在晶片12的上表面13上或其上方。通過形成250到350埃絕緣材料的低溫化學汽相淀積技術或快速熱氧化工藝形成氧化層14。這些工藝可確保第一絕緣層14充分附著在襯底12上方，優(yōu)選在襯底上，用于元件的進一步淀積。
在將絕緣材料14施加到襯底12上方的初始步驟后，將圖2b所示的第一半導體材料層26施加在絕緣材料14上方，優(yōu)選施加在絕緣材料上。通過低壓化學汽相淀積(LPCVD)工藝施加4,500到5,500埃厚的半導體材料26。在本發(fā)明的該實施例中，半導體材料26為多晶硅材料。
下一步顯示在圖2c，需要在半導體層26上方優(yōu)選在半導體層上形成并構圖p或n阱掩模層28中的一個以露出下面的半導體層26的第一部分30。掩模層28通常為700到900埃厚。在本發(fā)明的一個實施例中，掩模層28為氮化物材料。
參見圖2d，在與第一部分30對準的襯底12的區(qū)域32內注入一個極性的第一摻雜劑。第一摻雜劑為用于穿透半導體材料26的高注入能量源。通常，注入劑量為2e12、能量為360Kev的硼并形成p阱16。掩模層26阻止硼離子穿透到下面的襯底12內。
如圖2e所示，使用多晶硅緩沖局部氧化隔離(通常稱做“PBLOCOS”)法將第一部分30轉變?yōu)榈诙^緣材料34。在該實施例中，第二絕緣材料34由二氧化硅導出。通常，PBLOCOS工藝是在約1000攝氏度的溫度將第一部分30加熱約二個小時的熱氧化步驟。在該工藝期間，襯底12未受影響。
轉變第一部分30后，除去掩模28露出半導體層26的其余部分36。然后，如圖2f所示，將與第一摻雜劑極性相反的第二摻雜劑注入到襯底12與露出的其余部分26對準的區(qū)域38內。第二摻雜劑通常由磷離子形成n阱18。氧化層34阻止磷離子進入到p阱32內。
參見圖2g，除去半導體材料26的第一部分30和露出的其余部分36。該除去步驟露出半導體材料26的臺階40。在反應離子腐蝕系統(tǒng)中，除去第一部分30和暴露的其余部分36的標準工藝為各向異性腐蝕。
參見圖2h，用第二保護層42，優(yōu)選為氮化層涂敷臺階40和暴露出的絕緣材料14。除去覆蓋臺階40的部分第二保護層42。通常由深腐蝕或化學機械拋光工藝完成該除去工藝。由此露出臺階40并被第二保護層42環(huán)繞。
隨后將臺階40和與臺階40對準的部分襯底12一起除去，形成槽20。除去臺階和部分襯底12的槽形成工藝為常規(guī)的腐蝕工藝。最好，槽20的深度約等于最深的阱，n阱或p阱的深度。
形成槽20之后，除去其余的第二保護層42和氧化層14的預定部分，如圖2i所示。優(yōu)選通過半導體工業(yè)公知的剝離工序進行該除去工藝。
參見圖1b，以氧化襯底12相同的方式熱氧化槽40形成氧化層11，并通過LPCVD工藝用第二半導體材料22優(yōu)選為多晶硅填充。
為了在各n阱和p阱中完全激活摻雜劑并不使結推進得太深，可使用高溫快速熱退火(RTA)。
本發(fā)明的目的在于包括形成在單晶襯底內的多個CMOS晶體管的集成電路。襯底內為多個間隔開成對互補的p阱區(qū)和n阱區(qū)。在每個阱區(qū)之間為填有半導體材料的自對準槽。每個阱區(qū)還有源、柵和漏。
一種制造該晶體管的方法需要第一步在單晶襯底上形成第一絕緣材料層。接下來，在第一絕緣材料上形成半導體材料層。下面的步驟包括在半導體層上形成并構圖p或n阱掩模層中的一個，露出下面半導體層的第一部分。一旦完成該構圖步驟，將一種極性的第一摻雜劑注入到與半導體層的第一部分對準的襯底區(qū)內。然后將該第一部分轉變成第二絕緣材料并除去掩模層，由此露出半導體層的其余部分。然后與第一摻雜劑相反極性的第二摻雜劑注入到其余的部分內。
權利要求
1．一種制造場效應晶體管的方法，包括以下步驟在單晶襯底上形成第一絕緣材料層，在所述第一絕緣材料上形成半導體材料層，在所述半導體層上形成并構圖p或n阱掩模層中的一個以露出下面半導體層的第一部分，將一種極性的第一摻雜劑注入到與半導體層的第一部分對準的襯底區(qū)內，將半導體層的第一部分轉變成第二絕緣材料，除去掩模層露出半導體層的其余部分，將與第一摻雜劑相反極性的第二摻雜劑注入到與半導體材料的其余露出部分對準的襯底區(qū)域內。
2．根據(jù)權利要求1的方法，包括除去半導體材料的第一部分和露出的其余部分，形成半導體材料的臺階，并形成與半導體材料的臺階以及第一和第二阱對準的槽的步驟。
3．根據(jù)權利要求1或2的方法，包括在半導體材料的臺階周圍形成并構圖第二掩模層。
4．根據(jù)權利要求1到3任意一個的方法，其中注入第一摻雜劑形成P阱，注入第二摻雜劑形成N阱。
5．根據(jù)權利要求1到4任意一個的方法，其中在約1000攝氏度下轉變第一部分約兩小時，用熱氧化轉變第一部分。
6．根據(jù)權利要求2的方法，其中槽的深度約等于最深阱的深度，包括氧化槽的側壁并用第二半導體材料填充槽的步驟。
7．根據(jù)權利要求1到6任意一個的方法，其中第一和第二半導體材料為多晶硅材料。
8．根據(jù)權利要求1到7任意一個的方法，其中在單晶襯底上形成第一絕緣材料層；在所述絕緣材料上形成半導體材料層；并在所述半導體層上形成并構圖p或n阱掩模層中的一個，其中僅將半導體材料轉變成第一部分，且注入?yún)^(qū)未氧化。
9．一種制造場效應晶體管的方法，包括以下步驟氧化硅單晶襯底形成二氧化硅層，在所述二氧化硅上淀積多晶硅層，在所述多晶硅上形成并構圖氮化物層限定出p阱區(qū)，注入p型摻雜劑在襯底內形成p阱，氧化多晶硅層的p阱區(qū)；除去氮化物層，注入n型摻雜劑在襯底內形成n阱，包括除去所述多晶硅層的p阱區(qū)和n阱區(qū)形成多晶硅的臺階，并形成與多晶硅的臺階和n阱及p阱對準的槽。
10．根據(jù)權利要求9的方法，其中還包括在多晶硅的臺階周圍形成并構圖第二掩模層，其中也在約1000攝氏度下氧化p阱區(qū)約兩小時，用熱氧化氧化p阱。
11．根據(jù)權利要求9或10的方法，其中槽的深度約等于最深阱的深度，包括氧化槽的側壁并用第二多晶硅材料填充槽的步驟，其中在所述二氧化硅上淀積多晶硅層；并在所述多晶硅上形成和構圖氮化物層。
全文摘要
制造CMOS晶體管的方法包括在單晶襯底上形成第一絕緣層,在第一絕緣材料上形成半導體材料層,在半導體層上形成并構圖p或n阱掩模層中的一個,露出下面半導體層的第一部分,將一種極性的第一摻雜劑注入到與半導體層的第一部分對準的襯底區(qū)內。然后將該第一部分轉變成第二絕緣材料并除去掩模層,由此露出半導體層的其余部分。然后與第一摻雜劑相反極性的第二摻雜劑注入到其余的部分中。
文檔編號H01L21/02GK1208968SQ9811519
公開日1999年2月24日 申請日期1998年6月29日 優(yōu)先權日1997年6月30日
發(fā)明者羅伯特·T·福勒 申請人:哈里公司