專利名稱：半導(dǎo)體芯片的小型化的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有場效應(yīng)晶體管單元的半導(dǎo)體芯片和其中裝有這種半導(dǎo)體芯片的半導(dǎo)體器件。


圖1-3表示在日本專利特許公開No.274116公開的現(xiàn)有技術(shù)的半導(dǎo)體器件的結(jié)構(gòu)。
如圖1所示，該現(xiàn)有技術(shù)半導(dǎo)體器件具有與芯片安裝部分相連的半導(dǎo)體芯片105，其中芯片安裝部分形成在提供有輸入端引線102和輸出端引線103的外殼(package)101的中心中。在外殼101內(nèi)部的絕緣板上提供其上形成輸入布線圖形的輸入匹配電路襯底114和其上形成輸出布線圖形的輸出匹配電路襯底115。
在半導(dǎo)體芯片105表面上形成柵極106、源極107和漏極108，如圖2所示。場效應(yīng)晶體管單元112由柵條(gate fingers)、源條(source fingers)和漏條(drain fingers)的三相鄰條構(gòu)成。柵條從與柵極106相連的柵母線110延伸，源條從源極107延伸，漏條從漏極108延伸。與電源相連的反側(cè)源極(未示出)形成在源極107的反面上；源極107和反側(cè)源極通過源通孔109連接。將與其它半導(dǎo)休芯片的柵相連接的互連電極111與柵母線110的兩端相連。
如圖3所示，半導(dǎo)體芯片105的柵極106借助金屬線116與輸入匹配電路襯底114連接，漏極108借助金屬線117與輸出匹配電路襯底115連接。另外，相鄰半導(dǎo)體芯片105的互連電極111通過金屬線113連在一起，每個半導(dǎo)體芯片105之間的柵極電壓就這樣保持在恒定電平。
通過增加半導(dǎo)體芯片上的場效應(yīng)晶體管的柵寬度可以在上述現(xiàn)有技術(shù)的半導(dǎo)體器件中得到更高的場效應(yīng)晶體管的輸出。增加?xùn)艑挾龋礀艞l總延伸度的方法包括增加?xùn)艞l的長度和增加?xùn)艞l數(shù)量。但是，如果柵條制得更長，則場效應(yīng)晶體管單元的輸出效率(增益)下降。另一方面，如果柵條的數(shù)量增加，則在保持柵間隔均勻以防止耐熱性變壞的同時增加?xùn)艞l的數(shù)量由于柵寬度的增加不僅會導(dǎo)致半導(dǎo)體芯片面積的增加，而且導(dǎo)致在輸入信號之間產(chǎn)生相差。結(jié)果，增加場效應(yīng)晶體管的柵寬度的缺點(diǎn)是柵極和漏極面積增加了，并且半導(dǎo)體芯片的面積也相應(yīng)增加了。
利用形成在源極中的源通孔，從半導(dǎo)體芯片的反側(cè)施加電源。從而給接近于場效應(yīng)晶體管單元的源施加電源，現(xiàn)有技術(shù)中以此來嘗試減少源電感，即一種寄生元件。不幸的是，其中形成源通孔的源極所要求的大面積對整個半導(dǎo)體芯片的面積的減少是個障礙。在上述現(xiàn)有技術(shù)的半導(dǎo)體器件中，例如場效應(yīng)晶體管單元占據(jù)半導(dǎo)體芯片面積的25％或低于25％，這種結(jié)構(gòu)就妨礙了半導(dǎo)體器件的高度集成，結(jié)果制造成本更高。
而且，形成源通孔需要施加保護(hù)膜、光曝光和顯影，接著在半導(dǎo)體芯片的反面上腐蝕。這個工藝過程會引起關(guān)于形成的源通孔相對于源極的位置的問題，由于在形成通孔時的不充分腐蝕導(dǎo)致供給不足的電源，或者反過來，由于在形成通孔時過量腐蝕，導(dǎo)致通孔比源極大。通孔由例如金的金屬填滿，但是由于填充不足或過量填充都會引起供給電源不足的問題。這樣，形成有通孔的結(jié)構(gòu)會對半導(dǎo)體器件的可靠性產(chǎn)生不良影響，并且半導(dǎo)體器件的生產(chǎn)率的提高復(fù)雜了。
本發(fā)明的一個目的是提供容許具有較小面積和改進(jìn)的生產(chǎn)率的半導(dǎo)體芯片。
本發(fā)明另一目的是提供結(jié)合有上述半導(dǎo)體芯片的半導(dǎo)體器件。
根據(jù)本發(fā)明的一個方案，場效應(yīng)晶體管單元是由三相鄰條構(gòu)成，其每個從源極、柵極和漏極延伸。在半導(dǎo)體芯片的外邊緣上并從半導(dǎo)體芯片的正面到反面形成源極。因為不需要在半導(dǎo)體芯片的源極中形成源通孔，所以源極可以占據(jù)較小的面積。另外，沒有通孔，保證了半導(dǎo)體器件的可靠性。
柵母線最好沿著半導(dǎo)體芯正面上的源極形成環(huán)線結(jié)構(gòu)。
采用至少一部分環(huán)線形成的柵母線被分割的結(jié)構(gòu)可以防止在場效應(yīng)晶體管單元中產(chǎn)生寄生振蕩。
在半導(dǎo)體芯片的角部分上形成柵極的結(jié)構(gòu)是較優(yōu)選的。
在半導(dǎo)體芯片的中心部分上形成漏極的結(jié)構(gòu)是較優(yōu)選的。
根據(jù)本發(fā)明的另一方案，半導(dǎo)體器件由下列部分組成芯片安裝部分，其中連接并安裝本發(fā)明的半導(dǎo)體芯片；輸入匹配電路襯底，其將與半導(dǎo)體芯片的柵極相連；輸出匹配電路襯底，其將與半導(dǎo)體芯片的漏極相連。通過采用在半導(dǎo)體芯片上形成多個柵極的結(jié)構(gòu)，其中每個柵極通過金屬線與輸入匹配電路襯底相連并且每個金屬線的長度相同，傳輸?shù)浇饘倬€的輸入信號可以在輸入信號之間不產(chǎn)生相差的情況下輸入到半導(dǎo)體芯片。
下面通過參照表示本發(fā)明實(shí)例的附圖，詳細(xì)描述本發(fā)明，使本發(fā)明的上述和其它目的、特點(diǎn)和優(yōu)點(diǎn)更明顯。
圖1是表示現(xiàn)有技術(shù)半導(dǎo)體器件內(nèi)部的平面圖；圖2是表示圖1中所示半導(dǎo)體器件中的半導(dǎo)體芯片的平面圖；圖3是表示圖1中所示半導(dǎo)體器件中電路襯底和半導(dǎo)體芯片之間連接狀態(tài)的透視圖；圖4是表示根據(jù)本發(fā)明的半導(dǎo)體器件的第一實(shí)例的半導(dǎo)體芯片平面圖；圖5是表示圖4中所示半導(dǎo)體芯片的一部分放大的平面圖；圖6是表示圖4和5中所示半導(dǎo)體芯片與半導(dǎo)體器件的輸入匹配電路襯底連接的狀態(tài)的透視圖；圖7是表示圖4和5中所示半導(dǎo)體芯片與半導(dǎo)體器件的電路襯底連接狀態(tài)的透視圖；圖8是表示圖7中所示半導(dǎo)體器件的平面圖；圖9是表示作為連接多個圖4和5中所示半導(dǎo)體芯片的了四個半導(dǎo)體芯片連接成一列的狀態(tài)的平面圖；圖10是表示根據(jù)本發(fā)明半導(dǎo)體器件的第二實(shí)施例半導(dǎo)體芯片的平面圖；圖11是表示圖10中所示半導(dǎo)體芯片與半導(dǎo)體器件的輸入匹配電路襯底連接的狀態(tài)透視圖；圖12是表示圖10中所示半導(dǎo)體芯片與半導(dǎo)體器件的電路襯底連接的狀態(tài)的透視圖；圖13是表示圖12中所示半導(dǎo)體器件的平面圖；圖14是表示根據(jù)本發(fā)明半導(dǎo)體器件的第三實(shí)施例半導(dǎo)體芯片的平面圖15是表示圖14中所示半導(dǎo)體芯片與半導(dǎo)體器件的輸入匹配電路襯底連接狀態(tài)的透視圖；圖16是表示圖14中所示半導(dǎo)體芯片與半導(dǎo)體器件的電路襯底連接狀態(tài)的透視圖；圖17是表示圖16中所示半導(dǎo)體器件平面圖；圖18是表示根據(jù)要發(fā)明半導(dǎo)體器件的第四實(shí)施例半導(dǎo)體芯片一部分放大的平面圖。
第一實(shí)施例如圖4所示，在本實(shí)施例半導(dǎo)體器件中的半導(dǎo)體芯片中，在半導(dǎo)體芯片的整個周邊形成源極3，以便從正面到反面封閉半導(dǎo)體芯片。另外，沿著半導(dǎo)體芯片的正面部分上源極3的內(nèi)側(cè)，形成環(huán)形柵母線5。在半導(dǎo)體芯片的四個角上，柵極2設(shè)置成與柵母線5相連的狀態(tài)。最后，互連電極6設(shè)置在半導(dǎo)體芯片的兩面部分上并處于與柵母線5相連狀態(tài)，漏極4設(shè)置在半導(dǎo)體芯片的中心部分上。
場效應(yīng)晶體管單元7是由柵條8、源條9、漏條10的三相鄰條組成。柵條8從與柵極2連接的柵母線5延伸，源條9從源極3延伸，漏條10從漏極延伸。這些條形成在如圖5所示的半導(dǎo)體芯片的正面上。
在上述半導(dǎo)體芯片結(jié)構(gòu)中，從形成在半導(dǎo)體反面上的一部分源極3輸送電源，所以不需要在源極中形成源通孔，并容許源極具有較小面積。在柵寬(柵條的總長度)與現(xiàn)有技術(shù)的相等時，可以減小半導(dǎo)體芯片的面積，或換言之，可以在不增加在現(xiàn)有技術(shù)之上的半導(dǎo)體芯片的面積的情況下增加?xùn)艑?。另外，不形成源通孔使半?dǎo)體芯片的生產(chǎn)率和可靠性都有所提高。
圖6表示圖4和5中所示半導(dǎo)體芯片與半導(dǎo)體器件的輸入匹配電路襯底連接的情況。
在本實(shí)施例的半導(dǎo)體器件17中，將輸入匹配電路襯底11連接到靠近輸入匹配電路襯底11設(shè)置的柵極2的金屬線14a，和將輸入匹配電路襯底11連接到遠(yuǎn)離輸入匹配電路襯底11設(shè)置的柵極2的金屬線14b具有相同長度，如圖6所示。提供有半導(dǎo)體器件的輸入匹配電路襯底11、輸出匹配電路襯底12、芯片安裝部分13、輸入引線和輸出引線的外殼(未示出)結(jié)構(gòu)與圖1中所示現(xiàn)有技術(shù)半導(dǎo)體器件的結(jié)構(gòu)相同，這里不再描述。
通過上述結(jié)構(gòu)，在每個金屬線14a和14b上傳輸?shù)拿總€輸入信號可以輸入到半導(dǎo)體芯片，且不會出現(xiàn)信號之間的相差。
而且，設(shè)置在半導(dǎo)體芯片1反面上的源極3與芯片安裝部分13連接，由此實(shí)現(xiàn)電源供給。因此可以靠近場效應(yīng)晶體管7進(jìn)行電源供給，這將減少源電感，這是一種寄生元件。
圖7和8表示圖4和5中所示半導(dǎo)體芯片與半導(dǎo)體器件的電路襯底連接的結(jié)構(gòu)。半導(dǎo)體芯片1的漏極4通過多條金屬線15與半導(dǎo)體器件17的輸出匹配電路襯底12連接。參照圖6的說明，柵極2和輸入匹配電路襯底11通過金屬線14a和14b相連。
另外，如圖9所示，通過用金屬線16連接相互鄰近的半導(dǎo)體芯片1的互連電極6，將多個半導(dǎo)體芯片連成一串。第二實(shí)施例在本實(shí)施例半導(dǎo)體器件的半導(dǎo)體芯片中，除了設(shè)置在半導(dǎo)體芯片四個角中的柵極22a之外，還在半導(dǎo)體芯片的中間邊緣部分中設(shè)置柵極22b，如圖10所示。半導(dǎo)體芯片中的每個柵極22a、源極23、漏極24、柵母線25、互連電極26和場效應(yīng)晶體管單元27都與圖4和5中所示半導(dǎo)體芯片的相同，這里不再詳細(xì)描述。
在通過增加場效應(yīng)晶體管單元的柵條(未示出)數(shù)量來增加?xùn)艑挼那闆r下，在場效應(yīng)晶體管單元內(nèi)部靠近柵極的部分和遠(yuǎn)離柵極的部分的布線長度之間的差別更大。在此情況下，場效應(yīng)晶體管單元的輸出效率(增益)下降，特別是在高頻區(qū)。但是，如果除了在半導(dǎo)體芯片的四個角設(shè)置柵極22a之外，還設(shè)置一個或多個柵極22b，象本例這樣，那么既使在場效應(yīng)晶體管單元柵條數(shù)量增加情況下，也能減小靠近柵極和遠(yuǎn)離柵極的場效應(yīng)晶體管的部分之間布線距離的差，從而使場效應(yīng)晶體管單元的輸出效率保持在高水平。
圖11表示圖10中所示半導(dǎo)體芯片與半導(dǎo)體器件的輸入匹配電路襯底連接的情況。提供圖11所示半導(dǎo)體器件33的輸入匹配電路襯底28、輸出匹配電路襯底29、芯片安裝部分30、輸出引線和輸出引線的外殼(未示出)結(jié)構(gòu)與圖1中所示現(xiàn)有技術(shù)半導(dǎo)體器件的結(jié)構(gòu)相同，這里不再詳細(xì)描述。
如圖6所示的半導(dǎo)體器件7，本例的半導(dǎo)體器件提供連接輸入匹配電路襯底28與靠近輸入匹配電路襯底28設(shè)置的柵極22a和22b的金屬線31a和連接輸入匹配電路襯底28與遠(yuǎn)離輸入匹配電路襯底28設(shè)置的柵極22a和22b的金屬線31b。金屬線31a和31b具有相同長度。傳輸?shù)矫總€金屬線31a和31b的輸入信號在不發(fā)生相差情況下輸入到半導(dǎo)體芯片21。
圖12和圖13每個都表示圖10中所示半導(dǎo)體芯片與半導(dǎo)體器件的電路襯底相連的情況。半導(dǎo)體芯片21的漏極24通過多條金屬線32與半導(dǎo)體器件33的輸出匹配電路襯底29相連。正如參照圖11的解釋，輸入匹配電路襯底28通過金屬線31a和31b與柵極22a和22b相連。第三實(shí)施例如圖14所示，在本例的半導(dǎo)體芯片中沒有設(shè)置互連電極，但是本例的半導(dǎo)體芯片在分別由圖4和10中所示半導(dǎo)體芯片中的互連電極6和26占據(jù)的位置設(shè)置場效應(yīng)晶體管單元46b。另外，在本例半導(dǎo)體芯片四個角上提供的柵極42a形成得比在圖4和10中所示半導(dǎo)體芯片的四個角上提供的柵極2和22a大，這些柵極42a執(zhí)行互連電極的功能。通過在半導(dǎo)體芯片提供多個場效應(yīng)晶體管單元46a和46b可以容許半導(dǎo)體器件的有更高集成度。圖14中所示半導(dǎo)體芯片的每個柵極42b，源極43、漏極44、柵母線45和場效應(yīng)晶體管單元46a都與圖10中所示半導(dǎo)體芯片的相同，這里不再解釋。
圖15表示圖14中所示半導(dǎo)體芯片與半導(dǎo)體器件的輸入匹配電路襯底相連的情況。提供圖15中所示半導(dǎo)體器件53的輸入匹配電路襯底47、輸出匹配電路襯底48、芯片安裝部分49、輸入引線和輸出引線的外殼(未示出)結(jié)構(gòu)與圖1中所示現(xiàn)有技術(shù)半導(dǎo)體器件的相同，這里不再說明。
正如在圖6中所示半導(dǎo)體器件17中，在本例的半導(dǎo)體器件53中，提供具有相同長度的金屬線50a和50b，其中金屬線50a連接輸入匹配電路襯底47和靠近輸入匹配電路襯底47的柵極42a和42b，金屬線50b連接入匹配電路襯底47和遠(yuǎn)離輸入匹配電路襯底47的柵極42a和42b。傳輸?shù)矫織l金屬線50a和50b的輸入信號在不發(fā)生相差情況下輸入到半導(dǎo)體芯片41。另外，提供在本例半導(dǎo)體芯片的四個角上的柵極42a形成得較大，并還能起到圖4和10中所示互連電極6的26的功能。通過用金屬線51連接相互鄰近半導(dǎo)體芯片(未示出)的柵極42a可以將多個半導(dǎo)體芯片連成一串。
圖16和17表示圖14中所示半導(dǎo)體芯片與半導(dǎo)體器件的電路襯底相連的情況。半導(dǎo)體芯片41的漏極44通過多條金屬線52與半導(dǎo)體器件53的輸出匹配電路襯底48相連。如參照圖15的描述，柵極42a和42b通過金屬線50a和50b與輸入匹配電路襯底47連接，相鄰半導(dǎo)體芯片(未示出)的柵極42a通過金屬線51連接。第四實(shí)施例在柵母線4,25和45作為沿著半導(dǎo)體芯片的外邊緣形成的環(huán)線的結(jié)構(gòu)中，如圖4、10、14中所示半導(dǎo)體芯片，在場效應(yīng)晶體管單元中傾向于產(chǎn)生寄生振蕩。作為對抗措施，通過在柵母線65的一部分中提供分離部分65a來分割一部分環(huán)形柵母線65，這樣可以防止在場效應(yīng)晶體管單元中產(chǎn)生的寄生振蕩，如在本例圖18中所示半導(dǎo)體芯片中。
圖18中所示半導(dǎo)體芯片的每個柵極62a和62b、源極63、漏極64、場效應(yīng)晶體管單元66a和66b的結(jié)構(gòu)與圖14中所示半導(dǎo)體芯片的結(jié)構(gòu)相同，因此不再詳細(xì)說明。
在使用具體例子描述本發(fā)明優(yōu)選實(shí)施例的同時，這種描述只用于說明，應(yīng)該明白，在不脫離下面權(quán)利要求書的精神和范圍條件下是可以做出各種修改和改變的。
權(quán)利要求
1．一種半導(dǎo)體芯片，包括源極，從所述半導(dǎo)體芯片的正面到反面形成在所述半導(dǎo)體芯片的外邊緣上；柵極；漏極；與所述柵極連接的柵母線；和場效應(yīng)晶體管單元，由分別從所述源極、所述柵極、和所述漏極伸的三個相鄰條構(gòu)成。
2．如權(quán)利要求1的半導(dǎo)體芯片，其特征在于所述柵母線形成沿所述半導(dǎo)體芯片正面上的源極的環(huán)形結(jié)構(gòu)。
3．如權(quán)利要求2的半導(dǎo)體芯片，其特征在于形成環(huán)形的所述柵母線在至少一部分處被分割。
4．如權(quán)利要求1的半導(dǎo)體芯片，其特征在于所述柵極形成在所述半導(dǎo)體芯片的角上。
5．如權(quán)利要求1的半導(dǎo)體芯片，其特征在于所述漏極形成在所述半導(dǎo)體芯片的中心部分上。
6．一種半導(dǎo)體器件，包括半導(dǎo)體芯片連接和安裝在其中的芯片安裝部分，所述半導(dǎo)體芯片包括從所述半導(dǎo)體芯片的正面到反面形成在半導(dǎo)體芯片的外邊緣上的源極、柵極、漏極、與所述柵極連接的柵母線、和由每個從所述源極、所述柵極、和所述漏極延伸的三相鄰條構(gòu)成的場效應(yīng)晶體管單元；與所述半導(dǎo)體芯片的柵極連接的輸入匹配電路襯底；和與所述半導(dǎo)體芯片的漏極連接的輸出匹配電路襯底。
7．如權(quán)利要求6的半導(dǎo)體器件，其特征在于多個所述柵極形成在所述半導(dǎo)體芯片上；每個所述柵極通過金屬線與所述輸入匹配電路襯底連接；每條所述金屬線形成具有相同長度。
全文摘要
在半導(dǎo)體芯片上形成源極、柵極、漏極和與所述柵極連接的柵母線。半導(dǎo)體芯片上形成的場效應(yīng)晶體管單元由每個從源極、柵極、漏極延伸的三相鄰條組成。源極形成在半導(dǎo)體芯片的外邊緣上,從半導(dǎo)體芯片的正面到反面。
文檔編號H01L23/482GK1212471SQ9811939
公開日1999年3月31日 申請日期1998年9月25日 優(yōu)先權(quán)日1997年9月25日
發(fā)明者河野純子 申請人:日本電氣株式會社