形成FinFET器件的機制的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及形成FinFET器件的機制。
【背景技術(shù)】
[0002]半導(dǎo)體器件用于各種電子應(yīng)用中，諸如個人計算機、手機、數(shù)碼相機和其它電子設(shè)備。通過在半導(dǎo)體襯底上方依次沉積絕緣或介電層、導(dǎo)電層和半導(dǎo)體層，并且使用光刻和蝕刻工藝圖案化各個材料層以在半導(dǎo)體襯底上形成電路部件和元件，從而制造半導(dǎo)體器件。
[0003]隨著半導(dǎo)體工業(yè)已經(jīng)進入了追求更高的器件密度、更高的性能和更低成本的納米技術(shù)工藝節(jié)點，來自制造和設(shè)計問題的挑戰(zhàn)已經(jīng)導(dǎo)致諸如鰭式場效應(yīng)晶體管(FinFET)的三維設(shè)計的發(fā)展。FinFET制造為具有從襯底延伸出的薄的垂直“鰭”(或鰭結(jié)構(gòu))。FinFET的溝道形成在該垂直鰭中。在鰭的上方提供柵極。FinFET的優(yōu)勢可以包括減小短溝道效應(yīng)以及更高的電流。
[0004]然而，由于部件尺寸不斷減小，制造工藝變得越來越難以實施。因此，形成包括FinFET的可靠的半導(dǎo)體器件是一個挑戰(zhàn)。

【發(fā)明內(nèi)容】

[0005]為了解決現(xiàn)有技術(shù)中存在的問題，根據(jù)本發(fā)明的一個方面，提供了一種半導(dǎo)體器件，包括:襯底；第一鰭和第二鰭，位于所述襯底上方；第一柵電極和第二柵電極，分別橫跨在所述第一鰭和所述第二鰭上方；柵極介電層，位于所述第一鰭和所述第一柵電極之間并且位于所述第二鰭和所述第二柵電極之間；以及偽柵電極，位于所述襯底上方，其中，所述偽柵電極位于所述第一柵電極和所述第二柵電極之間，并且所述偽柵電極的上部寬于所述偽柵電極的下部。
[0006]在上述半導(dǎo)體器件中，其中，所述偽柵電極基本上平行于所述第一柵電極和所述第二柵電極。
[0007]在上述半導(dǎo)體器件中，其中，所述偽柵電極的所述下部是凹進的。
[0008]在上述半導(dǎo)體器件中，其中，在所述第一柵電極的下部的側(cè)壁和所述第一柵電極的底部的延伸平面之間具有第一角，在所述偽柵電極的所述下部的側(cè)壁和所述偽柵電極的底部的延伸平面之間具有第二角，并且所述第一角大于所述第二角。
[0009]在上述半導(dǎo)體器件中，其中，所述第一柵電極的上部短于所述第一柵電極的下部。
[0010]在上述半導(dǎo)體器件中，其中，所述第一柵電極的上部短于所述第一柵電極的下部，其中，所述第一柵電極的所述下部寬于所述偽柵電極的所述下部。
[0011]在上述半導(dǎo)體器件中，其中，所述第一柵電極、所述第二柵電極和所述偽柵電極均包括多晶硅。
[0012]在上述半導(dǎo)體器件中，其中，所述第一柵電極、所述第二柵電極和所述偽柵電極均包括一種或多種金屬材料。
[0013]在上述半導(dǎo)體器件中，還包括:隔離結(jié)構(gòu)，位于所述襯底上方并且圍繞所述第一鰭和所述第二鰭的下部，其中，所述偽柵電極位于所述隔離結(jié)構(gòu)中的一個的上方。
[0014]在上述半導(dǎo)體器件中，其中，所述偽柵電極的所述下部具有基本上垂直的側(cè)壁。
[0015]根據(jù)本發(fā)明的另一方面，還提供了一種半導(dǎo)體器件，包括:襯底；第一鰭和第二鰭，位于所述襯底上方；第一柵電極和第二柵電極，分別橫跨在所述第一鰭和所述第二鰭上方；柵極介電層，位于所述第一鰭和所述第一柵電極之間以及位于所述第二鰭和所述第二柵電極之間；以及偽柵電極，位于所述襯底上方，其中，所述偽柵電極位于所述第一鰭和所述第二鰭之間，并且凹槽位于所述偽柵電極的下部。
[0016]在上述半導(dǎo)體器件中，其中，所述偽柵電極的所述下部具有基本上垂直的側(cè)壁。
[0017]在上述半導(dǎo)體器件中，其中，所述偽柵電極的所述下部具有傾斜的側(cè)壁。
[0018]在上述半導(dǎo)體器件中，其中，所述偽柵電極的所述下部具有帶有彎曲表面的側(cè)壁。
[0019]在上述半導(dǎo)體器件中，其中，在所述偽柵電極的所述下部的側(cè)壁和所述偽柵電極的底部的延伸平面之間具有角，并且所述角不大于約90度。
[0020]根據(jù)本發(fā)明的又一方面，還提供了一種用于形成半導(dǎo)體器件的方法，包括:在襯底上方形成第一鰭和第二鰭；在所述第一鰭、所述第二鰭和所述襯底上方沉積柵極介電層和柵電極層；以及實施蝕刻工藝以部分地去除所述柵電極層，從而形成分別橫跨在所述第一鰭和所述第二鰭上方的第一柵電極和第二柵電極，并且在所述襯底上方及所述第一鰭和所述第二鰭之間形成偽柵電極，其中，所述偽柵電極的底部是凹進的。
[0021]在上述用于形成半導(dǎo)體器件的方法中，其中，所述蝕刻工藝包括:實施第一蝕刻操作以部分地去除所述柵電極層的上部；以及實施第二蝕刻操作以部分地去除所述柵電極層的下部。
[0022]在上述用于形成半導(dǎo)體器件的方法中，其中，所述蝕刻工藝包括:實施第一蝕刻操作以部分地去除所述柵電極層的上部；以及實施第二蝕刻操作以部分地去除所述柵電極層的下部，其中，在所述第二蝕刻操作中使用第一蝕刻劑和第二蝕刻劑。
[0023]在上述用于形成半導(dǎo)體器件的方法中，其中，所述蝕刻工藝包括:實施第一蝕刻操作以部分地去除所述柵電極層的上部；以及實施第二蝕刻操作以部分地去除所述柵電極層的下部，其中，在所述第二蝕刻操作中使用第一蝕刻劑和第二蝕刻劑，其中，所述第一蝕刻劑包括Cl2,并且所述第二蝕刻劑包括CHF3、CH2F2或者CHF3與CH2F2的混合物。
[0024]在上述用于形成半導(dǎo)體器件的方法中，其中，所述蝕刻工藝包括:實施第一蝕刻操作以部分地去除所述柵電極層的上部；以及實施第二蝕刻操作以部分地去除所述柵電極層的下部，其中，在所述第二蝕刻操作期間對所述襯底施加偏壓。
【附圖說明】
[0025]為了更完整地理解實施例及其優(yōu)勢，現(xiàn)在將結(jié)合附圖進行的以下描述作為參考。
[0026]圖1是根據(jù)一些實施例的鰭式場效應(yīng)晶體管(FinFET)器件的立體圖。
[0027]圖2A是根據(jù)一些實施例的示出了包括兩個以上FinFET器件的半導(dǎo)體器件的布局的頂視圖。
[0028]圖2B是根據(jù)一些實施例的沿著圖2A的線b_b截取的半導(dǎo)體器件的截面圖。
[0029]圖2C是根據(jù)一些實施例的沿著圖2A的線c-c截取的半導(dǎo)體器件的截面圖。
[0030]圖3A至圖3C是根據(jù)一些實施例的用于形成半導(dǎo)體器件的工藝的各個階段的頂視圖。
[0031]圖4A至圖4D是根據(jù)一些實施例的用于形成半導(dǎo)體器件的工藝的各個階段的截面圖。
[0032]圖5A至圖是根據(jù)一些實施例的用于形成半導(dǎo)體器件的工藝的各個階段的截面圖。
[0033]圖6A至圖6B是根據(jù)一些實施例的半導(dǎo)體器件的截面圖。
【具體實施方式】
[0034]下面詳細地討論了本發(fā)明的實施例的制造和使用。然而，應(yīng)該理解，實施例可以在各種具體環(huán)境中實現(xiàn)。所討論的具體實施例僅是說明性的，而不限制本發(fā)明的范圍。
[0035]應(yīng)該理解，以下公開的內(nèi)容提供了許多用于實現(xiàn)本發(fā)明的不同特征的不同實施例或?qū)嵗?。下面描述了部件和布置的具體實例以簡化本發(fā)明。當然，這些僅僅是實例，而不旨在限制本發(fā)明。此外，在以下描述中，在第二工藝之前實施第一工藝可以包括在第一工藝之后立刻實施第二工藝的實施例，并且也可以包括在第一工藝和第二工藝之間可以實施額外的工藝的實施例。為了簡單和清楚的目的，各個部件可以按不同的比例任意繪制。此外，在以下描述中，在第二部件上方或上形成第一部件包括第一部件和第二部件直接接觸形成的實施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。描述了實施例的一些變化。貫穿各個視圖和說明性實施例，相同的參考標號用于表不相同的兀件。
[0036]參照圖1，根據(jù)