快閃器件的制造方法
【技術領域】
[0001]本發(fā)明涉及半導體制造技術，特別涉及一種快閃器件的制造方法。
【背景技術】
[0002]如圖1所示，現(xiàn)有的快閃(Flash)器件的結構包括襯底1、形成于襯底I上的柵極結構2、位于柵極結構2兩側(cè)的側(cè)墻3、以及位于柵極結構2兩側(cè)襯底I中的源/漏區(qū)4。其中，柵極結構2采用一種堆棧式柵極結構，包括依次以堆棧的方式形成于襯底I上的隧穿氧化層21、浮置柵極22、柵間介電層23和控制柵極24。
[0003]現(xiàn)有的一種快閃器件的制造過程包括如下。
[0004]如圖2A所示，提供襯底1，并在所述襯底表面形成柵極結構2。柵極結構2例如堆棧式柵極結構，可包括依次以堆棧的方式形成于襯底I上的隧穿氧化層21、浮置柵極22、柵間介電層23和控制柵極24。
[0005]形成所述柵極結構2的具體過程，可采用本領域已知的技術進行，例如在整個襯底I表面依次形成隧穿氧化層21、浮置柵極22、柵間介電層23和控制柵極24，并通過針對柵極結構2的光刻以及對控制柵極24、柵間介電層23、浮置柵極22和隧穿氧化層21進行刻蝕的手段，形成圖2A所示的堆棧式柵極結構，具體過程和參數(shù)不再贅述。
[0006]如圖2B所示，在所述柵極結構兩側(cè)形成的側(cè)墻3。
[0007]側(cè)墻3的形成采用本領域已知的技術進行，例如在整個圖2所示的器件表面沉積一絕緣層，絕緣層覆蓋于襯底I表面、柵極結構2的上表面以及柵極結構2的側(cè)壁表面，之后通過例如反應離子刻蝕(RIE, Reactive 1n Etching)手段,將襯底I表面和柵極結構2的上表面的絕緣層去除，保留柵極結構2的側(cè)壁的絕緣層，以形成側(cè)墻3，具體過程和參數(shù)不再贅述。
[0008]現(xiàn)有技術中，在形成柵極結構2之后并在形成側(cè)墻3之前，一般還包括有對柵極結構2兩側(cè)的襯底I中進行離子注入以形成淺摻雜漏區(qū)(圖中未示出)的步驟，具體過程和參數(shù)不再贅述。
[0009]如圖2C所示,對柵極結構2兩側(cè)的襯底I進行離子注入(IMP, 1n implantat1n)以在襯底I中形成源/漏區(qū)4。
[0010]P溝道快閃米用帶帶隧穿熱電子注入(Band-to-Band Tunneling-1nduced HotElectron, BBHE)進行編程，為了改善編程效率，需要獲得更淺的耗盡區(qū)。
[0011]因為需要獲得更淺的耗盡區(qū)，以改善P溝道快閃的編程效率，所以，現(xiàn)有技術中，參見圖2C所示，在進行離子注入以形成源/漏區(qū)4時經(jīng)常采用對離子注入過程進行精確控制的方式以實現(xiàn)。但是對于離子注入設備來說，也具有控制瓶頸，當達到離子注入設備的控制極限時，也難于進行更加精確的控制。
【發(fā)明內(nèi)容】
[0012]有鑒于此，本發(fā)明提供一種快閃器件的制造方法，以獲得更淺的耗盡區(qū)，進而改善P溝道快閃的編程效率。
[0013]本申請的技術方案是這樣實現(xiàn)的:
[0014]一種快閃器件的制造方法，包括:
[0015]提供襯底；
[0016]在所述襯底上形成柵極結構和位于所述柵極結構兩側(cè)的側(cè)墻；
[0017]在所述柵極結構兩側(cè)的襯底表面形成多晶硅層；
[0018]對所述多晶硅層進行離子注入；
[0019]進行退火處理，以使得注入所述多晶硅層的離子進入所述襯底，進而在所述柵極結構兩側(cè)的襯底中形成源/漏區(qū)。
[0020]進一步，在所述柵極結構兩側(cè)的襯底表面形成多晶硅層包括:
[0021]在形成柵極結構和位于所述柵極結構兩側(cè)的側(cè)墻之后的器件表面沉積多晶硅層；
[0022]采用光刻和刻蝕方法去除覆蓋于所述柵極結構表面的多晶硅層，以形成覆蓋于所述柵極結構兩側(cè)襯底表面的多晶硅層；
[0023]去除所述光刻膠。
[0024]進一步，所述多晶娃層的厚度為400?800埃。
[0025]進一步，所述快閃器件為P溝道快閃器件。
[0026]進一步，對所述多晶硅層進行離子注入的離子為磷離子。
[0027]進一步,對所述多晶娃層進行離子注入的摻雜濃度為5X1015?5X 1016atom/cm2。
[0028]進一步，所述退火溫度為750°C，退火時間為30分鐘。
[0029]進一步，所述源/漏區(qū)的深度為1000?3000埃。
[0030]進一步，所述柵極結構為堆棧式柵極結構，包括依次以堆棧的方式形成于襯底上的隧穿氧化層、浮置柵極、柵間介電層和控制柵極。
[0031]進一步，在所述襯底上形成柵極結構和位于所述柵極結構兩側(cè)的側(cè)墻的過程中，還包括:
[0032]在所述柵極結構兩側(cè)的襯底中形成淺摻雜漏區(qū)。
[0033]從上述方案可以看出，本發(fā)明的快閃器件的制造方法，在形成柵極結構和側(cè)墻之后，形成源/漏區(qū)之前，在將要形成源/漏區(qū)的襯底表面沉積一層多晶硅層，再對多晶硅層進行離子注入，進一步通過退火處理使得注入所述多晶硅層的離子進入所述襯底進而在所述柵極結構兩側(cè)的襯底中形成源/漏區(qū)。與現(xiàn)有方法相比，本發(fā)明的快閃器件的制造方法中，由于離子注入在多晶硅層而不是直接注入在襯底中，使得隨后通過退火處理進入到襯底中的離子深度小于現(xiàn)有技術中的直接對襯底進行離子注入的深度，進而所形成的源/漏區(qū)比現(xiàn)有技術所形成的源/漏區(qū)更淺，這樣便可以獲得更淺的耗盡區(qū)。本發(fā)明可通過對多晶硅層厚度、離子注入和退火的控制而獲得更淺的源/漏區(qū)，在源/漏區(qū)的深度上可以得到比現(xiàn)有技術更精確的控制，也彌補了離子注入設備控制瓶頸的問題。
【附圖說明】
[0034]圖1為現(xiàn)有技術中的一種快閃器件實施例的剖面結構示意圖；
[0035]圖2A為現(xiàn)有快閃器件制造過程實施例中形成柵極結構后的剖面結構示意圖；
[0036]圖2B為圖2A所示實施例的基礎上形成側(cè)墻后的剖面結構示意圖；
[0037]圖2C為圖2B所示實施例的基礎上進行離子注入以形成現(xiàn)有技術的快閃器件實施例剖面結構示意圖；
[0038]圖3為本發(fā)明的快閃器件的制造方法實施例流程圖；
[0039]圖4A為本發(fā)明快閃器件制造方法實施例中形成柵極結構和側(cè)墻后的剖面結構示意圖；
[0040]圖4B為圖4A所示實施例的基礎上沉積多晶硅層后的剖面結構示意圖；
[0041]圖4C為圖4B所不實施例的基礎上涂覆光刻I父后的首I]面結構不意圖；
[0042]圖4D為圖4C所示實施例的基礎上對光刻膠進行顯影后的剖面結構示意圖；
[0043]圖4E為圖4D所示實施例的基礎上去除柵極結構頂部多晶硅層并去除光刻膠后的剖面結構示意圖；
[0044]圖4F為圖4E所示實施例的基礎上進行離子注入的剖面結構示意圖；
[0045]圖4G為圖4F所示實施例的基礎上進行退火處理形成源/漏區(qū)后的剖面結構示意圖。
【具體實施方式】
[0046]為了使本發(fā)明的目的、技術方案及優(yōu)點更加清楚明白，以下參照附圖并舉實施例，對本發(fā)明作進一步詳細說明。
[0047]如圖3所示，本發(fā)明的快閃器件的制造方法實施例包括:
[0048]提供襯底；
[0049]在所述襯底上形成柵極結構和位于所述柵極結構兩側(cè)的側(cè)墻；
[0050]在所述柵極結構兩側(cè)的襯底表面形成多晶硅層；
[0051]對所述多晶硅層進行離子注入；
[0052]進行退火處理，以使得注入所述多晶硅層的離子進入所述襯底，進而在所述柵極結構兩側(cè)的襯底中形成源/漏區(qū)。
[0053]以下以P溝道快閃器件為例對本發(fā)明的快閃器件的制造方法進行具體說明。
[0054]步驟1、如圖4A所示，提供襯底I，在所述襯底I上形成柵極結構2和位于所述柵極結構2兩側(cè)的側(cè)墻3。
[0055]其中，襯底I可以包含任何能夠作為在其上構建半導體器件的基礎材料，比如硅襯底，或者已制成了場隔離區(qū)的硅襯底或者絕緣材料上的硅襯底，單晶硅(Si )、單晶鍺(Ge)、硅鍺(GeSi)、碳化硅(SiC)、絕緣體上硅(SOI)、絕緣體上鍺(GOI)等均可以作為襯底I的材料，在襯底I中