晶片封裝體及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是關(guān)于一種封裝體及其制造方法，且特別是有關(guān)于一種晶片封裝體及其制造方法。
【背景技術(shù)】
[0002]電子產(chǎn)品在功能應(yīng)用上的需求不斷提高，對應(yīng)地帶動半導(dǎo)體晶片封裝產(chǎn)業(yè)的蓬勃發(fā)展。隨著目前電子產(chǎn)品講求輕薄短小又兼具高功能的要求下，半導(dǎo)體晶片封裝技術(shù)不斷發(fā)展演進(jìn)，以符合電子產(chǎn)品的需要。其中，晶圓級晶片封裝是半導(dǎo)體晶片封裝方式的一種，是指晶圓上所有晶片生產(chǎn)完成后，直接對整片晶圓上所有晶片進(jìn)行封裝制程及測試，完成之后才切割制成單顆晶片封裝體的晶片封裝方式。
[0003]如前所述，在半導(dǎo)體晶片尺寸微縮化、效能多樣化的情形之下，晶片封裝體在結(jié)構(gòu)設(shè)計以及其制造方法上亦漸趨復(fù)雜。因此，不僅在晶片封裝體制造過程中所涉及各項制程難度提高，導(dǎo)致制造成本增加之外，亦帶來了制造良率降低的風(fēng)險。此外，單一晶片封裝體在結(jié)構(gòu)設(shè)計上亦需要考量與其他晶片封裝體或電路板等電子元件相互結(jié)合的便利性，方能進(jìn)一步實(shí)現(xiàn)效能多樣化的應(yīng)用需求。
[0004]據(jù)此，一種能夠有效降低生產(chǎn)成本、具有良好可靠度且易于與其他電子元件相互結(jié)合的晶片封裝體及其制造方法，是當(dāng)今晶片封裝工藝重要的研發(fā)方向之一。

【發(fā)明內(nèi)容】

[0005]本發(fā)明提供一種晶片封裝體及其制造方法，具有雙面的重布局線路層，將半導(dǎo)體晶片上表面的導(dǎo)電墊電性連接至下表面的焊球或焊線。因此，半導(dǎo)體晶片中導(dǎo)電墊的電性連接路徑以上下兩面重布局線路層對接完成。據(jù)此，可在半導(dǎo)體晶片厚度更高的情況下制作，而無須將半導(dǎo)體晶片薄化或是使用承載基板，可進(jìn)一步降低生產(chǎn)成本。且厚度更高的半導(dǎo)體晶片具有良好的機(jī)械強(qiáng)度，可有效提升晶片封裝體的制造良率，降低制程難度。此外半導(dǎo)體晶片的上表面可以是平坦平面，更能增加其在應(yīng)用的功能多樣性或是其與其他晶片封裝體的堆疊上的簡便性。
[0006]本發(fā)明的一態(tài)樣提出一種晶片封裝體，包含半導(dǎo)體晶片、第一凹部、第一重布局線路層、第二凹部、第二重布局線路層以及封裝層；半導(dǎo)體晶片具有電子元件以及導(dǎo)電墊，導(dǎo)電墊與電子元件電性連接且配置于半導(dǎo)體晶片的上表面；第一凹部自上表面朝半導(dǎo)體晶片的下表面延伸；第一重布局線路層自上表面朝下表面延伸，其中第一重布局線路層與導(dǎo)電墊電性連接且部分第一重布局線路層配置于第一凹部內(nèi)；第二凹部自下表面朝上表面延伸且與第一凹部通過連通部連通；第二重布局線路層自下表面朝上表面延伸，部分第二重布局線路層配置于第二凹部內(nèi)且第二重布局線路層通過連通部與第一重布局線路層電性連接；封裝層配置于下表面。
[0007]在本發(fā)明的一實(shí)施方式中，晶片封裝體進(jìn)一步包含第一絕緣層，第一絕緣層配置于第一凹部內(nèi)，部分第一重布局線路層配置于第一絕緣層上。
[0008]在本發(fā)明的一實(shí)施方式中，上述第一絕緣層具有開口，第二重布局線路層通過開口與第一重布局線路層電性連接。
[0009]在本發(fā)明的一實(shí)施方式中，晶片封裝體進(jìn)一步第一鈍化層，第一鈍化層填滿第一凹部且覆蓋上表面以及第一重布局線路層。
[0010]在本發(fā)明的一實(shí)施方式中，上述第一鈍化層的表面實(shí)質(zhì)上平坦。
[0011]在本發(fā)明的一實(shí)施方式中，晶片封裝體進(jìn)一步包含第二鈍化層，第二鈍化層配置于第二凹部內(nèi)且覆蓋下表面，且第二鈍化層夾設(shè)于半導(dǎo)體晶片與第二重布局線路層之間。
[0012]在本發(fā)明的一實(shí)施方式中，上述封裝層填滿第二凹部。
[0013]在本發(fā)明的一實(shí)施方式中，晶片封裝體進(jìn)一步包含第二鈍化層，第二鈍化層填滿第二凹部且覆蓋下表面以及第二重布局線路層。
[0014]在本發(fā)明的一實(shí)施方式中，晶片封裝體進(jìn)一步包含第二絕緣層，第二絕緣層配置于第二凹部內(nèi)，第二絕緣層具有開口，第二重布局線路層通過開口與第一重布局線路層電性連接。
[0015]在本發(fā)明的一實(shí)施方式中，上述封裝層自下表面朝上表面延伸，部分封裝層配置于第二凹部內(nèi)。
[0016]在本發(fā)明的一實(shí)施方式中，晶片封裝體進(jìn)一步包含焊球，焊球配置于封裝層下，且通過封裝層的開口與第二重布局線路層電性連接。
[0017]在本發(fā)明的一實(shí)施方式中，上表面至下表面的距離實(shí)質(zhì)上是300?600 μπι。
[0018]本發(fā)明的另一態(tài)樣提出一種晶片封裝體的制造方法，包含:提供半導(dǎo)體晶片，該半導(dǎo)體晶片具有電子元件以及導(dǎo)電墊，導(dǎo)電墊與電子元件電性連接且配置于半導(dǎo)體晶片的上表面；形成第一凹部，第一凹部自上表面朝半導(dǎo)體晶片的下表面延伸；形成第一重布局線路層，第一重布局線路層自上表面朝下表面延伸，其中第一重布局線路層與導(dǎo)電墊電性連接且部分第一重布局線路層配置于第一凹部內(nèi)；形成第二凹部，第二凹部自下表面朝上表面延伸且與第一凹部連通；形成第二重布局線路層，第二重布局線路層自下表面朝上表面延伸，部分第二重布局線路層配置于第二凹部內(nèi)且第二重布局線路層與第一重布局線路層電性連接；以及形成一封裝層，封裝層配置于該下表面。
[0019]在本發(fā)明的一實(shí)施方式中，在形成第一重布局線路層的步驟之前，進(jìn)一步包含形成第一絕緣層，第一絕緣層配置于第一凹部內(nèi)。
[0020]在本發(fā)明的一實(shí)施方式中，在形成第二凹部的步驟之前，進(jìn)一步包含形成第一鈍化層，第一鈍化層填滿第一凹部且覆蓋上表面以及第一重布局線路層；以及平坦化第一鈍化層，使第一鈍化層的表面實(shí)質(zhì)上平坦。
[0021]在本發(fā)明的一實(shí)施方式中，在形成第二凹部的步驟與形成第二重布局線路層的步驟之間，進(jìn)一步包含形成第二鈍化層，第二鈍化層配置于第二凹部內(nèi)且覆蓋下表面。
[0022]在本發(fā)明的一實(shí)施方式中，在形成第二凹部的步驟與形成第二鈍化層的步驟之間，進(jìn)一步包含形成第二絕緣層，第二絕緣層配置于第二凹部內(nèi)。
[0023]在本發(fā)明的一實(shí)施方式中，在形成第二凹部的步驟之前，進(jìn)一步包含形成覆蓋下表面的第二鈍化層。
[0024]在本發(fā)明的一實(shí)施方式中，其中形成第二凹部的步驟是直通硅晶穿孔。
[0025]在本發(fā)明的一實(shí)施方式中，其中形成第二凹部的步驟是激光鉆孔。
【附圖說明】
[0026]本發(fā)明的上述和其他態(tài)樣、特征及其他優(yōu)點(diǎn)參照說明書內(nèi)容并配合附加圖式得到更清楚的了解，其中:
[0027]圖1是根據(jù)本發(fā)明一實(shí)施方式晶片封裝體的局部剖面示意圖。
[0028]圖2是根據(jù)本發(fā)明另一實(shí)施方式晶片封裝體的局部剖面示意圖。
[0029]圖3是根據(jù)本發(fā)明另一實(shí)施方式晶片封裝體的局部剖面示意圖。
[0030]圖4是根據(jù)本發(fā)明另一實(shí)施方式晶片封裝體的局部剖面示意圖。
[0031]圖5到圖9是根據(jù)本發(fā)明一實(shí)施方式于制造過程中不同階段的局部剖面示意圖。
[0032]圖10到圖11是根據(jù)本發(fā)明另一些實(shí)施方式于制造過程中不同階段的局部剖面示意圖。
[0033]圖12是根據(jù)本發(fā)明另一實(shí)施方式于制造過程中一階段的局部剖面示意圖。
[0034]圖13是根據(jù)本發(fā)明又一實(shí)施方式于制造過程中一階段的局部剖面示意圖。
[0035]附圖中符號的簡單說明如下:
[0036]100:晶片封裝體160:封裝層
[0037]110:半導(dǎo)體晶片162:開口
[0038]112:電子元件170:第一絕緣層
[0039]113:內(nèi)連線結(jié)構(gòu)172:開口
[0040]114:導(dǎo)電墊180:第一鈍化層
[0041]115:層間介電層182:表面
[0042]116:上表面190:第二鈍化層
[0043]118:下表面200:晶片封裝體
[0044]120:第一凹部220:焊球
[0045]130:第一重布局線路層300:晶片封裝體
[0046]140:第二凹部400:晶片封裝體
[0047]145:連通部SL:切割道
[0048]150:第二重布局線路層。
【具體實(shí)施方式】
[0049]為了使所揭示內(nèi)容的敘述更加詳盡與完備，下文針對了本發(fā)明的實(shí)施態(tài)樣與具體實(shí)施例提出了說明性的描述；但這并非實(shí)施或運(yùn)用本發(fā)明具體實(shí)施例的唯一形式。以下所揭露的各實(shí)施例，在有益的情形下可相互組合或取代，也可在一實(shí)施例中附加其他的實(shí)施例，而無須進(jìn)一步的記載或說明。在以下描述中，將詳細(xì)敘述許多特定細(xì)節(jié)以使讀者能夠充分理解以下的實(shí)施例。然而，可在無所述特定細(xì)節(jié)的情況下實(shí)踐本發(fā)明的實(shí)施例。
[0050]圖1是根據(jù)本發(fā)明一實(shí)施方式晶片封裝體100的局部剖面示意圖。請參照圖1，晶片封裝體100包含半導(dǎo)體晶片110、第一凹部120、第一重布局線路層130、第二凹部140、第二重布局線路層150以及封裝層160。半導(dǎo)體晶片110具有至少一電子元件112以及至少一導(dǎo)電墊114，導(dǎo)電墊114與電子元件112電性連接且配置于半導(dǎo)體晶片110的上表面116。半導(dǎo)體晶片110例如可以在娃(silicon)、鍺(germanium)或II1-V族元素基材上制作電子元件112以及導(dǎo)電墊114。在本發(fā)明的一些實(shí)施方式中，電子元件是感光