具有晶體結(jié)構(gòu)的n功函金屬的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明總體涉及半導(dǎo)體技術(shù)領(lǐng)域，更具體地，涉及具有晶體結(jié)構(gòu)的N功函金屬。
【背景技術(shù)】
[0002] 在集成電路中，金屬氧化物半導(dǎo)體（M0巧器件是基本的建造元件?，F(xiàn)有的M0S器 件通常具有包括多晶娃的柵電極，其中多晶娃使用諸如離子注入或熱擴(kuò)散的慘雜操作慘雜 有P型或n型雜質(zhì)。將柵電極的功函調(diào)整至娃的能帶邊沿。對于n型金屬氧化物半導(dǎo)體 (NM0巧器件，可W將功函調(diào)整至接近娃的導(dǎo)帶。對于P型金屬氧化物半導(dǎo)體（PM0巧器件， 可W將功函調(diào)整至接近娃的價帶。通過選擇合適的雜質(zhì)可W實(shí)現(xiàn)調(diào)整多晶娃柵電極的功 函。
[0003]具有多晶娃柵電極的M0S器件顯示出載流子耗盡效應(yīng)，也稱為多晶娃耗盡效應(yīng)。 當(dāng)所施加的電場將載流子從接近柵極電介質(zhì)的柵極區(qū)清除時會發(fā)生多晶娃耗盡效應(yīng)，從而 形成耗盡層。在n慘雜的多晶娃層中，耗盡層包括離子化非移動供給位，其中，在P慘雜的 多晶娃層中，耗盡層包括離子化非移動接收位。此耗盡效應(yīng)會造成有效柵極介電層厚度的 增加，而使得要在此半導(dǎo)體表面處形成反轉(zhuǎn)層更為困難。
[0004] 可W通過形成金屬柵電極或金屬娃化物柵電極解決多晶娃耗盡問題，其中，用于 NM0S器件和PM0S器件的金屬柵極也可W具有能帶邊沿功函。由于NM0S器件和PM0S器件 對于功函具有不同的要求，所W使用雙柵極CMOS器件。

【發(fā)明內(nèi)容】

[0005] 為了解決現(xiàn)有技術(shù)中的問題，本發(fā)明提供了一種方法，包括；在半導(dǎo)體襯底上方形 成偽柵極堆疊件，其中，所述半導(dǎo)體襯底包括在晶圓中；去除所述偽柵極堆疊件W形成凹 槽；在所述凹槽中形成柵極介電層；在所述凹槽中W及所述柵極介電層上方形成金屬層， 其中，所述金屬層具有n功函，所述金屬層的一部分具有晶體結(jié)構(gòu)；W及使用金屬材料填充 所述凹槽的剩余部分，其中，所述金屬材料覆蓋所述金屬層。
[0006] 在上述方法中，其中，形成所述金屬層包括沉積鐵鉛（TiAl)層。
[0007] 在上述方法中，其中，形成所述金屬層包括在高于約20(TC的溫度下沉積所述金屬 層。
[0008] 在上述方法中，其中，使用物理汽相沉積實(shí)施形成所述金屬層。
[0009] 在上述方法中，其中，部分所述金屬層中的所述晶體結(jié)構(gòu)包括六方密堆積（HCP) 結(jié)構(gòu)。
[0010] 在上述方法中，其中，使用所述金屬材料填充所述凹槽的剩余部分包括：在所述金 屬層上方沉積氮化鐵層；在所述氮化鐵層上方沉積鉆層；W及在所述鉆層上方沉積鉛層。
[0011] 在上述方法中，其中，所述晶體結(jié)構(gòu)具有選自由（200)方向、（111)方向、（201)方 向和它們的組合組成的組的晶體方向。
[0012] 根據(jù)本發(fā)明的另一個方面，提供了一種方法，包括：在半導(dǎo)體襯底上方形成偽柵極 堆疊件，其中，所述半導(dǎo)體襯底包括在晶圓中；去除所述偽柵極堆疊件w在層間介電層中形 成凹槽；在所述凹槽中形成柵極介電層；使用物理汽相沉積（PVD)在所述凹槽中形成鐵鉛 層，其中，所述鐵鉛層位于所述柵極介電層上方，并且在高于約20(TC的溫度下實(shí)施形成所 述鐵鉛層；W及使用金屬材料填充所述凹槽的剩余部分，其中，所述金屬材料覆蓋所述鐵鉛 層。
[0013] 在上述方法中，其中，形成所述鐵鉛層包括在約15CTC到約45CTC范圍內(nèi)的溫度下 沉積所述鐵鉛層。
[0014] 在上述方法中，其中，所述鐵鉛層包括具有晶體結(jié)構(gòu)的至少一部分。
[0015] 在上述方法中，其中，所述鐵鉛層包括具有晶體結(jié)構(gòu)的至少一部分；所述晶體結(jié)構(gòu) 具有選自由（200)方向、（111)方向、（201)方向和它們的組合組成的組的晶體方向。
[0016] 在上述方法中，進(jìn)一步包括；形成覆蓋所述偽柵極堆疊件的接觸蝕刻停止層；在 所述接觸蝕刻停止層上方形成層間電介質(zhì)；W及實(shí)施平坦化工藝W去除所述接觸蝕刻停止 層和所述層間電介質(zhì)的過量部分，其中，所述凹槽部分位于所述偽柵極堆疊件上方。
[0017] 在上述方法中，其中，使用所述金屬材料填充所述凹槽的剩余部分包括：在所述鐵 鉛層上方形成氮化鐵層；在所述氮化鐵層上方形成鉆層；W及在所述鉆層上方形成鉛層。
[0018] 在上述方法中，進(jìn)一步包括，在形成所述柵極介電層之后和形成所述鐵鉛層之前： 在所述柵極介電層上方形成氮化鐵層；W及在所述氮化鐵層上方形成氮化粗層。
[0019] 在上述方法中，進(jìn)一步包括：實(shí)施平坦化W去除所述金屬材料、所述鐵鉛層和所述 柵極介電層的過量部分。
[0020] 根據(jù)本發(fā)明的又一個方面，提供了一種集成電路器件，包括；半導(dǎo)體襯底；層間介 電（ILD)層，位于所述半導(dǎo)體襯底上方；柵極間隔件，位于所述ILD中；W及替換柵極，位于 所述ILD中并且位于所述柵極間隔件的相對部分之間，其中，所述替換柵極包括：柵極介電 層；擴(kuò)散阻擋層，位于所述柵極介電層上方；W及鐵鉛層，位于所述擴(kuò)散阻擋層上方，其中， 所述鐵鉛層包括具有晶體結(jié)構(gòu)的部分。
[0021] 在上述集成電路器件中，其中，所述鐵鉛層中的所述鐵鉛層的所有部分在所述鐵 鉛層的總的體積中具有高于約80%的總的體積百分比。
[0022] 在上述集成電路器件中，其中，所述晶體結(jié)構(gòu)具有選自由（200)方向、（111)方向、 (201)方向和它們的組合組成的組的晶體方向。
[0023] 在上述集成電路器件中，進(jìn)一步包括：氮化鐵層，位于所述鐵鉛層上方；鉆層，位 于所述氮化鐵層上方；W及鉛層，位于所述鉆層上方，其中，所述鐵鉛層、所述氮化鐵層、所 述鉆層和所述鉛層的頂部邊緣是共面的。
[0024] 在上述集成電路器件中，進(jìn)一步包括；源極和漏極區(qū)，位于所述半導(dǎo)體襯底中，其 中，所述源極和所述漏極區(qū)位于所述替換柵極的相對側(cè)上；接觸蝕刻停止層，覆蓋所述源極 和漏極區(qū)，其中，所述ILD層覆蓋所述接觸蝕刻停止層上面；W及接觸插塞，位于所述ILD層 和所述接觸蝕刻停止層中，其中，所述接觸插塞電連接至所述源極和漏極區(qū)。
【附圖說明】
[0025] 當(dāng)結(jié)合附圖進(jìn)行閱讀時，通過W下詳細(xì)描述可W最佳理解本發(fā)明的各方面。應(yīng)該 注意的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各個部件未按比例繪出。事實(shí)上，為了清楚的討論，各個 部件的尺寸可w任意地增大或減小。
[0026] 圖1至圖10根據(jù)一些實(shí)施例示出了形成金屬氧化物半導(dǎo)體（M0巧器件的中間階 段的截面圖；W及
[0027] 圖11根據(jù)一些實(shí)施例示出了用于形成M0S器件的替換柵極中的金屬層的生產(chǎn)工 具的截面圖。
【具體實(shí)施方式】
[0028] W下公開內(nèi)容提供了許多用于實(shí)施本發(fā)明的不同特征的不同實(shí)施例或?qū)嵗下 描述了組件和布置的具體實(shí)例W簡化本發(fā)明。當(dāng)然，該僅僅是實(shí)例，并不是用于限制本發(fā) 明。例如，在W下描述中，第一部件形成在第二部件上方或者上可W包括第一部件和第二部 件直接接觸的實(shí)施例，還可W包括在第一部件和第二部件之間形成有額外的部件，從而使 得第一部件和第二部件不直接接觸的實(shí)施例。此外，本公開可在各個實(shí)例中重復(fù)參考標(biāo)號 和/或字符。該重復(fù)是為了簡明和清楚的目的，而且其本身沒有規(guī)定所述各種實(shí)施例和/ 或結(jié)構(gòu)之間的關(guān)系。
[0029] 而且，為了便于描述，諸如"在…下方"、"在…下面"、"下"、"在…上方"、"上"等空間 相對位置術(shù)語在本文中可W用于描述如附圖所示的一個元件或部件與另一個（或另一些） 元件或部件的關(guān)系。除了圖中描述的方位外，該些空間相對位置術(shù)語旨在包括器件在使用 或操作中的不同方位。裝置可其他方式定向（旋轉(zhuǎn)90度或在其他方位上），并且本文 中使用的空間相對位置描述符可W同樣地進(jìn)行相應(yīng)的解釋。
[0030] 本發(fā)明根據(jù)各個示例性實(shí)施例提供了金屬氧化物半導(dǎo)體（M0巧器件及其形成方 法。示出了形成M0S器件的中間階段。討論了實(shí)施例的變化。貫穿各個視圖和示例性實(shí)施 例，相同的的參考標(biāo)號用于指代相同的元