晶體管芯片及半導(dǎo)體裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及將多個(gè)晶體管單元設(shè)置于I個(gè)芯片而形成的晶體管芯片及半導(dǎo)體裝置。
【背景技術(shù)】
[0002]在內(nèi)部匹配型放大器等半導(dǎo)體裝置中，考慮輸出、增益、效率、使用頻率等，針對(duì)每個(gè)電路決定出所要使用的半導(dǎo)體晶體管的總柵極寬度、并聯(lián)合成數(shù)量等。晶體管的總柵極寬度由單位晶體管(以下稱為I單元(cell)晶體管)的柵極寬度、每I個(gè)芯片的I單元晶體管的個(gè)數(shù)(單元數(shù)量)以及芯片數(shù)量決定，其中，單位晶體管的柵極寬度由單體(unit)柵極寬度和每I個(gè)晶體管的柵極叉指(gate finger)條數(shù)決定。因此，在輸出和使用頻率等不同的半導(dǎo)體裝置中，晶體管芯片的晶圓工藝掩膜基本上是不同的，需要與半導(dǎo)體裝置的品種數(shù)量相對(duì)應(yīng)的晶圓工藝掩膜數(shù)量。在現(xiàn)有的晶體管芯片中，將多個(gè)晶體管單元設(shè)置于I個(gè)芯片，使它們的動(dòng)作區(qū)域一體化，或者通過(guò)配線等進(jìn)行電連接(例如參照專利文獻(xiàn)I)。
[0003]專利文獻(xiàn)1:日本特開(kāi)平9 - 45706號(hào)公報(bào)
[0004]由于不能對(duì)電連接的各個(gè)晶體管單元進(jìn)行單獨(dú)的檢查，因此在晶圓狀態(tài)下的檢查項(xiàng)目受到限制。在成為一體的單元數(shù)量進(jìn)一步增加的情況下，能夠?qū)嵤┑臋z查進(jìn)一步受到限制。至少在晶圓狀態(tài)下的與RF特性有關(guān)的檢查變得無(wú)法進(jìn)行，但僅通過(guò)DC檢查，會(huì)導(dǎo)致不合格品流入后續(xù)工序。另外，只要芯片內(nèi)的I個(gè)晶體管單元存在異常，則連同其他的良好單元在內(nèi)全部會(huì)被判定為NG，特性良好的大部分單元也會(huì)被作為不合格品而廢棄。

【發(fā)明內(nèi)容】

[0005]本發(fā)明就是為了解決上述課題而提出的，其目的在于得到能夠提高生產(chǎn)率和可靠性的晶體管芯片及半導(dǎo)體裝置。
[0006]本發(fā)明所涉及的晶體管芯片的特征在于，具有:大于或等于2個(gè)的晶體管單元，所述晶體管單元分別具有柵極焊盤、漏極焊盤以及源極焊盤；以及分離區(qū)域，其將所述大于或等于2個(gè)的晶體管單元的動(dòng)作區(qū)域彼此電分離。
[0007]發(fā)明的效果
[0008]在本發(fā)明中，將多個(gè)晶體管單元設(shè)置于I個(gè)晶體管芯片，通過(guò)分離區(qū)域?qū)⑺鼈儽舜穗姺蛛x。因此，能夠?qū)Ω鱾€(gè)晶體管單元獨(dú)立地進(jìn)行檢查。其結(jié)果，能夠提高生產(chǎn)率和可靠性。
【附圖說(shuō)明】
[0009]圖1是表示本發(fā)明的實(shí)施方式I所涉及的半導(dǎo)體裝置的俯視圖。
[0010]圖2是表示本發(fā)明的實(shí)施方式I所涉及的晶體管芯片的俯視圖。
[0011]圖3是表示本發(fā)明的實(shí)施方式I所涉及的晶體管芯片的制造方法的俯視圖。
[0012]圖4是表示本發(fā)明的實(shí)施方式I所涉及的晶體管芯片的制造方法的俯視圖。
[0013]圖5是表示本發(fā)明的實(shí)施方式I所涉及的晶體管芯片的變形例的俯視圖。
[0014]圖6是表示本發(fā)明的實(shí)施方式I所涉及的晶體管芯片的變形例的制造方法的俯視圖。
[0015]圖7是表示本發(fā)明的實(shí)施方式2所涉及的半導(dǎo)體裝置的放大俯視圖。
[0016]圖8是表示本發(fā)明的實(shí)施方式3所涉及的半導(dǎo)體裝置的放大俯視圖。
[0017]圖9是表示本發(fā)明的實(shí)施方式4所涉及的半導(dǎo)體裝置的俯視圖。
[0018]標(biāo)號(hào)的說(shuō)明
[0019]I封裝件，2安裝區(qū)域，8a?8d晶體管單元，9分離區(qū)域，13柵極焊盤，14漏極焊盤，15源極焊盤，17解析用晶體管芯片
【具體實(shí)施方式】
[0020]參照附圖，對(duì)本發(fā)明的實(shí)施方式所涉及的晶體管芯片及半導(dǎo)體裝置進(jìn)行說(shuō)明。有時(shí)對(duì)相同或者相對(duì)應(yīng)的結(jié)構(gòu)要素標(biāo)注相同的標(biāo)號(hào)，省略重復(fù)的說(shuō)明。
[0021]實(shí)施方式I
[0022]圖1是表示本發(fā)明的實(shí)施方式I所涉及的半導(dǎo)體裝置的俯視圖。在封裝件I內(nèi)的安裝區(qū)域2設(shè)置有匹配電路3a?3f和晶體管芯片4。在封裝件I上的輸入電極焊盤5和晶體管芯片4之間經(jīng)由導(dǎo)線6連接有匹配電路3a?3c。在封裝件I上的輸出電極焊盤7和晶體管芯片4之間連接有匹配電路3d?3f。該半導(dǎo)體裝置是將2個(gè)晶體管芯片4并聯(lián)連接而形成的內(nèi)部匹配型放大器。
[0023]圖2是表示本發(fā)明的實(shí)施方式I所涉及的晶體管芯片的俯視圖。晶體管芯片4具有:2個(gè)晶體管單元8a、8b ;以及分離區(qū)域9，該分離區(qū)域9將晶體管單元8a、8b的動(dòng)作區(qū)域彼此電分離。各晶體管單元8a、8b具有柵極電極10、漏極電極11、源極電極12、1個(gè)柵極焊盤13、I個(gè)漏極焊盤14、以及2個(gè)源極焊盤15。
[0024]圖3及圖4是表示本發(fā)明的實(shí)施方式I所涉及的晶體管芯片的制造方法的俯視圖。首先，如圖3所示，在晶圓16上將與晶體管芯片4相對(duì)應(yīng)的多個(gè)晶體管芯片4形成為矩陣狀。各個(gè)晶體管芯片4通過(guò)分離區(qū)域9而彼此電分離。因此，能夠在晶圓狀態(tài)下對(duì)各個(gè)晶體管單元獨(dú)立地進(jìn)行檢查。然后，如圖4所示，將2個(gè)晶體管單元8a、8b作為一個(gè)芯片而沿分離區(qū)域9切斷晶圓。
[0025]如以上說(shuō)明所述，在本實(shí)施方式中，2個(gè)晶體管單元8a、8b設(shè)置于I個(gè)晶體管芯片，并通過(guò)分離區(qū)域9將它們彼此電分離。因此，能夠?qū)Ω鱾€(gè)晶體管單元8a、8b獨(dú)立地進(jìn)行檢查。因此，能夠在盡可能小的范圍內(nèi)去除特性不良的晶體管單元8a、8b，最大限度地將良好的晶體管單元8a、8b用在后續(xù)工序中。并且，由于能夠?qū)崿F(xiàn)晶體管單元8a、8b的晶圓工藝掩膜的共通化，因此能夠削減晶圓工藝掩膜的品種數(shù)量。
[0026]另外，由于各個(gè)晶體管單元8a、8b的柵極寬度與實(shí)際使用時(shí)的柵極寬度相比充分小，因此能夠減小由于晶體缺陷等的與柵極寬度成正比的不合格項(xiàng)目所導(dǎo)致的成品率下降。并且，利用晶圓上探測(cè)(on-wafer probing)能夠容易地輸入DC、RF信號(hào)，實(shí)施檢查、DC老化、RF老化等。其結(jié)果，能夠提高生產(chǎn)率和可靠性。
[0027]另外，由于能夠自由地選擇I個(gè)芯片所包含的晶體管單元的數(shù)量，因此與輸出和頻率相對(duì)應(yīng)的柵極寬度選擇變得容易。另外，能夠?qū)崿F(xiàn)考慮到安裝時(shí)的發(fā)熱狀態(tài)后的晶體管的配置。
[0028]圖5是表示本發(fā)明的實(shí)施方式I所涉及的晶體管芯片的變形例的俯視圖。在晶體管芯片4設(shè)置有4個(gè)晶體管單元8a?8d，它們通過(guò)分離區(qū)域9而彼此電分離。圖6是表示本發(fā)明的實(shí)施方式I所涉及的晶體管芯片的變形例的制造方法的俯視圖。如圖6所示，將4個(gè)晶體管單元8a?8d作為I個(gè)芯片而沿分離區(qū)域9切斷晶圓。在此情況下也能夠得到上述效果。即，只要將大于或等于2個(gè)晶體管單元設(shè)置于I個(gè)晶體管芯片，并通過(guò)分離區(qū)域9而使它們彼此電分離，就能夠得到上述的效果。
[0029]實(shí)施方式2
[0030]圖7是表示本發(fā)明的實(shí)施方式2所涉及的半導(dǎo)體裝置的放大俯視圖。有時(shí)從多個(gè)晶體管芯片4產(chǎn)生的熱量會(huì)集中于安裝區(qū)域2的中心部。特別是在超過(guò)1W的大輸出的內(nèi)部匹配電路中，由于所使用的晶體管芯片的柵極叉指條數(shù)、單元數(shù)量變多(成為一體的單元數(shù)量有時(shí)大于或等于10個(gè)單元)，因此熱量向安裝區(qū)域2的中心部的集中變得顯著。
[0031]與此相對(duì)，在本實(shí)施方式中，對(duì)于在安裝區(qū)域2排列的多個(gè)晶體管芯片4，安裝區(qū)域2的中心部處的多個(gè)晶體管芯片4的間隔Wl比安裝區(qū)域2的周邊部處的多個(gè)晶體管芯片4的間隔W2寬。由此，能夠防止熱量在安裝區(qū)域2的中心部的集中，提高散熱性。
[0032]實(shí)施方式3
[0033]圖8是表示本發(fā)明的實(shí)施方式3所涉及的半導(dǎo)體裝置的放大俯視圖。對(duì)于在安裝區(qū)域2排列的多個(gè)晶體管芯片4，安裝區(qū)域2的中心部處的晶體管芯片4所具有的晶體管單元的數(shù)量比安裝區(qū)域2的周邊部處的晶體管芯片4所具有的晶體管單元的數(shù)量少。由此，能夠防止熱量在安裝區(qū)域2的中心部的集中，提高散熱性。
[0034]實(shí)施方式4
[0035]圖9是表示本發(fā)明的實(shí)施方式4所涉及的半導(dǎo)體裝置的俯視圖。在大輸出的內(nèi)部匹配型放大器發(fā)生故障的情況下，有時(shí)晶體管會(huì)全部燒毀，故障解析實(shí)際上變得不可能。因此，在本實(shí)施方式中，將不與晶體管芯片4等電路電連接的解析用晶體管芯片17設(shè)置于封裝件I內(nèi)的安裝區(qū)域2的空閑部。能夠通過(guò)該解析用晶體管芯片17進(jìn)行故障解析。
[0036]此外，在上述實(shí)施方式中對(duì)將本發(fā)明應(yīng)用于內(nèi)部匹配型放大器的情況進(jìn)行了說(shuō)明。不限于此，還能夠?qū)⒈景l(fā)明應(yīng)用于未設(shè)置匹配電路的分立放大器、或者雖然設(shè)置有匹配電路但是與封裝件外部的電路一起進(jìn)行匹配的預(yù)匹配放大器，能夠得到同樣的效果。
【主權(quán)項(xiàng)】
1.一種晶體管芯片，其特征在于，具有: 大于或等于2個(gè)的晶體管單元，所述晶體管單元分別具有柵極焊盤、漏極焊盤以及源極焊盤；以及 分離區(qū)域，其將所述大于或等于2個(gè)的晶體管單元的動(dòng)作區(qū)域彼此電分離。2.—種半導(dǎo)體裝置，其特征在于，具有: 封裝件；以及 多個(gè)晶體管芯片，它們排列于所述封裝件內(nèi)的安裝區(qū)域， 各晶體管芯片具有:大于或等于2個(gè)的晶體管單元；以及分離區(qū)域，其將所述大于或等于2個(gè)的晶體管單元的動(dòng)作區(qū)域彼此電分離， 所述安裝區(qū)域的中心部處的所述多個(gè)晶體管芯片的間隔比所述安裝區(qū)域的周邊部處的所述多個(gè)晶體管芯片的間隔寬。3.一種半導(dǎo)體裝置，其特征在于，具有: 封裝件；以及 多個(gè)晶體管芯片，它們排列于所述封裝件內(nèi)的安裝區(qū)域， 各晶體管芯片具有:大于或等于2個(gè)的晶體管單元；以及分離區(qū)域，其將所述大于或等于2個(gè)的晶體管單元的動(dòng)作區(qū)域彼此電分離， 所述安裝區(qū)域的中心部處的所述晶體管芯片所具有的所述晶體管單元的數(shù)量比所述安裝區(qū)域的周邊部處的所述晶體管芯片所具有的所述晶體管單元的數(shù)量少。4.一種半導(dǎo)體裝置，其特征在于，具有: 封裝件； 晶體管芯片，其設(shè)置于所述封裝件內(nèi)的安裝區(qū)域；以及 解析用晶體管芯片，其設(shè)置于所述封裝件內(nèi)的所述安裝區(qū)域的空閑部，不與所述晶體管芯片電連接， 各晶體管芯片具有:大于或等于2個(gè)的晶體管單元；以及分離區(qū)域，其將所述大于或等于2個(gè)的晶體管單元的動(dòng)作區(qū)域彼此電分離。
【專利摘要】得到一種晶體管芯片及半導(dǎo)體裝置，其能夠提高生產(chǎn)率和可靠性。晶體管芯片(4)具有：大于或等于2個(gè)的晶體管單元(8a、8b)；以及分離區(qū)域(9)，其將大于或等于2個(gè)的晶體管單元(8a、8b)的動(dòng)作區(qū)域彼此電分離。各晶體管單元(8a、8b)具有柵極焊盤(13)、漏極焊盤(14)以及源極焊盤(15)。如上所述，通過(guò)將多個(gè)晶體管單元(8a、8b)設(shè)置于1個(gè)晶體管芯片(4)，并利用分離區(qū)域(9)將它們彼此電分離，從而能夠?qū)Ω鱾€(gè)晶體管單元(8a、8b)獨(dú)立地進(jìn)行檢查。其結(jié)果，能夠提高生產(chǎn)率和可靠性。
【IPC分類】H01L25/07
【公開(kāi)號(hào)】CN104934417
【申請(qǐng)?zhí)枴緾N201510118324
【發(fā)明人】茶木伸
【申請(qǐng)人】三菱電機(jī)株式會(huì)社
【公開(kāi)日】2015年9月23日
【申請(qǐng)日】2015年3月18日
【公告號(hào)】US20150270338