平面布局最佳化的堆棧式影像傳感器及其方法
【專利說(shuō)明】
【背景技術(shù)】
[0001]以用于制造集成電路(integrated circuits，IC)的互補(bǔ)金屬氧化物半導(dǎo)體(complementary metal-oxide-semiconductor，CMOS)科技制造的影像系統(tǒng)的發(fā)展已使照像機(jī)在大批量消費(fèi)產(chǎn)品中無(wú)所不在，包括行動(dòng)計(jì)算裝置和汽車產(chǎn)品。
[0002]影像傳感器包括一個(gè)用于檢測(cè)光的影像傳感器和一讀出電路。CMOS該影像傳感器包括一像素?cái)?shù)組，其中每一個(gè)像素將入射在其上的光轉(zhuǎn)換成一電訊號(hào)來(lái)讓讀出電路讀取。在電路層上的讀出電路包括內(nèi)存、一影像訊號(hào)處理器、硅通孔和一個(gè)或多個(gè)模擬-數(shù)字轉(zhuǎn)換器(analog-to-digital converter, ADC)。
[0003]各種先前技術(shù)的CMOS影像傳感器具有不同數(shù)目的ADC。具有傳感器級(jí)模擬到數(shù)字(Α/D)轉(zhuǎn)換的傳感器有一個(gè)用來(lái)接收來(lái)自該影像傳感器所有像素的訊號(hào)的ADC。具有列級(jí)Α/D轉(zhuǎn)換的傳感器有一個(gè)供每一個(gè)像素列專用的ADC。具有像素級(jí)Α/D轉(zhuǎn)換的傳感器有一個(gè)供每一個(gè)單獨(dú)的像素專用的ADC。
[0004]在習(xí)用的CMOS影像傳感器中，影像傳感器和讀出電路兩者皆駐留在同一層上。在堆棧式的影像傳感器中，影像傳感器駐留在一傳感器層上而讀出電路駐留在位于傳感器層下方的一單獨(dú)的電路層上。通過(guò)堆棧所述傳感器層和電路層，制造商可以將一給定尺寸的影像傳感器安裝在一個(gè)較小的基板上，或?qū)⒁惠^大的影像傳感器安裝在一給定尺寸的基板上。
[0005]堆棧式影像傳感器的電路層具有復(fù)數(shù)個(gè)ADC，每一個(gè)ADC連接到由傳感器層的像素?cái)?shù)組的一相連的像素子集形成的一個(gè)不同的像素子數(shù)組(pixel sub-array,PSA) ο通過(guò)具有復(fù)數(shù)個(gè)且每一個(gè)專用于一相應(yīng)的像素子集的ADC，這樣的配置可類似于具有列級(jí)A/D的非堆棧式傳感器。

【發(fā)明內(nèi)容】

[0006]根據(jù)一實(shí)施例，提供一種平面布局最佳化的堆棧式影像傳感器被。所述平面布局最佳化的堆棧式影像傳感器包括一傳感器層和一電路層；所述傳感器層包括復(fù)數(shù)個(gè)形成一個(gè)相連的二維像素?cái)?shù)組的像素子數(shù)組(PSA);所述電路層包括一局部型空間，該局部型空間具有與一個(gè)不被一模擬-數(shù)字轉(zhuǎn)換器中斷的相連的全域型空間交錯(cuò)的復(fù)數(shù)個(gè)模擬-數(shù)字轉(zhuǎn)換器(ADC);該模擬-數(shù)字轉(zhuǎn)換器系被設(shè)置以最大化該至少一個(gè)相鄰的全域型空間。
[0007]根據(jù)另一個(gè)實(shí)施例，提供一種用于最佳化一種堆棧式影像傳感器的平面布局的方法。根據(jù)該方法，在該像素?cái)?shù)組內(nèi)的PSA的數(shù)目能被決定。每一個(gè)PSA被分割成形成一個(gè)PSA群組的二維數(shù)組的PSA群組。通過(guò)在該像素?cái)?shù)組群組的一列下方的每一個(gè)電路層區(qū)域內(nèi)選擇一數(shù)目用于放置ADC的位置，形成一個(gè)不間斷且相連的全域型空間，其中該ADC位置的數(shù)目是至少在該P(yáng)SA群組的該列中的PSA的數(shù)目。
【附圖說(shuō)明】
[0008]圖1顯不在一實(shí)施例中的一平面布局最佳化的堆棧式影像傳感器結(jié)合于一對(duì)一物體成像中的照相機(jī)。
[0009]圖2顯示一先前技術(shù)中的傳感器層和一對(duì)應(yīng)的先前技術(shù)中的電路層。
[0010]圖3顯示在一實(shí)施例中，圖1中的平面布局最佳化的堆棧式影像傳感器的一傳感器層和一對(duì)應(yīng)的電路層。
[0011]圖4顯示在一實(shí)施例中，圖1的傳感器層的一部分及電路層相應(yīng)的一部分的進(jìn)一步示例性細(xì)節(jié)。
[0012]圖5顯示一圖4的電路層部分的俯視圖。
[0013]圖6顯示在一實(shí)施例中，具有三個(gè)全域型空間的一電路層的俯視圖。
[0014]圖7顯不在一實(shí)施例中一電路層的俯視圖，其具有一個(gè)位于該電路層的中心并占據(jù)電路層109長(zhǎng)度的三分之一的全域型空間。
[0015]圖8顯示在一實(shí)施例中一電路層的俯視圖，其具有兩個(gè)沿著該電路層的邊緣的全域型空間。
[0016]圖9顯示在一實(shí)施例中，用于在圖1的平面布局最佳化的堆棧式影像傳感器的電路層產(chǎn)生一 ADC的排列的一個(gè)示例性的ADC平面布局產(chǎn)生器的一示意圖。
[0017]圖10為顯示用于最佳化圖1的堆棧式影像傳感器的平面布局的一示例性方法的流程圖。
【具體實(shí)施方式】
[0018]在此，由于每一個(gè)ADC是與在該像素?cái)?shù)組上指定了一個(gè)位置的PSA相關(guān)聯(lián)，堆棧式影像傳感器的電路層上被ADC所占據(jù)的空間被稱為局部型空間。電路層上的剩余區(qū)域可以容納其它與非局部型或全域型的傳感器屬性相關(guān)聯(lián)的電路組件，例如內(nèi)存、硅通孔(through-silicon vias,TSV)和ISP。在此，這些剩余區(qū)域被稱為全域型空間，而在其中的電路組件為非ADC電路組件。一電路層平面布局是指局部型空間和全域型空間在一電路層上的布置。一個(gè)ADC的平面布局是指ADC在一電路層上的布置。
[0019]一最佳化的平面布局最大化電路層的相連且不間斷的全域型空間，這增加了適合在該電路層上的非ADC電路組件的最大足跡。非最佳化的平面布局可能需要限制適合在該電路層上的非ADC電路組件的尺寸和/或數(shù)目，導(dǎo)致性能被抑制，或可能需增加一個(gè)第二電路層，使得成本增加。
[0020]圖1顯示一示例性的平面布局最佳化的堆棧式影像傳感器100結(jié)合于一對(duì)一物體130成像中的照相機(jī)120。平面布局最佳化的堆棧式影像傳感器100包括傳感器層102、互連層106和電路層109。傳感器層102包括一二維像素?cái)?shù)組103，其將入射光132轉(zhuǎn)換成電訊號(hào)104，通過(guò)互連層106傳遞到布置在電路層109的ADC 110。入射光132從物體130通過(guò)成像透鏡122聚焦在一平面布局最佳化的堆棧式影像傳感器100的像素?cái)?shù)組103上。傳感器層102是以例如CMOS實(shí)施，但也可以其它的技術(shù)實(shí)施，而不脫離本發(fā)明的范圍。
[0021]為了清楚地說(shuō)明，在圖2和圖3中所顯示的傳感器層和電路層具有一小數(shù)目的PSA區(qū)域和對(duì)應(yīng)的ADC。PSA和ADC的數(shù)目可能比顯示的更大，而不脫離本發(fā)明的范圍。
[0022]圖2顯示一先前技術(shù)中的傳感器層202和一對(duì)應(yīng)的先前技術(shù)中的電路層209。傳感器層202包括一像素?cái)?shù)組203，其具有40個(gè)以一四乘十的數(shù)組方式排列的PSA 200 (1-40)，以像素?cái)?shù)組203內(nèi)的虛線表示。
[0023]電路層209包含40個(gè)以一四乘十的矩形數(shù)組排列的ADC 210，其中每一個(gè)ADC210是位于像素?cái)?shù)組203的一個(gè)不同的PSA 200下方，并與其通訊式耦合。例如，ADC 210(1)是位于PSA 200(1)的下方并與其通訊式耦合，ADC 210(2)是位于PSA 200(2)的下方并與其通訊式耦合，依此類推。每一個(gè)ADC 210接收并數(shù)字化來(lái)自其相關(guān)聯(lián)的PSA 200的像素的訊號(hào)。
[0024]每一個(gè)ADC 210占據(jù)在電路層209上被定位于其所連接的PSA 200下方的一個(gè)區(qū)域。因此，電路層209缺乏可用于其它電路層組件的足夠的相連不間斷的大小的區(qū)域，且因此電路層209上未被ADC 210占據(jù)的區(qū)域是電路層209上被浪費(fèi)的空間。
[0025]圖3顯示圖1中的平面布局最佳化的堆棧式影像傳感器100的傳感器層102及電路層109進(jìn)一步的示例性細(xì)節(jié)。為了清楚起見(jiàn)，傳感器層102及電路層109未以堆棧狀態(tài)顯示。像素?cái)?shù)組103的像素被分組為40個(gè)PSA 300，以一 2行乘20列的數(shù)組排列。
[0026]一 PSA群組306⑴包括兩個(gè)相鄰的PSA 300。例如，PSA群組306(1)包括PSA300(1)和300 (3)。每一個(gè)PSA 300只屬于一個(gè)PSA群組(例如，PSA群組306 (I))，以使得所有的PSA群組30為不同且互不重迭。
[0027]電路層109的每一個(gè)ADC 310通訊式耦合于傳感器層102中的一個(gè)不同的PSA300。ADC 310(1)和 310 (3)各自與包括 PSA 300(1)和 300 (3)的 PSA 群組 306 (I)半對(duì)齊。電路層區(qū)域326表示當(dāng)傳感器層102及電路層109堆棧時(shí)，在電路層109上全等于PSA群組306 (I)且位于其下的一個(gè)區(qū)域。
[0028]在圖3的例子中，每一個(gè)ADC 310占據(jù)電路層109上的一個(gè)類似區(qū)域，如在圖2中每一個(gè)ADC 210在電路層209上所占據(jù)的。然而，通過(guò)選擇PSA 300的縱橫比和通過(guò)適當(dāng)?shù)囟ㄎ幻恳粋€(gè)ADC 310，全域型空間304可以被最大化，以允許其它電路組件被包括在電路層109上。為了與圖2的先前技術(shù)比較，每一個(gè)ADC 310相對(duì)于圖2的ADC 210圖旋轉(zhuǎn)90度。
[0029]通過(guò)選擇PSA 300的寬度等于二分之一 ADC