半導(dǎo)體襯底及其減薄方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造工藝技術(shù)領(lǐng)域，特別涉及一種半導(dǎo)體襯底及其減薄過(guò)程。
【背景技術(shù)】
[0002]半導(dǎo)體制造過(guò)程通常分為圓片正面結(jié)構(gòu)制造及組裝工藝兩部分，其中正面結(jié)構(gòu)制造需要在特定的襯底上進(jìn)行。集成電路制造使用的襯底，在經(jīng)過(guò)從單晶棒切割成具有特定厚度的硅片襯底后，硅片的表面存在機(jī)械應(yīng)力和熱應(yīng)力，非常容易形成損傷和滑移位錯(cuò)等異常，通常需要使用具有特定刃部輪廓的砂輪打磨經(jīng)過(guò)切割的硅片邊緣，使硅片邊緣形成特定的角度和形貌，使硅片邊緣的機(jī)械應(yīng)力得到釋放，減少破損和缺陷，并使硅片邊緣單位面積的受力減少，此過(guò)程稱為倒角。倒角也是一個(gè)機(jī)械磨損的過(guò)程，倒角過(guò)程中的質(zhì)量和倒角后配套工藝的質(zhì)量決定了硅片邊緣的應(yīng)力、缺陷和清潔程度，對(duì)集成電路的生產(chǎn)制造有重要作用。
[0003]組裝工藝中，減薄具有重要的意義。減薄可以使芯片達(dá)到一定的厚度，滿足劃片、壓焊和封裝工藝的要求，同時(shí)去除背面的氧化層和擴(kuò)散層，保證芯片焊接是背面的良好接觸性減少接觸電阻和寄生效應(yīng)。在VDMOS、IGBT等功率器件中，當(dāng)硅片正面完成器件結(jié)構(gòu)后，為了得到合適的導(dǎo)通電阻、飽和壓降、耐壓，均需要對(duì)硅片背面進(jìn)行減薄處理到特定的厚度。
[0004]倒角的處理和硅片減薄厚度具有密切關(guān)系。圖1所示為較常用的梯形半導(dǎo)體襯底材料示意圖，其中半導(dǎo)體襯底10的邊沿為梯形結(jié)構(gòu)(如圖1中A區(qū)域所示)。當(dāng)硅片正面完成器件結(jié)構(gòu)后，對(duì)硅片背面進(jìn)行減薄處理到特定的厚度，如圖2中所示，減薄后的半導(dǎo)體襯底11的厚度為T。隨著半導(dǎo)體技術(shù)的發(fā)展，為了獲得更佳的參數(shù)功能，芯片厚度越來(lái)越薄，減薄后的半導(dǎo)體襯底厚度T已經(jīng)接近50 μm。發(fā)明人發(fā)現(xiàn)，這樣的半導(dǎo)體襯底與設(shè)備接觸或者傳片過(guò)程中非常容易出現(xiàn)缺口、裂縫、崩邊甚至碎片等異常。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于提供一種半導(dǎo)體襯底及其減薄方法，以解決現(xiàn)有的半導(dǎo)體襯底與設(shè)備接觸以及傳片過(guò)程中發(fā)生缺口、裂縫、崩邊甚至碎片異常的問(wèn)題。
[0006]為解決上述技術(shù)問(wèn)題，本發(fā)明提供一種半導(dǎo)體襯底減薄方法，包括:
[0007]提供一半導(dǎo)體襯底，所述半導(dǎo)體襯底側(cè)壁具有多個(gè)圓弧段；
[0008]在所述半導(dǎo)體襯底上形成器件結(jié)構(gòu)；以及
[0009]對(duì)所述半導(dǎo)體襯底的背面進(jìn)行減薄，減薄后的半導(dǎo)體襯底的側(cè)壁為圓弧形貌。
[0010]可選的，在所述的半導(dǎo)體襯底減薄方法中，減薄后的半導(dǎo)體襯底的厚度小于最靠近半導(dǎo)體襯底正面的圓弧段的高度。
[0011]可選的，在所述的半導(dǎo)體襯底減薄方法中，所述半導(dǎo)體襯底側(cè)壁的多個(gè)圓弧段呈階梯狀分布。
[0012]可選的，在所述的半導(dǎo)體襯底減薄方法中，所述半導(dǎo)體襯底側(cè)壁具有兩個(gè)圓弧段。所述兩個(gè)圓弧段中，一個(gè)圓弧段的切線與所述半導(dǎo)體襯底正面的夾角為Θ 1，另一個(gè)圓弧段在所述半導(dǎo)體襯底中心線以上部分的切線與半導(dǎo)體襯底正面的夾角為Θ2，其中，01和Θ 2均在11?30度之間。所述Θ I和Θ 2相同。
[0013]可選的，在所述的半導(dǎo)體襯底減薄方法中，最靠近半導(dǎo)體襯底正面的圓弧段的邊沿與所述半導(dǎo)體襯底的側(cè)壁邊沿的距離在50 μπι?Imm之間。
[0014]可選的，在所述的半導(dǎo)體襯底減薄方法中，減薄后的半導(dǎo)體襯底的厚度為10 μ m ~ 200 μ m。
[0015]可選的，在所述的半導(dǎo)體襯底減薄方法中，所述半導(dǎo)體襯底側(cè)壁的多個(gè)圓弧段通過(guò)倒角工藝形成。
[0016]可選的，在所述的半導(dǎo)體襯底減薄方法中，所述器件結(jié)構(gòu)是功率M0SFET、大功率晶體管、IGBT 或 MHMS。
[0017]本發(fā)明還提供一種半導(dǎo)體襯底，其側(cè)壁具有多個(gè)圓弧段。
[0018]可選的，所述半導(dǎo)體襯底側(cè)壁的多個(gè)圓弧段呈階梯狀分布。
[0019]可選的，所述半導(dǎo)體襯底側(cè)壁具有兩個(gè)圓弧段。所述兩個(gè)圓弧段中，一個(gè)圓弧段的切線與所述半導(dǎo)體襯底正面的夾角為Θ 1，另一個(gè)圓弧段在所述半導(dǎo)體襯底中心線以上部分的切線與半導(dǎo)體襯底正面的夾角為Θ2，其中，Θ I和Θ2均在11?30度之間。所述Θ I和Θ 2相同。
[0020]可選的，最靠近半導(dǎo)體襯底正面的圓弧段的邊沿與所述半導(dǎo)體襯底的側(cè)壁邊沿的距離在50 μ m?I臟之間。
[0021]與現(xiàn)有技術(shù)相比，本發(fā)明提供的半導(dǎo)體襯底側(cè)壁具有多個(gè)圓弧段，并且對(duì)所述半導(dǎo)體襯底的背面進(jìn)行減薄后其側(cè)壁仍為圓弧形貌，具有圓弧形貌的半導(dǎo)體襯底在器件結(jié)構(gòu)制作過(guò)程中以及減薄后進(jìn)行封裝過(guò)程中，與設(shè)備接觸或者傳片時(shí)不易發(fā)生缺口、裂縫、崩邊甚至碎片等異常，提尚了廣品良率。
【附圖說(shuō)明】
[0022]圖1是傳統(tǒng)的半導(dǎo)體襯底的剖面示意圖；
[0023]圖2是傳統(tǒng)的半導(dǎo)體襯底減薄后的剖面示意圖；
[0024]圖3是本發(fā)明實(shí)施例中半導(dǎo)體襯底減薄方法的流程示意圖；
[0025]圖4是本發(fā)明實(shí)施例中半導(dǎo)體襯底的剖面示意圖；
[0026]圖5?6是圖4中B區(qū)域的放大示意圖；
[0027]圖7是本發(fā)明實(shí)施例中半導(dǎo)體襯底上形成器件結(jié)構(gòu)后的剖面示意圖；
[0028]圖8是本發(fā)明實(shí)施例中半導(dǎo)體襯底減薄后的剖面示意圖；
[0029]圖9是圖8中C區(qū)域的放大示意圖。
【具體實(shí)施方式】
[0030]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的【具體實(shí)施方式】做詳細(xì)的說(shuō)明。
[0031]在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以很多不同于在此描述的其它方式來(lái)實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實(shí)施的限制。
[0032]參見圖3，本發(fā)明提供一種半導(dǎo)體襯底減薄方法，包括如下步驟:
[0033]Sll:提供一半導(dǎo)體襯底，所述半導(dǎo)體襯底側(cè)壁具有多個(gè)圓弧段；
[0034]S12:在所述半導(dǎo)體襯底的正面上形成器件結(jié)構(gòu)；
[0035]S13:對(duì)所述半導(dǎo)體襯底的背面進(jìn)行減薄，減薄后的半導(dǎo)體襯底的側(cè)壁為圓弧形貌。
[0036]以下結(jié)合附圖4-9和具體實(shí)施例對(duì)本發(fā)明提出的半導(dǎo)體襯底減薄方法作進(jìn)一步詳細(xì)說(shuō)明。需說(shuō)明的是，附圖均采用非常簡(jiǎn)化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說(shuō)明本發(fā)明實(shí)施例的目的。
[0037]結(jié)合圖4?圖6所示，首先，執(zhí)行步驟S11，提供一半導(dǎo)體襯底30，所述半導(dǎo)體襯底30的側(cè)壁具有多個(gè)圓弧段，所述多個(gè)圓弧段通過(guò)倒角工藝形成。
[0038]本實(shí)施例中，如圖4所